技术领域
[0001] 本
发明一般地总体涉及在
硅晶片上的单晶稀土
氧化物层之间的无定形
二氧化硅的形成。
背景技术
[0002] 已经发现，在许多光电应用场合中，III-N材料是理想的
半导体材料。如本领域所知，III-N半导体材料必须被提供为晶体或单晶形态，以用于作为制造各种光电器件的最有效且有用的基底。此外，因为在硅半导体产业所发展的广泛背景和技术，以及
电子电路的集成更为容易，因此单晶III-N半导体材料最便于在
单晶硅晶片上形成。然而，如果在(111)取向的硅上生长c轴，则在硅和诸如GaN这样的III-N材料之间的晶格常数不匹配度为17％。此外，在诸如GaN这样的III-N 材料之间的
热膨胀差为56％。这两种因素都导致残留
应力，由此导致结构中的结构
缺陷和机械损伤(例如，裂缝)。
[0003] 在硅衬底和III-N层之间设置可以吸收应力的
缓冲层将有助于解决该问题。已经在美国提交了若干在审
专利申请，其中，在硅衬底上生长稀土氧化物，以用作用于后续III-N半导体材料生长的应力工程设计缓冲层(stress engineered buffer layer)。这些在审美国专利申请中的两个申请为：2011年10月21日提交的13/278,952号申请，名称为“用于硅上III-N的应变弥补REO缓冲区”Strain Compensated REO Buffer for III-N on Silicon)；和2012年3月20日提交的61/613,289 号申请，名称为“REO模板上的III-N成核”(Nucleation of III-N on REO Templates)，通过引用使它们包含在本文中。
[0004] 虽然稀土氧化物(REO)应力工程设计缓冲层可以将
应力降低至可控
水平，但通过在硅衬底和稀土氧化物缓冲区之间包含无定形二氧化硅层可以便于降低或基本上消除应力。二氧化硅为无定形材料，并且在高于500℃的
温度下具有低
粘度，所述低粘度导致应力松弛，这从在冷却硅
异质结构上的GaN(III-N材料)期间的
热应力的观点来看是关键的。一个主要问题是无定形二氧化硅层的形成必须在生长单晶 REO缓冲区期间发生，因为在无定形硅层上生长REO将产生多晶REO 缓冲区，其不适合用于单晶III-N生长。
[0005] 存在可能形成二氧化硅界
面层的若干方法，但所有方法都具有严重缺点。在第一方法中，在REO生长期间可以提供富氧气氛。该方法的一些问题是在该工艺期间需要高氧压，其不利于腔体(chamber)中的MBE部件的使用寿命，并且SiOx层对于充分进行应力释放而言厚度不够。在第二方法中，在硅衬底上生长REO层，随后在氧气氛中对该结构
退火。在2010年8月31日公布的题目为“
半导体晶片及其制造工艺(Semiconductor Wafer and Process for its Production)”的美国专利7,785,706及其同名的美国公开2010/
0221869，描述了该类型的一种方法。这种方法的一个问题是，二氧化硅仅在界面处形成，并且很难控制这种形成，氧化需要较长时间、温度和/或高氧压，因为硅的氧化是扩散受限的过程，这意味着随着二氧化硅层的厚度增加，氧化变得更慢。硅衬底的氧化在界面的外边缘处开始，并且向内扩散且进一步进入硅衬底，使得几乎不可能制造具有均匀厚度的无定形硅层。
[0006] 因此，对
现有技术中固有的前述和其它缺陷进行改良将是非常有利的。
发明内容
[0007] 简单地说，根据在III-N材料的层和硅衬底之间形成REO介电层和无定形二氧化硅的层的优选方法，实现了本发明的期望目标和方面。该方法包括提供晶体硅衬底和在硅衬底上沉积第一层单晶稀土氧化物。第一层单晶稀土氧化物在邻近所述硅衬底处具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且第一层稀土氧化物的晶格常数在邻近上表面处被调整为近似匹配选择的III-N材料的晶格常数。无定形硅的均匀层被沉积在第一层稀土氧化物上。第二层稀土氧化物被沉积在无定形硅的层上。沉积第二层稀土氧化物的步骤包括使所述衬底的温度骤变至
外延生长所需的温度并且外延生长所述第二层稀土氧化物。外延生长所需的温度使所述无定形硅的层结晶以形成晶化硅的层并且晶化硅将第一层稀土氧化物的选择的III-N材料的晶格常数转移至所述第二层稀土氧化物。氧化晶体硅以将晶体硅转化为无定形硅。在氧化无定形硅之后或在氧化无定形硅期间在第二层稀土氧化物上外延生长III-N材料的层。
[0008] 根据在稀土氧化物的层和硅衬底之间的REO介电层和无定形二氧化硅层的优选实施方式，进一步实现了本发明的期望目标和方面。该结构包括具有沉积在硅衬底上的第一层单晶稀土氧化物的晶体硅衬底。第一层单晶稀土氧化物在邻近硅衬底处具有约为硅衬底的晶格常数的第一晶格常数，并且在邻近上表面处具有约为选择的III-N材料的晶格常数的第二晶格常数。无定形硅的均匀层被沉积在第一层稀土氧化物上。第二层稀土氧化物被沉积在无定形硅的层上。第二层稀土氧化物具有选择的III-N材料的晶格常数。选择的III-N材料的单晶层外延沉积在第二层稀土氧化物上。
附图说明
[0009] 结合附图，由以下本发明优选实施方式的详细说明，本发明的前述和另外及更多特定目的和优点对于本领域技术人员而言将变得容易显而易见，其中：
[0010] 图1～6是说明根据本发明的在用于生长III-N半导体材料的单晶稀土氧化物的层之间形成无定形二氧化硅的工艺的若干连续步骤的简化层图；
[0011] 图7和8说明根据本发明的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法中的步骤；且
[0012] 图9和10说明根据本发明的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法中的步骤。
具体实施方式
[0013] 鉴于在硅衬底上形成III-N半导体层的工艺中对于应力缓和的需求，已经对在硅衬底和一个III-N层或多个III-N层之间形成二氧化硅 (SiO2)的无定形层作了一些努力和研究。然而，迄今为止提出的用于形成无定形层的各种方法都具有大幅降低工艺和结果的效率或效果的若干缺陷或问题。此外，在III-N层和硅衬底之间的稀土介电层提高了在III-N层中形成的电子器件的
电击穿特性。因此，在本文中公开了用于在单晶稀土氧化物的层之间形成二氧化硅(SiO2)的无定形层的新方法。新方法被大幅改进，并且导致在单晶稀土氧化物层之间包含无定形二氧化硅层的结构的形成，所述无定形二氧化硅层可以被精确地控制并且大幅吸收或降低在硅衬底和III-N半导体层之间的应力。
[0014] 参照图1，如本领域中所理解地来说明硅衬底10，其为包含硅的单晶材料，并且在一些应用中可以包含其它材料，所有这些材料都被包括在通用术语“硅”衬底中。另外，所述衬底可以为例如
硅片或其一些部分，并且在本文中被称为通用术语“衬底”。虽然硅衬底10被示为具有(111)晶体取向，但应理解的是，其不限于任何特定晶体取向，而是可以包括(111)取向硅，(110)取向硅，(100)取向硅，其各种偏移(off cuts or offset)，或在本领域中已知和使用的任何其它取向或变体。
[0015] 将单晶稀土氧化物(REO)的绝缘层12外延沉积在硅衬底10的表面上。使用任何已知的生长方法，如MBE、MOCVD、PLD(
脉冲激光沉积)、溅射、ALD(
原子层沉积)或任何其它已知的用于
薄膜的生长方法，在衬底10的表面上直接生长稀土氧化物层12。在本公开的全文中，当提及稀土材料时，将理解“稀土”材料被一般地定义为任何镧系元素以及钪和钇。虽然为了方便理解，在本文中将层12称为“层”，应该理解其可以为具有从与衬底10的下界面处
指定为ai1的晶格常数到上表面或界面处指定为ai2的晶格常数分级的晶格常数的
单层，如图1所示。或者层12可以包括具有逐渐变化的晶格常数a1>a2> ..>an的多个REO层，如图2所示。为了本公开的目的，将术语“层”定义为包括单个或多个层或亚层。
[0016] 在该实例中，层12不仅充当III-N层和硅衬底10之间的稀土介电层，以提高在III-N层中形成的电子器件的电击穿特性，而且还充当调整硅衬底10和III-N层之间晶格常数的缓冲区(buffer)。因此，在该实例中，衬底界面处的晶格常数ai1被选择为约为单晶硅的晶格常数，而晶格常数ai2或an被调整为约为III-V半导体材料的晶格常数，所述 III-V半导体材料将在该结构的顶部生长。
[0017] 参照图3，在接近室温或约20℃～约100℃的温度下，将无定形硅的平滑层14沉积在REO层12的表面上。在这个具体实施方式中，术语“平滑”被定义为是指该层每处都具有基本上均匀的厚度。层14 的厚度优选在1nm和10nm之间。在该
实施例中，使用无定形硅的低温沉积，以保持无定形Si层14平滑，因为Si表面能高于REO的表面能，因此在外延生长的典型温度下，Si形成岛状物(island)。
[0018] 参照图4，在无定形Si层14的表面上形成第二稀土氧化物层16。在无定形Si层14的完全结晶发生前，在衬底温度骤变期间(即，衬底的温度骤变至外延生长所需的温度)开始第二REO层16的生长。第二REO层16也充当抑制Si原子的移动性，并且防止形成Si岛状物的
表面活性剂。因此，第二REO层16有助于保持Si层14平滑。在形成 REO层16的REO沉积期间，Si层14完全结晶，并且将REO层12的
晶体结构特征(crystal structure register)转移至REO层16，其后REO 层16外延生长。在优选的实施方式中，REO层16约为10nm以下。
[0019] 一旦REO层16完成，晶体结构被固定，并且晶格常数ai2或an约为III-V半导体材料的晶格常数，所述III-V半导体材料将在该结构的顶部生长。现在参照图5，该工艺中的下一步是进行结构的氧化，指定为17。在该工艺中，在高于REO层16的外延生长温度的温度下，在氧气氛中进行氧化，以氧化晶体Si层14。氧化将晶体Si夹层14转化为无定形SiO2层。因为晶体Si层14具有一定的厚度(即，不简单地是一个界面)，并且置于REO层12和16之间，并且被REO层12 和16限制，所以整个层可以快速发生氧化。另外，因为晶体Si层14 是具有基本上均匀的厚度的平滑层，所以无定形硅的最终层完全受控，并且保持均匀。
[0020] 由于无定形SiO2层14充当应力缓和层，因此如果需要，可以增加REO层16的厚度。此外，如图6中所示，在REO层16上生长III-N 材料的层18。光电器件可以直接在III-N层18之中/之上形成，或者可以在层18上外延生长III-V半导体材料的其他层。应该理解，因为层
12的晶体常数匹配和无定形SiO2层14的应力缓和，所有层12、16和 18均为单晶材料，并且REO层12在III-N层和硅衬底之间形成稀土介电层，以提高在III-N层18之中/之上形成的电子器件的电击穿特性。
[0021] 具体参照图7和8，对根据本发明的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法进行说明。在该工艺中，如结合以上图4所解释地，层14中的硅为晶态的。因为在III-N生长过程(例如，MOCVD)期间的高衬底温度(高达1100℃)，在III-N半导体层 18在REO层16上的生长期间，可以根据该方法氧化晶体硅层14。在 III-N半导体层18在REO层16上的生长期间，因为在该工艺中使用的高温，发生氧进入Si层14的扩散(从在Si层14之上和之下的REO 材料)。作为这种氧扩散的结果，晶体Si夹层转化为无定形二氧化硅。该工艺的一个优势是其允许REO层16不间断地生长，直到达到所需厚度。
[0022] 另外参照图9和10可以理解另一个特征。在III-N半导体层18在REO层16上的生长期间，因为高处理温度，第一方法的部分无定形 SiO2层14或第二方法的部分晶体Si可能将会转化为
硅酸盐(RESiOx)。这示于图9中，其中层14的一些Si与层12中的一些稀土结合，从而形成硅酸盐(RESiOx)的薄层20，并且层14的一些Si与层16中的一些稀土结合，从而形成硅酸盐(RESiOx)的薄层22。
[0023] 因此，第一层单晶稀土氧化物在晶体硅衬底上生长，以充当REO 介电层，从而提高在该结构的最终III-N层之中/之上形成的光电器件的电击穿特性。第一层单晶稀土氧化物也对在硅衬底和最终III-N层之间的应力管理目的有用。硅的平滑层在低温下沉积，并且在稀土材料的第二层的沉积期间转化为晶体硅，使得第二REO层外延沉积，并且将第一REO层的晶体结构转移至第二REO层。然后通过氧化工艺或单晶III-N半导体材料的层的高温沉积，将晶体硅转化为无定形硅的均匀层。无定形硅层有助于减轻在III-N半导体层和硅衬底之间的应力。
[0024] 本领域技术人员将容易想到对于在本文中为了说明目的而选择的实施方式的各种变化和变体。在这种变体和变化不背离本发明的主旨的限度内，意在将它们包括在仅由
权利要求书的公平解释所确定的范围内。
