一般说来，本发明涉及一类将新的以高浓度可调制自由电荷载流子为特征的半导体材料。用这类新的半导体材料制成的器件的工作机理与现有的半导体器件的工作机理不同。用这类新的半导体材料能恰当地提供具有异乎寻常的性能的新器件结构。更详细地说，本发明实质上涉及一类具有窄带隙的微晶半导体材料。用这类材料能专门设计成固态的、电和光起动的、能直接重写的、极低能、极快速转换的、非易失的、模拟和多级单一单元工作的存储元件;和用这类材料构成的高密度电存储阵列。

Ovonic    EEPROM（双向可电擦可编程序的只读存储器）是一种新的、有专利权的、高性能的、非易失的薄膜电子存储器件。在该器件中，信息能以模拟或二进制形式（每单元一个比特），或以多态形式（每个存储单元有多个比特）存储。双向EEPROM的优点包括数据的非易失存储，高比特密度潜力，它的少量基底印刷和简单的两个连接端的器件结构所带来的低成本，长的可编程序循环寿命，低程序设计能量和高速度，双向EEPROM能以二进制和多状态工作。用结构和材料具有小的差别，来提高二进制或多状态的性能特征。就本发明而言，术语“存储元件”和“控制元件”是作为同义语使用的。

大多数半导体器件的工作是受迁移载流子浓度的控制支配，这种迁移载流子与热平衡时产生的载流子不同。本发明之前，只有四种已知的普通方法用于控制和调制固体半导体器件中的剩余载流子或自由载流子的浓度，（这两个术语在整个讨论中被互换使用）。以下，为理解本发明的优点，伴随着对所需的半导体器件工作的基本机理的一般讨论，这四种已知的方法将会得到说明。

作为说明，在无杂质和晶格缺陷的完美的半导体晶格中-本征半导体，在0°K时，由于价带中充满电子和导带是空的，所以不存在载流子。然而，在高温时，由于价带电子被热激活，跨越带隙进入导带，而产生电子-空穴对。这些热产生的电子-空穴对是存在于本征半导体材料中仅有的载流子。当然，由于电子和空穴是成对产生的，导带电子浓度（每立方厘米中的电子数，等于价带中的空穴浓度（每立方厘米中的空穴数）。众所周知，但仍值得强调的是，若要保持稳态的载流子浓度，必须使载流子的复合速度与这些载流子的产生速度相同。当导带中的一个电子，直接或间接地借助于中间-隙复合中心，越迁进价带中的空态（空穴）时，就产生了复合，因而湮灭了一对电子-空穴对。

除热产生的载流子外，由于有意将某些杂质导入晶格中也能在半导体材料中产生载流子。这个过程叫掺杂，并代表了改变半导体导电率的公用方法。通过掺杂可以使半导体材料变成电子或空穴占优势，也就是说，使半导体材料变成N-型或P-型。当晶格被掺杂成平衡载流子浓度与本征载流子浓度不同时，半导体材料被称为“非本征的”，当引入的杂质或晶格缺陷进入其他不那样完美的晶格时，在能带结构中，通常在带隙中会产生一个附加的能级。例如，在硅或锗中掺磷时，产生一个非常靠近导带的能级。这个新的能级在0°K时被电子充满。要将这些电子激发到导带，只需很小热能。因此，在50-100°K时，杂质能级中的所有电子，实际上都施给了导带。用施主杂质掺杂过的半导体材料，在导带中能具有相当高的电子浓度，甚至当温度很低，低到不能测出本征载流子浓度时也是如此。

现在，读者可以发现代表电导率的剩余载流子存在的重要性。必须注意的是，载流子也可以用光激活，或者使它们能注入跨过加有正向偏压的p-n结或肖特基势垒。简单地说，无论剩余载流子以何种方式产生，它们都支配着半导体材料中的导电过程。前面已经说过，自由电荷浓度的调节方法已知有四种，以下对这四种方法加以说明：（1）在1948年，Bardeen，Brattain和Schochley当他们用成功地调制双极性结型晶体管中注入的少数载流子流，证明一种固体放大器的工作时，他们宣告了半导体电子学新纪元的到来。双极性结型晶体管中一种有三个引出端的器件，其中第三个引出端的电流有少量变化时能控制流过器件中二个引出端的电流。这种控制特性能用于小信号的放大，或使器件从“接通”转换成“断开”状态。换句话说，双极性晶体管用于调制跨越半导体结的少数载流子的注入和收集。更详细地说，例如在考虑一个p-n-p双极性结构（一种n-p-n双极性结构的工作是p-n-p结构的工作的简单翻转）时，加有正向偏压的结的负边与加反偏压结的负边相同。对这种结构而言，空穴由p-n结注入中心n区提供少数载流子。空穴，作为流过n-p结的反向电流。现在需要明确的是，作为“双极性”这类器件的命名与电子和空穴两者起作用有极端重要的关系。

工作中，穿过器件p-n结的反向饱和电流取决于结邻近区域内产生的少数载流子速度。增加电子-空穴对的产生速度，有可能增大通过结的反向电流。这可以用光完成（如下面对光电探测器所讨论的那样）。电学上，简便的空穴注入器件是加了正向偏压的p-n结，在该器件中电流最初是由从p区进入n区材料的注入空穴所引起的。如果加正偏压的结的n边与加反偏压的结的n边相同时，当空穴从p-n结注入中心n区提供少数载流子空穴作为通过晶体管n-p结的反向电流时，合成的p-n-p结构工作。当然，n-区是很窄的，因此，所注入的空穴在扩散进加有反向偏压的结的耗尽层之前在n区内（这种p-n-p双极性晶体管的基区）不会复合。

最后，当这种晶体管用作开关时通常控制在“接通”和“断开”两种导电状态。然而，当转换到“接通”状态时并不起短路作用，当转换到“断开”状态时，并不起断路作用，只是起到近似这种作用。晶体管开关中，发射结加正偏压，集电结加反偏压，从基极流出适当大小的电流。假若基极电流转换至0，集电极电流可以忽略不计。这就是“断开”状态。然而，假若基极电流为正而且足够大，器件驱动成饱和状态，晶体管进入它的“接通”状态。因此，在典型的开关工作中，基极电流从正转变到负，从而驱动器件以饱和到截止，反之亦然。

（2）控制自由电荷浓度的第二种普通方法是用金属-氧化物-半导体场效应晶体管（MOSFET）器件实现的。作为背景技术，最广泛使用的一种电子器件，实际上是数字集成电路，是金属-绝缘体-半导体（MIS）晶体管。在一个MIS晶体管中，导电沟道中的载流子浓度是借助于绝缘体与沟道绝缘的栅极上所加的电压来控制的。生成的器件可以一般地被称为绝缘栅极场效应晶体管（IGFET）。然而，由于大多数IGFET是用金属（典型的是铝）作为栅极，二氧化硅作绝缘体，硅作为半导体材料构成的，因此术语MOS场效应晶体管或MOSFET是通用的。

在MOSFET工作中，认为n-型沟道形成在p-型硅基片上。n-型源和漏区是将杂质原子扩散或注入轻度掺杂过的p-型基片中而构成的。一层薄的氧化物将金属栅与硅表面隔开。如果在源和漏之间没有导电的n-沟道，不会有电流从漏流到源，因为，漏-基片-源的结合体包括串联的反向对置的p-n结。当相对基片（在该例中为源）的栅极上加正向电压时，正的载流子淀积在栅金属上。淀积的结果是，由耗尽区的形成导致在底层硅中诱发出负载流子。此外，形成了包含有迁移电子的薄表面区。从FET的沟道中诱导出的电子允许电流从漏流向源。栅电压的作用是改变用于低的漏至源电压的所生成的沟道的导电率。MOS场效应晶体管实际上在数字电路中很有用，在数字电路中它从“断开”状态转换成“接通”状态。n-沟道和p-沟道两种MOS晶体管是最常用的。

MOS结构可以认为是一个极板为半导体的电容器。若在金属和半导体之间加负电压，负电荷明显地淀积在金属上。与此相应的是，等量的净正电荷累积在半导体表面。在p-型基片的情况下，这是由累积在半导体与氧化物交界面上的空穴引起的。因为加了负电压使金属的静电位相对于半导体降低了，金属中的电子能相对于半导体被升高。半导体能带，在邻近界面处弯曲与空穴累积相适应。因为没有电流通过MOS结构，在半导体中的费米能级的位置不变，其结果是，靠近界面的半导体能带如此弯曲、以致于费米能级更靠近邻接界面的价带，而使生成的空穴浓度大于p-型半导体材料中由掺杂而产生的空穴浓度。

当把正电压从金属加到半导体时，金属电位增大，使金属费米能级低于它的平衡位置。其结果是，氧化物的导带再次倾斜。正电压在金属上淀积正电荷，在半导体表面上相应地产生等量的净负电荷。这些p-型材料中的负电荷是因为来自邻近遗留下无补偿的已离子化的受主杂质的表面区的空穴耗尽，而产生的。在耗尽区内，空穴浓度减小，邻近半导体表面的能带向下弯。假若正电荷不断增加，半导体表面处的能带仍会再向下弯曲。实际上，足够大的电压能在导带中引起大的电子浓度。在这种情况下，邻近半导体区有典型的n-型材料导电特性。该n-型表面层不是掺杂形成的，但它是由原来的p-型半导体材料，由于加电压使其“反型”即生成的，该反型层用耗尽区使其与底层的p-型材料隔开，它是使MOS晶体管工作的关键。

（3）控制自由载流子浓度的第三种已知方法是光生两种极性的自由载流子方法。光生自由载流子，发生在光生伏打电池，光电阻器，光电检测器和光电子照像卷筒这些现代化器件中。

通常。当半导体材料中产生了过量的电子或空穴时，材料的电导率增大。如果过量的载流子是由光激励产生的，所引起的电导率增大称之为“光电导率”。当光子直接撞击半导体材料时，能量大于带隙的光子被吸收，并生成电子空穴对。该吸收过程产生的电子和空穴是过量载流子。由于它们与其周围环境失去平衡，并存在于各自的能带中，它们就有助于材料电导率增大。

（4）调制半导体材料中自由载流子的第四种已知方法是控制硫属化物相变材料的物理结构，因它们经过可逆转的由无定形态到晶相的转变。这种现象的详细解释已报道过，对光和电双向相变材料的最早研究工作是由S.R.Ovshinsky在能量转换器件中首先进行的。下面将对这种材料和技术详细讨论。

由于本发明在电子和半导体工业的许多不同领域有显著的科学实用性和直接的商业效果，所说的发明下面用三个不同的相关分段讨论。更详细地说，本发明所讨论的有关内容涉及：（A）半导体器件本身;（B）可光学操作的、快速、非易失的相变存储器;和（C）可电擦去的电直接重写的、多级单一单元存储器。

早期的电相变存储器可电写入和可电擦去的相变材料（而这种材料可在一般的无定形态和一般的晶态之间电转换，应用于电子存储器的一般原理是已知的并已公开，例如1966年9月6日出版的专利权人为Ovshinsky的美国专利3271591和1970年9月22日出版的专利权人为Ovshinsky的美国专利3530441，这两件专利都转让给与本发明相同的受让人，这两件专利所公开的内容被包含在本发明中，（以后的叙述中称为Ovshinsky专利）。

正如Ovshinsky专利所公开的，这种相变材料可以在一般的无定形结构态和一般的结晶局部有序结构态之间转换，或在完全的无定形态和完全的晶态之间的整个光谱区内的局部有序的可辨认出的不同态之间转换。这就是说，Ovshinsky专利所公开的这种材料的电转换并不要求出现在完全的无定形态和完全的晶态之间，而可以是完全的无定形态与完全的结晶态之间的整个光谱的多次局部有序化表征的用以提供“灰度”的反映局部有序变化的逐渐增大的步骤。由Ovshinsky专利公开的早期材料也只在一般的无定形态结构和一般的结晶局部有序结构态之间转换，以适应已编码的二进制情况的存储和恢复。

Ovshinsky专利公开的电可擦去的相变存储器有显著的商业实用性。但是，由于它不能满足商业发展上的和固体电子存储器在其他领域的后续发展需要，因而早期的电可擦去的相变技术在市场上最终被取代，而阻止这些存储器用于象个人计算机那样的电气装置中。

典型的个人计算机中，通常有四列存储器。数据库信息存储在像磁带和软盘这种便宜的、慢的、大存储能力的、非易失的器件中。这种信息按需要转移到较快的、较贵的、但仍是非易失的硬盘存储器中。信息从硬盘中依次转移到仍然较贵的、较快的、使用半导体动态（随机存取存储器）RAM（DRAM）的易失系统存储器中。非常快的计算机将存储在DRAM中的信息的一小部分来回地转移到还要更快更贵的易失静态RAM（随机存取存储器）（SRAM）器件中，这样，微处理机就不会因为从较慢的DRAM中检出数据需要时间而使速度变慢。在分级存储器系统的存储器列中转移信息占用了计算机当中的一些电源，这种“额外”需要使性能下降并使计算机体系结构复杂化。然而，分级结构的普遍使用，受适用的存储器件的价格和性能的影响，要求有最佳的计算机性能和有最低的价格。

Ovshinsky专利中公开的可电擦去的相变存储器和随后的电固体存储器一样受到很多限制、这就妨碍它广泛地用于直接和全面地取代现有的计算机中使用的存储器，例如磁带、软盘、磁的或光的硬盘驱动器，固体盘式瞬时存贮器（solid    state    disk    flash），DRAM，SRAM和插入式瞬时存储器。具体地说，这些限制中的最显著的限制被表述如下：（ⅰ）相当慢的电转换速度（按现行标准），特别是在较大的局部有序情况下的转换速度比较慢（也就是在增大结晶的方向内转换）;（ⅱ）开始检测局部有序区内的变化，需要相当高的输入能量;和（ⅲ）每兆字节（megabyte）存储信息的成本相当高（特别是与现有的硬盘驱动器介质比较）。

这些限制中的最明显的限制是，用检测硫属化物材料中化学的和/或电子的键合结构的变化，来检测局部有序区内的变化时，需要输入相当高的能量。Ovshinsky专利所公开的电存储材料的转换时间也是明显的限制条件，这些材料在设定时间（使材料从无定形态转换至结晶态所需的时间）方面，典型地需要几毫秒范围内的时间。对于设定时间（使材料从结晶态返回到无形态所需的时间），需近似微秒的时间。转换这些材料所需的电能，所测量的典型值大约在微焦耳范围内。

应该注意的是能量的大小，该能量是指输入到存储器单元的行和列组成的固体矩阵中的每个存储元件的能量。输入高电流载体中的这种高能量是地址行和用每个分立存储元件联结起来的单元隔离/地址器件所需的。考虑到这种能量要求，本行业的普通技术人员，在选择存储器单元隔离元件时，都应限定在非常大的单晶二极管或晶体管隔离器件，这就必须使用现在还达不到的微米级平板印刷和存储器元件的高封装高密度。因此用这种材料制成的矩阵低比特密度必定会引起存储每兆字节信息的高成本。

为了有效地缩短数据库，非易失大容量存储器和快的、易失系统存储器之间在价格和性能上的差距，本发明的存储器元件能建立一种新的，不分级的“通用存储器系统”。系统中的存储器的最本质的问题是能提供成本低的和快速的数据库。与原有的Ovshinsky型相变电存储器相比，本发明所公开的存储器材料能提供程序设计时间快六个数量级以上（低于30毫微秒）的，用极低的程序设计能量（低于50微微焦耳）的，并证明有长期稳定性和循环性（循环次数超过2千万次）的存储器。实验结果表明，由于元件尺寸减小可以增大转换速度和循环寿命。

一般说来，硫属化物存储器材料类并没有按其它类固体电存储器相同的速度得到发展和优化，目前其它存储器有实质上较快的转换时间和实质上较低的置位和复位能量。这些其他形式的存储器应用于某些存储器中的最典型的是，每个存储器比特要使用几个固体微电子电路元件（如每比特要使用3个或4个晶体管）。在那些固体存储器，如EEPROM中的原有的“非-易失”存储元件是典型的浮动栅场效应晶体管器件，它的可改编程序设计能力有限，它将电荷固定在场效应晶体管的栅极上，来储存每个存储器比特。因为该电荷随着时间的过去而漏掉，信息的存储不是真正非易失的，而用现有的相变介质制成的元件中，是通过硫属化合物材料的实际原子结构或电子结构的变化来存储信息的。其他形式的存储器，现在在市场上也受到某些限制。

与DRAM和SRAM易失存储器器件以及类似的“瞬时”器件例如浮动栅结构相比，本发明的电存储器件不需要场效应晶体管器件。实际上，本发明的电可擦去的能直接重写的存储器元件在制造上是最简单的电存储器件，只包括两个与薄膜硫属化物材料单体和用作隔离的半导体二极管连接的电接头。其结果是，要求一个非常小的单片“真区”来存储一比特信息，这就提供了一种固有的高密度存储器芯片。此外，正如下面所述的，通过在每个分立存储器单元中用多比特存储，附带完成了增大信息密度的工作。

目前使用的固体电子存储器的造价相当高，每比特存储能力的价格典型的是在磁盘中每比特存储信息价格的两倍。另一方面，这种固体电子存储器具有某些超过磁盘存储器的优点，它们无移动部件，工作所需能量限小，易于运输和储存，很易失，适用于便携式计算机和其他便携式电子装置。事实上，制造商预告，在便携式计算机领域里，使用越来越小的硬驱动器和最终使用固体存储器存储，可望迅速增加。此外，这种固态存储器通常是真正的随机存取系统，而不同于需实际移动盘头至正确的数据轨迹以接收在所规定的存储器位置的盘型存储系统。然而，尽管它们具有这些优点，但固体电可擦去存储器的较高价格妨碍它进入现在由磁性存储器系统占据的主要市场。尽管固体电可擦去存储器在降低造价方面有潜力，但这些材料的总性能指标不足以使它们完全取代磁盘系统。

我们前面已经说了，只有四种已知的半导体器件，能用来调制自由电荷的浓度。并对这些器件中的每一种详细讨论过。现在要详细讨论以相当低的能量脉冲，使第五种半导体器件能设定在多个不同电阻值，并且有相当快的转换特性。仔细研读下面几段说明的器件工作后的性能特征和物理过程，读者会明白为什么它不归在第5种电荷浓度调制半导体器件中。

最近开发的存储器器件是金属-无定形硅-金属（MSM）电存储器开关。见Rose，et al，“Amorphous Silicon Analogue Memory Devices”，Journal of Non-Crystalline Solids，115（1989）.pp.168-170和Hajto，et al，“Quantized Electron Transport in Amorphous-Silicon Memory Struotures”，Physical Review Letters，Vol.66，No.14，April 8，1991，pp.1918-1921。这种MSM开关是将特别选择的金属化接点淀积在P-型无定形硅（a-Si）薄膜的任一边上制成的。后面将讨论金属化接点材料选择的重要性。所公开的MSM存储器开关，在电压脉冲为1至5伏时，有相当快（10-100ns）的模拟转换特性。当给它提供电阻值范围从约103至约106欧姆的电阻时，它能以非易失性方式设定。对本行业技术人员而言，Rose等人和Hajto等人的MSM存储器尽管具有的电转换特性（即时间，能量和总的器件阻值）类似于本发明的存储元件的电转换特性，但两者之间存在工作上的实质性差别。

最明显的电转换差别是MSM存储器开关不能直接重写。也就是说，MSM开关在不首先电擦去的情况下，不能从模拟电阻值范围内的任一电阻值到这个阻值范围内的另一电阻值，直接地双向调制（设定至一个特定的起动电阻值或“起动态”）。具体地说，MSM开关在所说的形状设定模拟电阻值范围内的另一电阻值之前必须首先设定高电阻态（擦去），与它相比，本发明的存储器元件在设定模拟电阻值范围内的另一电阻值之前不用擦去;也就是说，它们可以直接重写。

存在于Rose等人和Hajto等人的MSM存储器开关与本发明的电存储器元件之间的电转换特性的其它显著差别是所说开关的双极性。正如Rose等人公开的MSM开关必须用与写入脉冲极性相反的脉冲电擦去。显然，无论本发明的存储器元件用于数字转换或模拟转换，本发明的存储器元件都不需要加极性相反的脉冲。

MSM开关与本发明的存储器元件之间存在的电转换特性差别，主要是用以构成元件的材料存在的差别。这种差别是表明以两种器件工作物理过程为特征的转换机理根本不同。正如上面指出的并在所述文章中公开的，MSM存储器开关的电转换特性，完全取决于用来制成接点的特殊的金属材料。这是因为在这些MSM开关中需要一个非常高的高能“形成”过程，在该过程中金属从至少一个接点上进入开关体，并形成开关体的结合部分。该过程中，由多个（Rose等人文章的图1中至少有15个）逐渐增大到300ns和5-15伏脉冲构成开关。Rose等人说：“已对器件作了X-射线微观分析研究，顶电极材料埋在a-Si（无定形硅）的线状区内。假定顶部金属分散在线状区中，并在转换机理中起作用……”，Rose等人还具体发现，等效电阻的变化范围，由构成上电极接点的金属决定，如Rose等人说：“……已经发现，它的值完全取决于顶部接点（SiC），而与底部金属化（SiC）完全无关，也就是说，铬（Cr）顶电极器件总是数字式而钒（V）顶电极器件总是模拟式，而不管其底电极……”。

电转换发生在该金属化线状区内;没有大量的金属迁移到a-Si中就不会有转换，见Hajto等人的文章。与它完全相反，本发明的存储器元件不需要接触材料迁移进薄膜存储器元件中来获得高速度、低能量、模拟、直接重写的存储器转换。实际上，在本发明的存储器件制造中，务必防止金属以任一电极扩散进活性硫属化物材料中。本发明所述的器件的一个实施例中，制成的电极每个都是双层结构，例如，用碳构成一薄膜阻挡层，防止，例如钼，扩散或迁移进硫属化物转换材料中。

从Rose等人和Hajto等人的分析清楚表明，把MSM存储器开关看作为自由电荷浓度的调制器，并没有不当地引伸相象力。而MSM存储器开关，为了获得电阻范围，简单地依靠建立穿过无定形硅材料的线状金属化通路，其方法与使用调制开关来控制电流的方法相同。已建立的渗透路径的直径能增大也能减小，以改变其电阻率。在转换过程中，费米能级位置不动。半导体材料的激活不变，以便解释该动作。单独的非键合的电子对，不发生原子级的移动。其晶粒尺寸和表面与体积的比例不重要。但最重要的是，Rose等人和Hajto等人不可能直接重写存储在由他们的存储器材料制成的单元中的信息。MSM开关在写入新的信息之前，要求擦去所存储的信息。不会令人惊奇的是，Rose等人断言，他们的MSM转换限于一百万次内，而本发明的存储器元件在最后测试前，转换次数在2千万次以上而不损坏。

简而言之，在本发明之前，要开发出一种固体存储器系统，必需考虑制备该固体存器系统的材料具有价格便宜、容易制造、非易失、能电定入和用低输入能量直接擦去（重写）、在单一单元（有一灰度）中有多比特存储能力的和能以很高密度封装的特性。下面所述的存储器系统，因为克服了现有存储器系统的全部缺陷，将会提供立即能广泛用作市场上通用的所有型号的计算机存储器的通用代用品。此外，因为本发明的存储器能制成全薄膜形的三维矩阵，它就可以用于高速度、高密度神精网络和人工智能系统。本发明的存储器系统是唯一能应用于神精网络和人工智能系统的存储器系统，由于它的多层的三维矩阵，使大量的信息存储能快速寻址，因此允许从存储的信息中学习。

以上讨论表明了本发明的存储器的转换速度的量变大小和能量要求，与现有技术的相变存储器相比，证明这些存储器确立了一类全新的可调制半导体材料。此外，现有技术没有类似于本发明的存储器元件的直接重写，宽的动态范围和多比特存储能力等特性。而且，本发明的半导体材料的工作只发生在晶态，这与所有现有的依靠晶相到无定形相转换或依靠不断地加电流放大场的电存储元件的工作大大不同。而造成这些差别的原因是下述方法产生的结果，该方法，特别是借助于电场，不仅能调制自由电荷的浓度，实际上，除去电场后，该器件调制过的自由电荷浓度保持不变。该特征代表调制半导体器件中的自由电荷浓度的第5种和本质上是新的机理，并有可能出现各种新的和简单的转换和放大技术，这种技术会明显地冲击半导体工业。

本行业的普通技术人员非常明白，要找到瞬时EEPROM的市场，必须认真地把它作为通用存储器，其实质是，存储元件真正是非易失的。假若存储元件要求具有多比特存储能力，这种要求就更明显。假若设定电阻丢失，甚至在整个时间内出现明显漂移，存储在里面的信息消失，使用者对存储器的数据库能力失去信任，技术上失去全部可信性。随时间的任何漂移，无论多小都是不能允容的，今后工作的重点是开发这类新的存储器元件。由于随后开发的其他化合物，将会实现改进转换速度，能量等性能，同时还要有最好的稳定性。

除了设定阻值稳定性外，通用存储器要求的其他最重要的参数是低的转换电流。当EEPROM用作大规模数据库存储器时，这些要求就特别显著。按这种方式使用时，EEPROM将取代现有计算机系统中的机械的硬驱动器（如磁的或光的硬驱动器）。用EEPROM“硬驱动器”取代通用的机械硬驱动器的主要原因之一，是要降低机械系统的比较大的功耗。膝上（lap-top）计算机中对此感兴趣的真正原因是，在这类计算机中机械硬盘驱动器是最大的电能消耗装置。因此，降低这种功率负载具有特殊的优点，由此，计算机电源电池每次充电的使用时间有相当大的增长。若EEPROM代替有大转换电流要求的机械的硬驱动器（和因此而提出的高功率要求），节约电源可能是无关紧要的，或者充其量不是主要的。因而，任何EEPROM均被认为是要求低转换电流的通用存储器。

EEPROM通用存储元件的其他要求是长的写入/擦去循环寿命。对所有数据库存储器而言，EEPROM的循环寿命，在能得到消费者信任和被消费者接受方面起到重要作用。如果存储器器件循环寿命太短，消费者怕失去有价值的数据而反对使用该器件。如果用EEPROM代替计算机的主存储器或显示存储器，也就是说代替DRAM或SRAM，那么，长循环寿命要求就显得更重要了。主存储器和显示存储器是计算机中最常写入/擦去数据存储的地方。每次装入新的计算机程序，计算机的主存储器都要被擦去并重写。在计算机程序执行过程中，计算机主存储器部分稳定地循环。每次改变计算机的显示部分，就有部分的显示存储器循环。如果用于代替计算机主存储器和显示存储器的EEPROM没有较长的写入/擦去循环寿命，那么这些存储器就极需替换。这就造成消费者的过多费用而失去消费者的信任。

本发明公开了一种实质上是新的固体的，能直接重写的、电子的、非易失的、高密度的、低价的、容易制造的、降低了转换电流要求的、所存储的数据有较高的热稳定性的单一单元存储器元件。这些存储器元件，用一类特有的，在明显减小能量情况下，转换速度快一个数量级的硫属存储器材料制成。本发明的存储器元件和矩阵是使用新存储器材料制成的，并以此为特征，特别是具有稳定的、真正非易失的，由改变输入信号的脉冲电压、电流和脉冲宽度，能选择性地、重复地建立可检测的局部原子和/或电子有序结构的特征。本发明的存储器器件，能在单晶态中的不同的原子和/或电子的局部有序化结构中转换，以提供至少两个稳定的设定态。用本发明公开的存储器元件，有可能使转换速度和转换能量改善一个数量级，这种改善，实际上不仅仅是逐渐改善，而且会出现原先意想不到的改善。

而对这里公开的存储材料，目前做过的理论研究，还没有一种理论认为能全面解释所观察到的特有的电转换特性。特别是，所研究的半导体材料，能在以毫微秒（ns）为周期的输入能量为微焦耳的许多电检测条件之间转换。所研究的半导体材料，几乎是真正非易失的，并能无限期的循环（写和重写），并不用周期性的刷新信号而使存储在存储器单元中的信息保持其完整。所研究的存储器材料可被直接重写，所以改变存储元件指定位置中存储的信息，不需擦去存储在其他存储元件中的信息（如需要的铁电存储系统和其他瞬时存储系统）。

本发明的第一个实施例中，公开了一种能电转换的、直接重写的、多比特、单一单元存储器元件，它包括确定单一单元存储器所需的大量存储器材料。存储器材料的特征是，电阻值有一个大的可变范围，在所说的阻值可变范围内的多个电阻值中，响应选择的输入信号，设定其中的一个电阻值，以便提供具有多比特存存储器的单一单元。设置一对彼此隔开的接点，提供所述的输入信号，把所述的存储材料设定到一个选择的电阻值，该阻值在可变阻值范围内，借助于选择电信号，设定所述的可变电阻范围中的任一电阻值，不管所述材料的原有阻值，存储材料的单一单元就被设定。

本发明的第二个实施例中，描述的是一种能直接重写的、多级的、单一单元存储元件的电操作存储器矩阵。该矩阵包括一个基片，和在基片上的许多行和列彼此隔开的许多电激励的直接重写的、多级单一单元存储元件。每个存储元件都有隔离装置，用它使元件与其余元件电隔离。每个单一单元存储元件，用许多存储器材料确定。存储器材料具有能量可调制的费米能级位置，所说的费米能级位置是以在电阻值的整个大范围内可调制而保持基本恒定的光带隙为特征的。材料的特征是，响应所选的电输入信号、设定可变阻值范围内的许多电阻值中的其中一个电阻值，以便提供具有多级存储容量的单元。每个存储元件还包括一对彼此隔开的接点，用以提供一个电输入信号。使所说的存储器材料设定一个电阻值可变范围内选定的电阻值，使接点用作从存储元件中读出和写入的引出端。用所说的选定电信号，设定所说的电阻值可变范围内的任何电阻值，并在设定信号除去之后，使所说的材料能保持在所说的设定值，使存储材料的单一单元设定。用地址线作与许多存储器材料和隔离装置的电连接装置，也作为每个分立存储器元件的选择地和分别地设定和读出电阻值的装置。

在本发明的第三个实施例中，公开了微晶半导体材料的费米能级位置的调制方法，从由Se，Te，Ge，Sb，Bi，Pb，Sn，As，S，Si，P.O及其混合物或合金组成的一组材料中选出材料，使其从半导体材料的相对能带边缘进入许多亚稳态检测位置中的任何一个位置。材料的特征是，有一个与费米能级位置相应的基本不同的电导率的变化范围，和在整个大范围内基本上稳定的光带隙。该方法包括的步骤有：提一个硫属化物合金材料的单体;加一电信号使其费米能级位置调制到所选择的位置，从而获得在电导率可变范围内的给定电导率值;除去加到材料上的电能，材料的费米能级位置基本保持在选定的位置，实现调制。

本发明的第四个最佳实施例中，公开了微晶半导体材料的多种元素组合物的电导率的调制方法，组合物的组分相互耦合形成决定材料晶粒的点阵结构。用组合物组分中的至少一种组分原子存在或缺少的方法，改变所构成的自由电荷浓度，实现调制。该方法包括的步骤有：提供一种含有许多晶粒部分的微晶半导体材料组合物，组合物的每种组分的掺入原子的点阵结构决定晶粒;给材料加电信号，给点阵结构中加入或除去组合物的一种组分，使其所构成的载流子增加或减少，使材料电导率调制到由所说的至少一种组分构成的自由电荷浓度决定的值;并保持（a）由所加能量决定的自由电荷浓度，和（b）在所说材料上所加的电信号除去之后的新电导率值。

本发明的第5个实施例中，公开了一种电操作的、直接重写的、多级、单一单元存储器元件，它包括确定单一单元存储器的大容量存储器材料。存储元件包括一对隔开的电接点，接点之间有大容量存储器材料。接点作为读出和写入存储在所说存储元件中的信息的引出端。存储元件还包括加所说电输入信号，以设定所说材料的电阻值为所选电阻值的装置。大容量存储器材料是由许多组分原子元素构成，它们选自由Te，Ge，Sb，Bi，Pb，Sn，As，S，Si，P，O及其混合物或合金组成的材料组，每种元素都遍存于整个存储器材料中。大容量存储器材料包括用于改变所说大容量存储材料的位置组合物的手段，使其能明显地减小电阻值以所选定的电阻值漂移。该存储器材料的特征是，有一个大的可变电阻值范围，并且不管所说的存储器材料原有的电阻值，而能够设定该材料的电阻值，为电阻值可变范围内的许多电阻值中的一个，以响应加到有多级存储能力的所说单一单元的所选电输入信号。当输入信号除去后，存储器材料保持在所设定的电阻值而不漂移。借助于形成结构上有梯度的、分层的、和有梯度/分层合成的大量存储材料，及借助于其它方式改变因漂移而减少阻值的大量存储材料，能实现改变所述的大量存储材料位置结构的上述方法。当然，从某种意义上说，这也完成了用于改变带隙，改变点阵应力或其他形式的改变电子，包括未共享电子对的原子或电子的移动的方法。

本发明的第六个实施例中，公开了包括大容量存储器材料的能直接重写的、单一单元存储器元件，存储器元件包括一对彼此隔开的接点，接点之间有大容量存储器材料。接点包括邻接大容量存储器材料淀积的硅薄膜层，作为读出和写入存储在存储元件中的信息用的引出端。存储元件还包括用于提供电输入信号的装置，用以设定所说的大容量存储材料到所选定的电阻值。大容量存储器材料是用许多包括Se，Te及其混合物或合金的硫族元素的组分原子元素构成的，其特征是，有至少两个可测定的电阻值，和具有不管所说的存储器材料原有的电阻值，而设定能检测的电阻值之一，以响应所选定的输入信号的能力。当输入信号除去之后，存储器材料保持在所选定的电阻值而不漂移。

下面将结合附图对本发明的其他实施例、特征及优点和发明目的详细说明。

图1是一个集成电路一部分的局部剖面图，所说的电路描绘了本发明的第一个实施例的能电擦去和直接重写的多级存储器结构;

图2是一个集成电路一部分的局部剖面图，所说的电路描绘了本发明的第二个实施例的能电擦去的和能直接重写的多级存储器结构;

图3是简要说明图1和图2的集成电路的一部分的顶部图。

图4是说明与图1和图2所示集成电路一部分相组合的隔离元件的X-Y矩阵的一部分的电路原理图;

图5是说明带有图1和图2所示的本发明的集成的存储器矩阵的单晶半导体基片与附有地址/驱动器/解码器的集成电路芯片电联通的原理图;

图6是说明本发明的单-存储器单元的多级存储能力的曲线图，器件的电阻值为纵坐标，信号脉冲电压为横坐标;

图7是选用无定形材料和不同晶相材料的本发明的新的半导体材料的电学性能和光学性能的数据对比表;

图8是制造本发明的存储器元件用的Ge∶Sb∶Te合金的三元相图，所说的相图显示出多相，相图中这些元素的各种混合物由于快速凝固而分离;

图9是本发明的经过改进的存储器元件的循环寿命数据的曲线图，实际上画的是与循环历程相关的稳定的设定电阻值，图中纵坐标是电阻值，横坐标是设定脉冲电压;

图10画出了图7所示Ge-Sb-Te三元合金系统的原子结构分层，以及说明系统各向异性结构的Ge-Te二元原子结构;

图11a，11b是给出器件电阻值（以千欧为单位）分别作为设定脉冲幅度（以mA为单位），脉冲上升时间，脉冲降落时间或脉冲宽度（以nsec为单位）的函数关系的三维曲线图;

图12a和12b是经过组分改变和没经过组分改变的存储器元件降低设定电阻值漂移的曲线图，图中纵坐标是电阻值，横坐标是消耗时间（以设定存储器元件起算）;

图13是包含化学组分为（Te56Ge22Sb22）90Ni5Se5大容量的存储器材料，而结构没改的本发明的存储元件的电阻值与写/擦循环次数的曲线图，图中纵坐标是器件的电阻值，横坐标是写/擦循环次数;和图14是包含化学组分为（Te56Ge22Sb22）90Ni5Se5大容量的存储器材料，结构有所改进的本发明的存储器元件的电阻值与写/擦循环次数的关系曲线图;图中纵坐标为器件的电阻值，横坐标为写/擦循环次数。

用各种硫属化物材料制成的可电擦去的存储器，材料中的某类原子移动，使材料出现由无定形态转换到晶体的相变，引起材料结构的相应变化。例如，由含80%到85%的鍗（Te）和大约15%的锗（Ge）及少量其他元素，每种元素约为1%-2%，例如硫（S）和砷（As）构成的，比较有序的或结晶态的可电转换的硫属合金，其典型特征是，在材料的可开关微孔中形成了高电导的晶型Te细条，现有的这类材料的典型组分是，例如，Te81Ge15S2As2或Te81Ge15S2Sb2。由于Te在其晶态中的高导电，因此，在比较有序的或晶态中可以由Te细条建立极小的电阻值条件;其电阻值比较低的有序态或无定形态的微孔电阻值低一个数量级。

然而，要形成晶态中的导电Te细条，则要求Te原子从无定形态的Te原子结构变成结晶Te细条中的局部浓缩的原子结构。同样，当硫属化物细条状材料转换回无定形态时，要求进入到结晶细条中的Te淀析出来，在材料中从细条中的局部浓缩结构迁回到它的无定形态中的原子结构。这种在无定形态和结晶态之间的原子迁移、扩散或重新排列，每种情况都要求有足够长的保持或停留时间，这就使所需的转换时间和能量相当高。

本发明人现在公开了一种以一类新的在硫属化物半导体材料为基础的，能明显降低所需的转换时间和输入能量的根本不同类型的可电擦去的，直接重写的存储器。此外，本发明的硫属化物材料是基于一种本质上的新物理过程，尽管对这种新的物理工作还不充分理解，使材料在给定的结晶点阵结构中的宽的可变的稳态范围内转换，或在不同的结晶态中转换，并在显著的快转换速度时，具有明显低能输入，所公开的这类新材料能用于制造改进了的电子存储元件。工作中，这种新材料的基础是能产生非常高的，非易失的，带隙宽度能改变的，窄带隙中的自由电荷浓度可调制的半导体材料。这种材料与一般的无定形和结晶形材料不同，其中，晶体可能与较无序状态类似，严重地影响转换的电导率。

特别是，本发明的存储器材料可以在毫微秒（ns）的时间周期内，用微焦耳输入能量改变电阻值的电检测条件中转换（最小的转换速度和所需的最小能量还没有查明，本申请中的实验数据表明，本发明的电存储器能用程序设计脉冲为1毫微秒这样短的脉冲调制，尽管不是最佳的）。该存储器材料是非易失的，能使存储单元中（在误差范围内）存储的信息保持完整而无需周期性更新信号。与存储器专用的许多其他半导体材料和半导体材料系相比，本发明的半导体材料和材料系能直接重写，为改变存储在那里的信息，以至于分立存储器不需擦去存储在存储器中的信息（设定一起点）。转换到任何一个电阻值所具有的非常快速和低能量的特性，应归因于所说的转换发生时，转换材料不需明显的全部原子重新排列。我们往往理解成存储器材料存在微晶相，实验数据也证明，微晶半导体材料的晶粒大小与根据所加的低能信号而使材料迅速呈现出其他稳定态的能力之间，存在依赖关系。

虽然，半导体材料的特例，特别适用下面所述的存储器，但本发明的存储器元件是用下述半导体材料的任何基片制造的，该材料是借助于费米能级位置相对于能带边缘移动，来满足自由电荷的调制。实际上，新近公开的半导体材料用于电存储器将引起高速、低能，直接重写工作的性能。存储器材料是用许多组分原子元素形成的，每种原子元素都能穿过材料整个体积。多种组分原子元素最好包括至少一种硫族元素，并且也可以包括至少一种过渡金属元素。术语“过渡金属”这儿用的元素包括21至30，39至48，57和72至80的原子序号元素。较好的是，构成大容量存储器材料的许多组分原子元素是从Te，Se，Ge，Sb，Bi，Pb，Sn，As，S，Si，P，O及其混合物或合金组成的一组材料中选出的。较好的过渡金属，包括Cr，Fe，Ni及其合金混合物。硫族元素包括Te和Se。渡越金属最好是Ni。下面所述的这些多个元件的系统实例是有Ni和/或Se或没有Ni和/或Se的Te∶Ge∶Sb系。

正如本行业的普通技术人员所知的，硫属化物半导体材料，类似的其他半导体是以禁带能级区或隔离它的导带和价带的带隙为特征的（见“Cohen，Fritzsche，Ovshinsky模型”描绘的硫属化物半导体材料的移动带隙）。费米能级位置，即能级占有率为50%的能带位置部分地决定半导体材料的电导率，当其移动到带隙中的基本上不同的位置时，就有可能出现电导率的大的可变范围。但是，原有假定理论既不能解释改变费米能级位置和设定存储器元件在给定值所需的极低能量，也不能解释以下用图表示出的各种结果，实际上，电阻的中间值可以在两个方向明显的移动，（根据所输入的给定电信号，电阻值从较小到较大，反之亦然）而不回到要求只在单个移动方向中工作的所说的最初“起始状态”。（从较大电阻值到较小电阻值）。这就是我们为什么说本发明的半导体材料是真正直接重写的原因。无论用已有的方式作何解释，本发明提供的元件具有单个存储元件中从未出现过的有价值的电转换特性。必须指出的是，实验结论证明，至今所研究过的，硫属化物组合物是用空穴导电的，当用作多级数据存储工作时，输入信号可以将费米能级位置从中间间隙位置移到价带边缘，甚至较深地进入价带。实际上，好象可变范围出现在价带。

非晶形固体与它相对应的晶体之间的根本差别是，非晶相的组分原子选择性键合。这是非晶形固体的必要条件。它是因为结晶对称规定点阵，依次又限定化学键合的选择造成的。无定形固体具有的全部特性，它的内聚能量，它的结晶阻力，它的光带间隙，它的移动带隙，它的电子态密度等等都取决于三个因素，即，它的短范围键合关系，它的各种拓朴结构，和它的部的相互影响的环境。然而，无定形材料可以是以非平衡组合的，由许多不同类型的原子组成的，提供各种局部有序的和各种环绕物的非化学计量比的合金。结晶构成的本发明的半导体材料的大颗粒是非常小的，用实验方法获得的颗粒的主长度在500

的数量级。这些晶粒被结构无序的材料表皮或表面区包围，它也许只有几个原子单层厚。因此，无定形模型或至少是以仅仅短程局部有序为特征的模型，用于证实原子和分子在表面区内的相互作用，可能是最好的应用。下面要说明的描述模型不受此限制。

制造存储器件所用的特殊的半导体合金，包括以“孤对”电子的存在而著称的硫属化物元件。这就必须讨论这些孤对电子在有益的化学键合结构中的影响。简单地说，孤对电子是典型的不能进行键合的原子价电子层中的电子对。这种孤对电子在结构上和化学上都重要。他们以对邻近的已进入键合结构中的电子对，以及其他的孤对电子的极强的排斥力，影响分子和结晶点阵结构的形状。因为第二晶核不牵制孤对电子进入键合区，所以它影响并有助于低能电子的迁移。正如Ovshinsky首先指出的，孤对电子能有1和3中心键;正如Kastner，Adler    Fritsche证实的，它们有价电子更迭对（valance    alternation    pairs）。

特别是，这几所述的碲合金有孤对电子态构成的价带。因为Te（碲）中存在四个P层电子，Te原子是用这些键合电子中的两个化学键合成的，另两个外层电子（孤对电子）不用作键合目的，因此以后不会使系统的原子能有本质变化。在这一点上，注意到最高的填充分子轨道是含有孤对电子的轨道。这显然是因为，碲和锗原子完善化学计量比结晶中，由于形成晶粒的点阵中出现一些内应力，价带被展宽，并向费米能级所在位置移动。然而，TeGe结晶当然是“自补偿的”，这就是说，假定含有较多Te组分（Te52%，Ge48%）则会使结晶更完善。按化学计量比的晶体是面心立方晶格，然而，用增加小量能量，增加它的Ge和/或Sb空格点数，结晶呈现出菱形六面体晶格。晶格结构中产生的空格点，能降低TeGe合金中的晶格应力，导致材料的低能态，并使费米能级向价带移动。

尽管我们只证明菱形六面体晶格中存在稳定的电阻中间值，系统是微晶的，其中的晶粒尺寸很小，也许表面层起到很重要的作用。如果不是主要为了说明而将局部有序的无定形模型叠加到短程局部有序的模型顶上，如果对原子特性的解释不是美好的预言，那么，这种理论还是可以接受的。当认为材料是无定形态时，邻近能带边缘的能带尾部里的缺陷态密度最大，而捕获载流子的复合中心深度较远离能带边缘处。出现的深陷阱和尾部态有可能解释费米能级位置与能带边缘之间出现的中间稳定电阻值。无论理论如何，本发明的半导体材料是一种具有类似金属化（metallic-like）电导的退化半导体。

还认为块状半导体和存储器材料中的晶粒尺寸是相当小的，可取的是小于2000

，较可取的是在50到500

之间，最可取的是在200至400

。而且，认为这些晶粒是被有益于迅速形成材料的许多费米能级位置的，能检测不同电阻值的（电导率的），以及只需较低能量就能在这些可检测的电阻值之间传输，来使材料准确地而反复地设定的无定形态外皮所包围。

按本发明的另一模式发现，用本发明的微晶半导体材料制成的两端或三端引出的半导体器件的转换特性调制是可控制得象反复出现的而可检测的电阻值同样有效。已经发现，为使本发明的材料用低能输入信号迅速设定为所需电导率（由费米能级位置决定的），只需在至少两个不同费米能级位置能出现稳定态（或长期亚稳态），费米能级位置是以基本上稳定的带隙而电导率不同为特征。

如上所述，还认为相对较小尺寸的微晶能有助于可检测的电阻值之间的快速转换。现已假设，由于微结构在原子级别上能容易地被调整，所以微晶晶格结构能更快地转换这些电阻值。例如，为了保证提高电导率，决定快速转换的未共享电子对与Ge或Sb原子的键不必由电脉冲来截断。

本发明的半导体材料的一个特征是其倾向于形成每单位体积的更多和更小的微晶。已经发现，体现本发明的典型材料的微晶尺寸的最宽优选范围远小于2000

，普遍小于已有材料所特有的范围约2000至5000

。这里微晶尺寸定义为微晶的直径，或者为其“特征尺寸”的直径，它相当于形状为非球形的微晶的直径。

已经确定，满足本发明标准的TeGeSb材料系列，其高阻态的组成的特征通常在于，与已有的电可擦存储器材料相比，实质降低了Te的浓度。在一个提供实质改善了的电转换操作特性的组成中，淀积材料中的Te平均浓度远低于70%，特别地低于约60%，通常为约23%至约58% Te的范围，最好是约48%至58%的Te。Ge的浓度为约5%以上，材料中的平均值在约8%至40%的范围，通常保持在50%以下。该组成中剩余的基本成分元素是Sb。给出的百分比为原子百分比，成分元素的原子总和为100%。因此，该组成可以表示为TeaGebSb100-（a+b）。这些Te-Ge-Sb三元合金可用作原材料来开发具有更好的电性能的可加存储器材料。

Te∶Ge∶Sb系的三元相图显示于图8。由Te、Ge和Sb的各种混合物制备熔体，通过快速固化熔体分凝成多相。对这类快速固化熔体的分析显示，存在10种不同的相（不是同时存在于任何一种快速固化熔体中）。这些相是：元素Ge、Te和Sb，二元化合物GeTe，和Sb2Te3，5种不同的三元相。所有三元相的元素组成位于伪二元GeTe-Sb2Te3线之上，并由图8的三元相图中的参考标号A、B、C、D和E所指示。这5种三元相中元素的原子比例列于表1。以下将更详细地说明图8。

表1观察到的TeGeSb系的三元晶相标号    原子%Ge    原子%Sb    原子%TeA    40    10    50B    26    18    56C    18    26    56D    14    29    57E    8    35    56本发明的新型存储元件包括大容量存储材料，所说的存储材料优选包括至少一个硫族并且可以包括一个或多个过渡金属。包括过渡金属的存储材料是我们的Te-Ge-Sb三元系存储材料的元素改进型。亦即，元素改进型存储材料构成了Te-Ge-Sb存储合金的改进形式。这种元素改进是在附加硫族元素如Se存在或不存在的情况下，通过向基本的Te-Ge-Sb三元系加入过渡金属来实现的。通常，元素改进型存储材料分为两类。

第一种是包括Te、Ge、Sb和过渡金属的存储材料，其比例为（TeaGebSb100-（a+b））cTM100-c，这里脚标是原子百分比，成分元素的总量为100%，其中TM是一种或多种过渡金属，a和b如上述的基本的Te-Ge-Sb三元系所规定的那样，C在约99至约99.5%之间。过渡金属最好包括Cr、Fe、Ni及其合金的混合物。该系列中存储材料的特定例子包括（Te56Ge22Sb22）95Ni5，（Te56Ge22Sb22）90Ni10，（Te56Ge22Sb22）95Cr5，（Te56Ge22Sb22）90Cr10，（Te56Ge22Sb22）95Fe5，（Te56Ge22Sb22）90Fe10，（Te56Ge22Sb22）90Ni5Cr5，（Te56Ge22Sb22）Ni5Fe5，（Te56Ge22Sb22）90Cr5Fe5等。

第二种是包括Te、Ge、Sb、Se和过渡金属的存储材料，其比例为（TeaGebSb100-（a+b））cTMdSe100-（c+d），这里脚标是原子百分比，成分元素的总量为100%，TM是一种或多种过渡金属，a和b如上述的基本的Tc-Ge-Sb三元系所规定的那样，c在约80至约99%之间，d在约0.5至约10%之间。过渡金属最好包括Cr、Fe、Ni及其合金的混合物。该系列中存储材料的特定例子包括（Te56Ge22Sb22）90Ni5Se5，（Te56Ge22Sb22）80Ni10Se10，（Te56Ge22Sb22）90Cr5Se5，（Te56Ge22Sb22）80Cr10Se10，（Te56Ge22Sb22）90Fe5Se5，（Te56Ge22Sb22）80Fe10Se10，（Te56Ge22Sb22）85Ni5Cr5Se5，（Te56Ge22Sb22）80Ni5Fe5Se10，（Te56Ge22Sb22）85Cr5Fe5Sc5等。

本专利申请的存储元件具有基本上非易失的设定电阻值。然而，如果在某种情况下本发明的存储元件的电阻值偏离了其原始设定值，“组成改变”，以下有说明，可用于消除这种偏离。这里所使用的术语“非易失”涉及一种条件，其中设定电阻值在数据库期间内基本保持不变。当然，可以采用软件（包括下文将讨论的反馈系统）来保证在选定的误差限度之外绝对不出现偏离。在没有其它影响的情况下，由于存储元件电阻值的偏离能阻碍信息的灰度存储，因而希望减小偏离。

“组成改变”在这里被定义为包括从组成上改变大容量存储器的材料，从而产生基本稳定的电阻值的任何方法，包括添加带隙拓宽元素来提高材料的固有电阻。组成改变的一个实例包括随不同厚度而渐变组成的不同质性。例如，使大容量存储器材料，从具有不同组成的第一种Te-Ge-Sb合金至第二种Te-Ge-Sb合金而渐变。组成渐变可采用能减小设定电阻值偏离的任何形式。例如，组成渐变不必限于同一合金系列中的第一种和第二种。此外，还可以按多于两种合金来完成渐变。渐变可以是均匀的和连续的，也可以是不均匀的和不连续的。能导致减小电阻值偏离的一个组成渐变的特例，包括一个从一个表面的Ge14Sb29Te57至相反表面的Ge22Sb22Te56的均匀和连续的渐变。

采用组成改进来减小电阻偏离的另一种方法是使大容量存储材料分层。亦即，可以由一系列分离的、相对薄的不同组成的层，来形成大容量存储材料。例如，大容量存储材料可以包括一对或多对层，每对由不同的Te-Ge-Sb合金构成。同样，象渐变组成的情形那样，能实质减小电阻值偏离的任何层的结合均可采用。这些层可以有相同的厚度，也可以有不同的厚度。可以采用任何数量的层，也可以在大容量存储材料中呈现同一合金的多层，相互邻接或者相互远离。而且还可以采用任何层数的不同合金组成。组成分层的一个特例是大容量存储材料中包括Ge14Sb29Te57和Ge22Sb22Te56的交替层对。

用于减小电阻偏离的另一种形式的组成不同质性，是通过组成渐变与组成分层的结合来实现的。更具体地讲，上述的组成渐变可以与上述的组成分层中的任意一种结合，从而形成稳定的大容量存储材料。使用这种结合的大容量存储材料例子有：（1）大容量存储材料包括Ge22Sb22Te56的一个分离的层，随后是Ge14Sb29Te57和Ge22Sb22Te56的渐变组成。（2）大容量存储材料包括Ge14Sb29Te57的一个分离的层和Ge14Sb29Te57与Ge22Sb22Te56的渐变组成。

参看图1，这里显示了本发明的电可擦存储器的结构部分的截面图，该存储器形成在一个单晶硅半导体晶片10上，该晶片是P型掺杂的，并且形成P型衬底，用于淀积图示结构中的其余元素。形成在P型衬底10上的是n+沟道12，可以采用已有技术中熟知的方法进行扩散掺杂。这些n+沟道在垂直于图面的方向贯穿基片，形成用于各个存储元件编址的x-y电极栅格中的一套电极，在该例中是y套。

在这个n+栅格结构的上端形成了一个厚约5000

的n型掺杂的结晶外延层14。使用已知的掩膜和掺杂技术，在n型外延层14中形成P型掺杂绝缘沟道16。如图1所示，这些P型掺杂绝缘沟道16一直延伸至P型衬底10，并且还延伸以致完全围绕、绝缘和限定着n型外延层14的孤岛18。在图2的顶视图中孤岛18显示得更加清楚，其中P型绝缘沟道形成了一个绝缘网格，限定并绝缘了n型外延材料的孤岛18。SiO2绝缘沟道可以用来代替P型掺杂沟道，使孤岛18绝缘。形成这种SiO2绝缘沟道的技术是该领域的技术人员所熟知的。热生长SiO2层随后形成在刚刚描述的结构上，并蚀刻形成孤岛18上的洞22。接着在洞22所限定的范围内形成P+材料的扩散区24，如图1所示。P+区与n型外延层之间的半导体结确定了p-n结二极管，与通过SiO2层20的洞22暴露出来的每个n型外延层区串联。

存储元件30淀积在P+区24上，分别与每个二极管26形成欧姆电串联接触。存储元件30具有由高耐蚀金属（例如钼）组成的电接触薄底层32，以前，在Ovonic EEPROM中，采用导电非晶碳单层作为扩散势垒层34和38，然而在现行发明的结构改变型存储元件中，这些非晶碳层已得到改变或替换。这种改变的结构包括用非晶硅单层替换非晶碳层，或者把薄硅层设置在非晶碳层和存储材料层36之间。耐蚀金属组成的上部电接触薄层40，由钼制成，导电扩散势垒层38由非晶碳、非晶硅或者非晶碳/非晶硅双重结构制成。接触层32、34、38和40形成与存储材料层36的良好电接触，层34和38还形成扩散势垒，用来抑制钼金属的扩散和/或其它外部接触栅格材料接触进入大容量硫族化物存储材料36。非晶硅层34和38与非晶碳结合使用时，其厚度相对来说薄，典型的在50至600

的范围，更具体地在100至400

。当层34和38单独作为非晶硅使用时，其厚度在400至2000

，取决于其电阻率。钼层32和40相对地厚，在约1000至2000

的范围内。

存储材料层36由多元素半导体材料形成，例如这里公开的硫族材料。层36可以采用下列方法淀积，例如溅射，蒸发或者化学汽相淀积（CVD），这可以由等离子技术来增强，例如RF辉光放电。本发明的硫族存储材料最优先采用的制造方法是RF溅射和蒸发。用于RF溅射和蒸发硫族层36的典型淀积参数分别列于表2和3中。

表2RF溅射淀积参数参数    典型范围基础压力 8×10-7-1×10-6乇溅射气体(Ar)压力    4-8m乇溅射功率    40-60瓦频率    13-14MHz淀积速度 0.5-1

/秒淀积时间    20-25分钟膜厚 750-1250

衬底温度    环境-300℃表3蒸发淀积参数参数    典型范围基础压力 1×10-6-5×10-6乇蒸发温度    450-600℃淀积速度 0.5-3.5

/秒淀积时间    3-20分钟膜厚 750-1250

衬底温度    环境-300℃对按照表3所列蒸发参数淀积的薄膜进行分析，所获得的实验数据表明，fcc相的费米能级位置已移动靠近价电子带的边缘（即fcc相表现为激活能为零ev的半金属）。应注意“作为淀积的”蒸发薄膜是非晶态的，随后进行退火以便获得Fcc晶格结构。与此相反，六角晶体结构（它是通过输入附加的电脉冲而实现的）的费米能级位置实际上已移向价电子带（即，该位置呈现“简并半导体”或金属的特性）。溅射淀积的薄膜与蒸发淀积的薄膜相比，它们之间存在的转换特性上的差别，其原因未完全了解。实验数据倾向于证明，由溅射薄膜中存在的氧产生的杂质导致了费米能级位置的差别。然而，值得注意的是氧存在于阴极靶材料中。它的存在是最近从分析上发现的。注意以下情况也是重要的，淀积在加热衬底上的蒸发薄膜呈现各向异性生长特性（见图10），其中依次淀积了硫族元素的定向层。无论这是否表明有特殊意义，但对电气应用来说仍需证实，然而，这类薄膜有希望用于热电学（由于测量这些组成具有高热功率，即比铋系统大4倍）或者特定的半导体和超导电性。

存储材料层36最好淀积为约200

至5000

的厚度，更好地是约400

至2500

，最好地是约250

至1250

。尽管对横向尺寸无实际限制，但半导体材料36的孔隙的横向尺寸或直径小于1至2微米上下。已经确定，高电导率材料的实际导电通路的直径显著地小于微米。因此孔隙直径可以小至平版印刷术分辨能力限制所能允许的程度，事实上，孔隙越小，电转换所需的能量越低。

在本发明优选实例中，选择孔隙直径使其与低阻通路直径一致，该低阻通路是当材料转换成低阻状态时形成的。因此，存储材料36的孔隙直径最好小1微米左右，以使大容量存储材料36限制在平版印刷可能的程度，使材料36能在各种电阻状态之间实际转换。这进一步减小了转换时间和开始检测到电阻的变化所需的电能。这里使用的术语“孔隙直径”指存储材料层36的横向截面尺寸，存储材料层36延伸于接触层之下，该接触区是与存储层36和下部的p+层、上部的导体42一起组成的，如图1所示。作为存储元件正常工作所必需的，存储元件30的孔隙区最好是热绝缘的和/或受控的，但与上部和下部电极的电接触除外。这进一步约束、限制和控制了来自孔隙转换体积的热传输和电阻转换所需的电能。在图1所示实例中这是通过氧化层20和39来实现的，这些层包围着存储元件30的横向外围。因此，为了减小设定的能量/电流/电压，应采用小至250

的孔隙直径。

对层32、34、36、38和40进行蚀刻，在其上形成氧化层39并对其蚀刻，使其在存储元件30的上方留出开孔。作为替换，存储元件可以采用两步蚀刻工艺形成，首先淀积层32和34，并在其顶部蚀刻，然后淀积其余层36、38、40并分别蚀刻成所需尺寸。在由层32、34、36、38和40形成的整个结构顶部淀积的是第二电极网格结构，这是由铝导体42形成的，它垂直于导体12的方向延伸，并完成对各个存储元件的x-y网格连接。覆盖在整个集成化结构上的是顶部封装层44，由适当的密封层如Si3N4或者塑性材料如聚酰胺组成，使结构密封防止能导致性能下降和恶化的水汽和其它外来元素进入。例如可采用低温等离子淀积工艺来淀积Si3N4密封层聚酰胺材料可根据已有技术旋转淀积并在淀积之后烘干，从而形成密封层44。

应该注意，传统的CMOS技术不能用来制造这类三维存储阵列，因为CMOS技术是把需要的半导体器件设置在单晶半导体片的整体中，因而只能用来制备单层器件。而且，（1）CMOS不能以足够小的足迹（实际元件尺寸）来有效地产生大的阵列，（2）由于存在于单一平面，CMOS不能沿Z方向内连接。因此，CMOS器件不能制备成具有复合式三维的互连引线，这是高级并行处理计算机所需要的。本发明的三维薄膜存储阵列，在另一方面来说既能进行传统的串行信息处理，也能进行并行信息处理。

并行处理以及多维存储阵列结构是快速完成复杂任务所必需的，例如图形识别，分类和联合学习等。并行处理的进一步使用及说明记载于美国专利申请No.594387，1990年10月5日提交的并已转让给本申请的受让人了，其公开的内容这里也引用参考。然而，对于如图1实例所示的集成化结构形成存储元件和隔离二极管的完全垂直地集成结构，因而减小了由每个存储元件和二极管的结合所占据衬底面积。这意味着基片上存储元件的密度基本上仅受限于制版术的分辨能力。

除了二极管27之外，图2的实例与图1相同，该二极管按肖特基势垒方式工作，设置在n层14与金属层29如硅化铂之间。在其它方面，图2中的存储单元/隔离元件的结构例按与图1相同的方式形成，相同的元件标以相同的参考标号。

如此形成的集成化结构是一个x-y存储矩阵，其连接如图3所示，其中，在水平x线42与垂直y线12之间，每个存储元件30与二极管26串接。当然，完成本发明的电可擦存储器的其它线路构型是可能的和可行的。一个具体的有用构型是一个三维多级阵列，其中一系列存储或控制元件的平面及其各自的隔离器件被相互层迭。每个存储元件的平面及其各自的隔离器件被相互层迭。每个存储元件的平面布置成一系列存储元件的行和列，从而可以进行x-y编址。这种平面的层迭除了可以提高存储密度，还可以进行附加的Z方向的内连接。这种布置特别适用于模拟真实智力型计算机的神经网络。

图4是对图1的存储单元实例的部分仿效的线路示意图。该线路包括一个x-y网格，其中，在x编址线42-与y编址线12的交叉点，每个存储元件30与一个隔离二极管26串联电连接，如图所示。编址线12和42按已有技术的方式与外部编址线路连接。存储元件的x-y矩阵与隔离元件的结合的目的在于，使得独立的存储元件中的每一个的读和写不受矩阵中邻近的或远离的存储元件中存储信息的干扰。

图5示出了一个单晶半导体衬底50的部分草图，衬底上形成了本发明的存储矩阵51。在同一衬底50上，还形成一个编址矩阵52，并通过集成电路连接线53与存储矩阵51适当地连接。编址矩阵52包括信号发生装置，用于确定和控制施加于存储矩阵51的设定和读出脉冲。当然，编址矩阵52可以和固体存储矩阵51同时集成化形成。

已有技术认为，具有相对高的转换速度和低的转换能量的半导体存储器，对于其大多数应用而言，每个存储元件需要至少一个晶体管和一个电容器。在集成电路形式中形成这种存储器，无论集成电路怎样布置，都需要至少三个与其它附加的复杂部分相连的连接区，这最少也要占用一定的衬底面积。本发明的电可擦存储器的集成电路构型中，每个存储元件仅需要两个连接区，并且它们可以按相互垂直的关系制造。此外，每个存储元件，要连接隔离二极管及其一对接触区，其自身完全是垂直集成化的，这样可以获得显著高的比特密度。事实上，本发明的存储器提供的比特密度大于可得到的，甚至大于固体动态随机存取存储器（DRAMs）的密度，DRAMs是易失的，因此它不具有本发明提供所得到的非易失性优点。由本发明所得到的比特密度的提高转换成制造成本上的相应降低，这是因为集成电路构型的每单位比特所占用晶片面积较小。这使得本发明的存储器不仅在电性能和存储能力方面，而且在成本方面，能在广泛地使用范围内与其它市售存储器竞争并超过之。与已有技术中由每个比特需要至少一个晶体管和电容器所形成的半导体存储器相比，本发明的集成电路构型，如图1所示，在采用相同的光刻分辨率的情况下，能在晶片上形成比已有的构型更高的比特密度。除了因更高的比特密度而提供的成本优点之外，元件之间更紧凑了，并导致长度、电容量和其它相关参数进一步减小，由此提高了性能。

通过使用本发明的新型半导体材料，实现费米能级位置的改变和相应的电导率的改变所需要的能量降低了几个数量级。并且，现在相信，即使是本发明所必需的微微焦耳能量，通过缩短电脉冲时间还能进一步降低。此外，材料厚度的减小，能进一步降低将存储元件设定在给定电阻值所需的脉冲能量。

以下的详细描述将说明从理解公开的该发现范围，推出其制造方法。由熔体生长的结晶体GeTe在室温具有菱形体畸变结构（88.2°而不是90°的NaCl（即面心立方））。这个结构在400℃以上改变为面心立方结构。菱形畸变的原因，以及特别是畸变与高电导P型GeTe中Ge空穴浓度之间的关系还不清楚。在这种菱形畸变结晶态，GeTe呈现金属电导率（≈103-104）（欧姆-厘米-1）。在薄膜形式，GeTe能以非晶相生长，在200℃左右结晶成面心立方结构。由于薄膜的微晶结构，在室温这种亚稳态的面心立方相是稳定的。然而，在约400℃以上的退火温度，面心立方结构依据Sb的含量改变为稳定的六角或菱形结构。

在Ge-Sb-Te三元系中，用Sb代替GeTe中的Ge其性能结果与纯GeTe结晶类似。在大块中，稳定的室温相是六角相，但是在高温相信它改变为面心立方相。退火时，非晶态的薄膜在200℃左右首先晶化成为面心立方相，但在高温退火时，它又改变为六角相。产生这种结构转变的温度依赖于薄膜的特定组成。非晶和结晶Ge-Sb-Te材料的薄膜电特性已经说明了。在非晶态，由光学吸收测量得知，光学带隙表现出对0至35原子%范围内的Sb浓度不敏感，测量是在0.7ev左右进行的。材料的电激活能由非晶GeTe系的0.4ev左右缓慢地下降到Ge22Sb22Te56系的0.35ev左右。

无论是什么组成的非晶薄膜经退火后均晶化为面心立方相。这些薄膜的电导率由非晶相的10-3（欧姆-厘米-1）左右提高到面心立方结晶相的1（欧姆-厘米-1）左右。这种转变发生大约180℃。这种面心立方晶格的费米能级位置是0.18ev左右，这大约是测量到的0.4ev左右的光学带隙的一半。在180℃左右至300℃左右的进一步退火，不能改变材料的电导率或光学传输。在1至50微米范围内测量的红外线吸收是可忽略不计的，这表明在面心立方结构中，自由电荷载流子的浓度相当低。在350℃的热退火导致进一步的相转变为六角结晶晶格结构。在这种晶格状态，电导率进一步提高到100（欧姆-厘米-1）左右，并出现强烈的自由载流子吸收，遵循已知的关系α＝Aλ2，这里α是吸收系数，λ是入射光波长，A是自由载流子数量的比例常数。根据我们的测量，在面心立方与六角态之间的相转变产生之后，材料的光学带隙不会显著变化。但是，测量到了反射率的强烈提高（≈25%）。

为了能循环使用本发明的新型存储元件，需要进行如下处理，初次使用之前向材料施加相当高的能量，将材料转变成第一结晶态。这种结晶态的费米能级位置为0.18ev左右的数量级，这与上述的面心立方结构的费米能级位置相同，结论是材料经历了从非晶到面心立方结晶晶格结构的相转变。并且，由于使用了附加的、较小的能量，费米能级位置降低了，这表明材料经历了进一步的晶相转变，成为上述的六角结晶晶格相。通过循环改变该材料晶粒的结晶结构，进入并通过不同费米能级位置的范围，建立了本发明的微晶半导体材料的稳定的结晶转变。

这种微晶半导体材料所显示的电导率的可逆变化至少出现在该材料的一种结晶相中。这种大约为两个数量级的电导率值的变化，密切对应于本发明电存储元件的电阻动态范围的差别，正如对大块材料的实验室测量那样。

为了使材料从结晶态如面心立方态向不同电阻态转变，需要使用较短的更高能的电脉冲。例如，30毫微秒的脉冲能使微晶硫族薄膜材料的六角结晶结构转变成面心立方结晶结构。通过测量退火前后的自由电荷密度，发现未发生明显的自由载流子吸收。这提示面心立方结构的结晶膜具有较低的热激发自由电荷（空穴）浓度，这不同于六角相的、可以认为是P型的、高度简并的半导体材料（因为费米能级已移动到邻近或全部进入价带）。

应该注意，本发明建立的电导率的动态范围（由费米能级位置决定的）的端点，不一定必须对应于面心立方与六角结晶结构之间的晶态的改变。相反，更明显的是这样的事实，材料永远不必回复到非晶结构，因此，电导率动态范围的端点可能起源于一个或多个结晶结构，并且由此能保持较低的能量输入和处于很高的速度。

如果考虑到自由电荷浓度的结晶晶格结构之间有某种程度上的脱节，这里存在一个机理，可用来提供对了解多种稳定中间态的存在有所帮助的信息。外部电场的存在会导致电荷偏离并由此使晶格变形，这是已知的。这两种反应是独立的。为了改变碲一锑母体中的空穴数量，必须移动锗和/或锑的原子。以下是可能的，施加外场时，变形的晶格的反应是打断某些键并产生附加的受主能能级（晶格中较高的空穴浓度），或者是在其局部区域简单移动非键合的未共享电子对和/或所说的未共享电子对相互影响，从而在带隙中产生或消失各种态。在任何情况下，最终结果不取决于材料以前的非晶态式结晶态。

通过实验，发明人已经展示出，下列因素如孔隙尺寸（直径、厚度和体积）、硫族组成、热制备（后期淀积退火），信号脉冲持续时间、存在于组成中的杂质如氧、晶粒尺寸和信号脉冲波形对电阻动态范围的幅度、所述动态范围的端点绝对电阻和将器件设定在这些电阻所需的电压均有影响。例如，相对厚的硫族薄膜（即4000

左右）将导致需要较高的设定电压（并由此在存储材料中产生较高的电流密度），而相对薄的硫族层（即250

左右）将导致需要较低的设定电压（和电流密度）。当然，在此之前已经说明了晶粒尺寸以及表面原子的数量与块内原子的数量之间的比例所具有的可能的显著意义。

本发明人推测，材料实际处于六方晶格结构的最末端，因此，非常低的能量输入能引起费米能级位置和电阻值的显著改变这一现象并不惊奇。并且，本发明人推测，从面心立方相到六方/菱形体相的改变，可以解释为由结晶移走少至2%的锗和/或锑原子，以此设法达到优选的组成比例（Te52Ge48是优选的二元组成）。由于每个原子的减少提供了具有一个额外空穴的晶格，这将使每立方厘米的自由电荷浓度提高到1021的数量级，这个值是不会被这种窄带隙材料中的热发生所掩盖的。这种自由电荷浓度的提高这里称为“自掺杂”或“自补偿”。值得额外注意的是，这些半导体组成的带隙可以通过与其它半导体材料如硅、硫或碳熔成合金来拓宽或进一步缩窄。此外，通过与其它半导体材料如硒熔成合金也可实现设定电流的降低。

图6是一个图示，其中由本发明的新型半导体材料形成的存储元件的电阻标在纵轴，施加的脉冲持续时间为25毫微秒的脉冲电压标在横轴。该图清楚地显示了、特别是在特定的半导体材料和器件结构和尺寸的情况下，可获得的电阻值的宽动态范围。这种特定器件图示的电阻动态范围大于一个数量级左右。图6的数据显示在输入脉冲小于3伏左右时，电阻值不变。当施加3伏脉冲时，器件电阻急剧下降至6×103欧姆左右，该值对应于动态范围的低阻端。根据施加的较高电压脉冲，从4伏至9伏，器件电阻线性增加至大约7×104欧姆，这对应于动态范围的高阻端。注意到该线性的电阻-电压曲线，以及无需复设定到“开始状态”即可沿该曲线两方向进行的显著能力。由于这种宽动态范围、曲线的线性和沿曲线两个方向移动的能力，使得该半导体材料能用于特征在于能直接重写、多级存储能力的存储器。

将存储元件在电阻的动态范围内，设定在期望的电阻数值所需的信号脉冲持续时间，将同样取决于前述的所有因素以及信号电压。典型的信号脉冲持续时间将小于250毫微秒左右，最好小于50毫微秒左右。应该强调，甚至不足25毫微秒的脉冲宽度也取决于所使用的半导体合金的厚度和组成以及孔隙的尺寸和形状。相信在不影响存储开关的运行的条件下，能显著地缩短脉冲持续时间。事实上，采用较小的能量输入，能最适当地提高元件的循环寿命。

需要时，能读出并调节给定存储元件的电阻的反馈电路，可以结合进入本发明的存储系统。例如，一个存储元件最初可能设定在期望的阻值上，经过一段时间后，元件的电阻会轻微地偏离原来设定的值。在这种情况下，反馈电路将计算和传输具有需要的电压和持续时间的更新信号脉冲给存储元件，将其带回预选定的阻值。而且，会存在这种情况，传输给存储元件的设定脉冲未将元件设定在期望的阻值上。在这种情况，反馈电路将向元件传输额外的信号脉冲，直到达到期望的水平。这一系列的设定/调节周期的总持续时间小于1000毫微秒左右，最好小于500毫微秒左右。

沿电阻-电压曲线的线性部分可逆向上和向下移动的能力不能过分强调。如图6中箭头所示，一个选定电压的信号脉冲，将把存储元件设定在期望的阻值上，而不管在先的设定条件如何。这种沿曲线可逆移动能力提供了在先存储数据的直接重写。这种直接重写的能力，对于已有技术中的MSM（a-Si）存储材料和相变是不可能的。这种可逆设定中间阻值的能力是显著的。大量的连续5伏脉冲达到了与8伏脉冲后随一个5伏脉冲的相同阻值，或者与4伏脉冲后随一个5伏脉冲的阻值相同。难怪对这种革命性材料的不平常运行的物理学解释是如此地困难。

电阻的动态范围还允许宽的灰度和多级模拟存储。通过把宽的动态范围分为一系列子范围或级别，来实现这种多级存储。这种模拟存储能力允许把二元信息的多个比特存储在单一存储单元内。这种多级存储是这样完成的，以模拟形式对二元信息的多个比特进行模拟，并把这种模拟信息存储在单一存储单元，因而，把电阻的动态范围分成3个或更多个模拟级别，每个存储单元将具有存储1和1/2或更多的比特的二进制信息的能力。

图7以表格形式显示;产生于典型的Te-Ge-Sb组成的电和光数据，该组成属于本发明的新系列半导体材料。该数据产生于通过溅射淀积并随后在空气中进行后期淀积热退火而制备的样品。如该数据所示，制备非晶相具有大约0.7ev的带隙，费米能级位置大约为0.37ev，光学反射率大约为35%。这种材料在非晶相时表现为本征窄带隙半导体。然而，非晶材料能转变成的两种结晶格晶相的电和光持性才有特殊意义。“制备的”具有相同组成的面心立方相具有大约0.4ev的带隙，费米能级位置为大约0.18ev，光反射率为48%，并表现为本征窄带隙半导体材料，并且，六方相样品具有的带隙与面心立方相相同，但有宽的费米能级位置的动态范围，根据热退火状态分布于0.0至0.18ev。六方相具有范围为48%左右至73%左右的光反射率，并表现为窄带隙、P型简并半导体材料。这种范围的费米能级位置以及导致的电（电导率/电阻）和光（反射率）特性的宽动态范围，便利能进行信息的灰度电和光存储。简并效应，即费米能级位置移至价带边缘是显著的。为了在窄带隙材料中测量这种效应，自由电荷浓度必须非常高，因为这种材料中通常热电荷发生，淹没了这种非本征效应。因而，这种高浓度空穴是本发明的最显著方面之一。

本发明的电存储器的转换调制所需能量比已有技术小得多。基于我们的了解，这并不惊奇。所有的已有材料都依赖于非晶至结晶相的转变，而本发明的材料依靠结晶至结晶相转变来工作或者工作于单晶，并且这些相转变导致电导率的提高。

本发明人推测该材料实际工作于六方晶格结构的最末端，因此对非常低的能量输入能引起费米能级位置和电阻值的显著改变并不惊奇。并且，本发明人推测，从面心立方相到六方/菱形体相的改变，可以解释为由结晶移走少至2%的锗和/或锑原子，以此设法达到优选的组成比例（Te52Ge48是优选的二元组成）。由于每个原子的减少提供了具有一个额外空穴的晶格，这将使每立方厘米的自由电荷浓度提高到1021的数量级，这个值是不会被这种窄带隙材料中的热发生所掩盖的。这种自由电荷浓度的提高，这里称为“自掺杂”或“自补偿”。值得额外注意的是，这些半导体组成的带隙可以通过合金化来拓宽或进一步缩窄。

已经观察到，薄膜存储材料中的氧含量控制了结晶尺寸，或者在控制结晶尺寸中起了显著作用。如上所述，结晶尺寸以及块内结晶中的原子数量与围绕该结晶的原子数量的相对比例，通常被认为依次控制半导体材料的费米能级位置（以及由此导致的非本征电导率）。此外，氧可以相当于杂质原子，它为本硫族组成提供很多增加的缺陷态，用来本征地改变电导率。这种电效应显示出与所有其它在先已知的硫族存储材料的效应显著不同。

如上指出的，图8是Ge-Te-Sb半导体合金系的三元相图。除了前面讨论过的信息之外，其中二元和三元相由方块（■）表示，该图还给出了有关其它合金分凝的信息。这些其它合金由三角（▲）、菱形（◆）和园点（●）表示，合金分凝或这些相，依赖于熔体快速固化，这由延伸的线（实线或虚线）表示。两种富Te熔体的起始组成由三元相图中的园点符号表示。通过快速固化，这些混合相分凝成元素Te加相B、C和D。

具有伪二元线右侧的组成的熔体，由菱形符号表示，由该熔体固化成的相由相图中的线表示。由相图中的三角表示的其它混合物固化成元素Ge和Sb并成为相A。组成靠近相A的所有熔体快速固化后都可找到相A，相图中三角符号表示的组成也是如此。组成与相A相同的熔体混合物，经快速固化后形成接近于纯的相A。只有这种相呈现这种特性。对用于本发明的改进的存储元件有特殊意义的合金是Ge22Sb22Te56，也可称之为Ge2Sb2Te5或2-2-5。这种2-2-5合金经快速固化，分凝成两种性质不同的相，其组成B（Ge26Sb18Te56）和C（Ge18Sb26Te56）表示在图8的相图中。另一种有特殊意义的合金是Ge14Sb29Te57（也可称为GeSb2Te4或1-2-4），其组成D位于GeTe-Sb2Te3伪二元线。如上所述，对于形成其组成渐变、分层或渐变/分层结合的大容量存储材料而言，该2-2-5和1-2-4合金具有特殊意义。

图9是数据曲线图，其数据取自本发明的改进存储元件的数据，特别描绘了稳定的设定电阻。存储元件的电阻标在纵轴，设定脉冲电压标在横轴。为了获得这种数据，通过输入脉冲电压，如横轴所示，将存储元件设定在所选阻值上。输入脉冲持续时间为30毫微秒，上升和下降时间为3毫微秒。在设定所选阻值之后，对元件的实际阻值读出1000次。十分之一的读出值标在3曲线上。用来产生图9的实验数据的存储元件的组成是渐变的。在该例中，大容量存储材料在上述1-2-4和2-2-5Ge-Sb-Te合金之间，是连续均匀渐变的。

仔细阅读图9，可以清楚地看到，本发明的存储元件所具有的设定电阻值，在所研究的期间里呈现小的电阻值偏离（超出预定的误差极限），如果有的话。在基本无偏离的情况下设定预选的电阻值的能力代表了一种基本特性，存储元件阻值的基本偏离（即超出允许的误差极限）将导致存储信息的损失。这里所引用的术语“上升时间”是指信号起始与达到峰值信号功率的时刻之间的时间间隔，在此期间信号功率连续增加。类似地，这里引用的术语“下降时间”是指峰值信号功率中止的时刻与信号最终停止之间的时间间隔，此期间信号功率连续下降。

图10显示了Ge-Sb-Te三元合金的原子结构以及Ge-Te二元合金的原子结构。三种三元合金中的两种是上述的1-2-4（图8的相图中的组成D）和2-2-5组成。第三种三元合金是Ge8Sb33Te59，也称为GeSb4Te7或1-4-7。这种1-4-7合金对应于图8的三元相图中的组成E。在这些合金的原子结构中，空心圆圈代表Ge原子，条纹圆圈代表Sb原子，点画圆圈代表Te原子。如图10所示，当在面心方法晶结构时，每个合金的原子构形由有序的原子循环层构成。fcc构形形成三种不同类型的层，它们在图10中标为A、B和C。B和C类型的层是三原子层，而A类型的层是7原子层。

作为基本存储材料以及用于本发明的元素改进型存储材料，图10所示的1-4-7和2-2-5合金是有意义的。过渡金属与Sb一起（如果存在的话）相当均匀地结合在Te-Ge-Sb整个方阵中并增强了电子/原子结构，由此减小了所需的转换电流和提高了数据保存的热稳定性，现在分析表明，Se在结构中代替了Te，但不清楚过渡金属的精确位置，由此看来过渡金属好象与硫族元素键合。

此外，如上所述，当把Ge-Sb-Te合金材料蒸发淀积在热衬底上时，材料淀积呈各向异性形式。亦即，当按这种方式淀积时，合金材料的结晶被定向，构成原子单元的层基本上平行于衬底表面排列。当然，这将导致电流流动的各向异性，但提供了布置材料中原子的长期可能性，以便在低阻方向使用设定和复原脉冲，从而达到更低的设定和复原电流、电压和/或能量。

图11a，11b和11c是三维曲线图，分别描绘了器件电阻（1千欧姆）与输入设定脉冲幅度（毫安）以及脉冲上升时间、脉冲下降时间或脉冲宽度（毫微秒）中的每一个的关系，图11a描绘了对应于不同的脉冲幅度，作为脉冲上升时间（如上所定义的）的函数的器件电阻，这里脉冲下降时间为毫微秒，脉冲宽度为27毫微秒加脉冲上升时间。图11b描绘了对应于不同的脉冲幅度，作为脉冲下降时间（如上所定义的）的函数的器件电阻，这里脉冲上升时间为3毫微秒，脉冲宽度为30毫微秒。图11c描绘了对应于不同的脉冲幅度，作为脉冲宽度的函数的器件电阻，这里脉冲上升和下降时间均为3毫微秒。

如从这些图可见的以及上述的那样，通过调节脉冲宽度、上升时间和下降时间，本存储元件的电特性（即电阻动态范围的幅度、电阻绝对端点、电阻-脉冲幅度曲线的梯度等，能适应于满足特定的电流/电压需要。应该注意，在已实验的脉冲宽度范围内，所有大于30毫微秒左右的宽度都给出基本相同的结果。这个事实与对脉冲上升和下降时间弱的依赖性结合起来，使得可以在宽度范围内拟定脉冲参数。

图12a和12b是数据曲线图，该数据分别是在不使用组成改变和使用组成改变来稳定设定电阻值的情况下，取自存储元件的数据。在这些图中，器件电阻标在纵轴，起始于存储元件的设定的时间标在横轴。图12a描绘的数据取自5种不同的存储元件，均是由单-Ge-Sb-Te合金形成的大容量存储材料制备的。这些存储元件被设定在预选的电阻，在不同的时间后，测量元件的电阻值。这些数据清楚地表明，这些存储元件（即未采用组成改变的）呈现较高的电阻值偏离。图12b描绘的数据取自12种不同存储元件，它们是由那些从第一Ge-Sb-Te合金（1-2-4）至第二Ge-Sb-Te合金（2-2-5）连续和均匀地组成渐变的大容量存储材料制备的，更具体地，1-2-4合金的第一独立的层是淀积的。在这个1-2-4层的上部，组成的均匀和连续改变贯穿于硫族材料的1000

的整个厚度，以便在厚度的另一表面处呈现2-2-5组成。注意这是通过使用其蒸发或其溅射靶容易地实现的。通过输入5至11伏的脉冲，把这些存储元件设定电阻值动态范围内预选阻值上。并且在经过不同时间后，测量存储元件的电阻值。图12b中的数据清楚地表明，包括采用组成改变的大容量存储材料的存储元件，与不采用组成改变的存储元件相比，呈现随时间实质上稳定的电阻值。本发明人还不能解释组成改变使设定阻值稳定的机理。该机理可能简单地归于随后淀积的材料生长成核的模型，或者“生长激增分布”，该机理也可能复杂至存储材料晶格结构的变形。无论机理如何，本发明的意义在于实现了组成改变，使存储材料的设定电阻得以稳定。

图13是数据曲线图，该数据取自存储元件，该元件具有的标称化学组成为（Te56Ge22Sb22）90Ni5Se5，在接触层无薄膜硅层。图13中，器件电阻标在纵轴，写入/擦掉循环次数标在横轴。元件的转换如下，使用持续40毫微秒的3伏、2毫安电流的脉冲来将元件设定在高阻值，使用持续400毫微秒的1.9伏、1毫安电流的脉冲将元件设定在低阻值。该图显示，在使用相对低的电流的转换脉冲时，在两个可检测的阻值之间的转换还算平稳，但写入/擦掉循环寿命仅为105写入/擦掉循环次数左右。

图14是数据曲线图，该数据取自大容量存储材料，该材料包括具有标称化学组成（Te56Ge22Sb22）90Ni5Se5，并有200

的薄膜非晶硅接触层，设置于大容量存储材料与非晶碳层之间。图14中器件电阻标在纵轴，写入/擦掉循环次数标在横轴。元件的转换如下，使用持续25毫微秒的4.2伏、1.5毫安电流的脉冲，将元件设定在高阻值，使用持续400毫微秒的2.0伏、0.5毫安电流的脉冲将元件设定在低阻值。该图显示，在使用明显低的电流的转换脉冲时，在两个可检测的阻值之间的转换是稳定的，写入/擦掉寿命至少为106循环次数左右。

比较使用和不使用结构改变的器件，证明具有硅接触层的器件在多个物理/电特性上得以改善。提高了转换稳定性，亦即，数据的噪声水平（即在给定的输入脉冲下，期望阻值与实际阻值之间的差别）显著地降低了。伴随着转换稳定性的提高，高阻与低阻值之间的绝对幅度地提高了。此外，由于附加了硅接触层，所需电流下降了25至50%。最后，结构改变的元件的循环寿命提高了至少一个数量级。

通过使用这里公开的独占的材料和器件结构，开发了一种电可擦的，可直接重写的存储元件，具有快的读出和写入速度，接近固体随机存储器（SRAM）器件的速度EEPROM的非易失和随机存取改编程序的能力，每兆存储字节的价格接近硬盘存储器。

本发明材料具有的自由电荷浓度调制能力的分支，将可能在半导体器件领域引起经济上的影响。如前面的背景技术部分所评述的那样，这里公开的电荷载流子调制代表了第5类电荷载流子调制，它代表了与已有技术的基本偏离。简单地说，本发明的材料即使在移去外场之后，费米能级位置、电导率和自由电荷浓度也保持固定。因此，建立新的系列半导体器件是可能的，其中可按三维或两维使用，并且该器件被预编程至预选的电阻率值。这两者，编程电压和/或电流显著地低，并且反应速度显著地快。这是因为本发明半导体材料具有由产生于一个或多个不同晶相的调制所引起的固有速度和能量能力。

注意，仔细阅读本说明书就会了解，我们能看到一般相关于孔隙直径的存储元件的性能趋势。当我们使用二元形式的器件，横跨晶片测试器件时，我们看到关和开电阻比例通常是提高，该晶片的孔隙直径从稍大于一微米到根本不开孔系统地分布。如果孔隙直径控制在例如一微米至小于二分之一微米的范围内，将存在改善我们的器件性能的机会。由于在我们的器件编程中重要的是体积因素，例如电流密度和能量密度，由孔隙直径减小产生的器件体积的减小，将导致灵敏度和速度的提高。

与Ovonic.EEPROM的编程相关的有一个阈值转换事件，因而，希望象其它阈值转换一样，Ovonic.EEPROM编程电压将显示对硫族合金薄膜厚度依赖性。事实上，在双向EEPROM，阈值转换电压起到从编程事件区分读出事件的作用，消除读拢动，并在数据读取时提供良好的操作范围。当施加电场低时，我们的器件显示线性电阻特性，然后随电场增强电阻逐渐下降，直到阈值电压。一旦超过阈值电压，器件呈现负电阻，转换到高电导的“动态中”状态。当撤走外电场时，器件返回非易失编程的电阻状态，在器件的“存储平衡时间”即动态中状态期间，其值取决于器件所经历的电流/能量分布。尽管阈值电压取决于器件电阻，但对于所有器件电阻，处于阈值电压时的器件电流却相对恒定。对厚度、阈值电压关系的线性逼近法，显示其比例因子小于1，它在具有相同标称厚度的器件中提供一个宽的操作范围。

当器件厚度减小时，器件的绝对电阻值将成比例地下降。然而，在相同厚度时，能希望接触电阻超过存储材料的较小的电阻值。对于通常用于我们的测试器件的非晶碳电极，这种接触电阻效应将显著小于较低电导率硅化物电极材料，例如硅化钯或硅化钨，它们更传统地用于晶片制造器件。如上所述，由于碳能防止相互扩散，它是最早选用的，然而，对于接触的使用来说，例如硅化钨，钨向硫族化物的扩散将提供附加的P轨道，从而增强了电转换，如这里所述。

可以了解到，这里所做公开是以详细实例说明的形式出现的，其目的在于详尽和完整地公开本发明，这样细节不会解释为对本发明的正确范围的限制，其定义在于后附的权利要求。