一种具有异质外延结型电子阻挡层的LED结构专利检索-异质结构物理专利检索查询-专利查询网

一种具有异质 外延结型 电子阻挡层的LED结构

阅读：1020发布：2020-05-27

专利汇可以提供一种具有异质外延结型电子阻挡层的LED结构专利检索，专利查询，专利分析的服务。并且本发明公开了一种具有异质外延结型电子阻挡层的LED结构，属于半导体光电子器件技术领域，包括衬底、GaN 缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层与p型GaN层，所述GaN缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层与p型GaN层依次生长在衬底上，所述电子阻挡层为异质外延的P-I-N结结构，所述异质外延的P-I-N结结构包括P型AlxGa1-xN层、I型AlyGa1-yN层与N型AlzGa1-zN层。本发明可以有效降低电子泄漏，提高空穴的注入效率，增加电子与空穴的辐射复合，提高LED的内量子效率和光的输出功率。，下面是一种具有异质外延结型电子阻挡层的LED结构专利的具体信息内容。

权利要求

1.一种具有异质外延结型电子阻挡层的LED结构，其特征在于：包括衬底(1)、GaN缓冲层(2)、未掺杂GaN层(3)、n型GaN层(4)、多量子阱发光层(5)、电子阻挡层(6)与p型GaN层(7)，所述GaN缓冲层(2)、未掺杂GaN层(3)、n型GaN层(4)、多量子阱发光层(5)、电子阻挡层(6)与p型GaN层(7)依次生长在衬底(1)上，所述电子阻挡层(6)为异质外延的P-I-N结结构，所述异质外延的P-I-N结结构自下而上依次包括P型AlxGa1-xN层(61)、I型AlyGa1-yN层(62)与N型AlzGa1-zN层(63)，所述P型AlxGa1-xN层(61)为第一势垒层，所述P型AlxGa1-xN层(61)位于多量子阱发光层(5)的上端，所述I型AlyGa1-yN层(62)为势阱层，所述I型AlyGa1-yN层(62)位于P型AlxGa1-xN层(61)的上端，所述N型AlzGa1-zN层(63)为第二势垒层，所述N型AlzGa1-zN层(63)位于I型AlyGa1-yN层(62)的上端。
2.根据权利要求1所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述多量子阱发光层(5)包括InGaN势阱与GaN势垒，所述InGaN势阱与GaN势垒交替设置，所述InGaN势阱与GaN势垒构成一个周期对，在同一周期对内，所述GaN势垒位于InGaN势阱的上端，所述多量子阱发光层(5)包括多个周期对。
3.根据权利要求2所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述多量子阱发光层(5)的结构中In组分为15％～20％，所述InGaN势阱的厚度为1～3nm，所述GaN势垒的厚度为10～16nm。
4.根据权利要求1所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述P型AlxGa1-xN层(61)、I型AlyGa1-yN层(62)和N型AlzGa1-zN层(63)构成了势垒-势阱-势垒的结型结构，其中，0.1≤x≤0.8、0≤y≤0.5、0.1≤z≤0.8且y≤x＝z。
5.根据权利要求4所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述P型AlxGa1-xN层(61)、I型AlyGa1-yN层(62)与N型AlzGa1-zN层(63)的厚度均小于20nm，所述P型AlxGa1-xN层(61)与N型AlzGa1-zN层(63)的掺杂浓度均大于3×1018cm-3，所述P型AlxGa1-xN层(61)与N型AlzGa1-zN层(63)的厚度相同，所述I型AlyGa1-yN层(62)的厚度大于P型AlxGa1-xN层(61)的厚度。
6.根据权利要求1所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述衬底(1)为蓝宝石纳米图形化衬底材料，所述衬底(1)的厚度为100μm。
7.根据权利要求1所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述GaN缓冲层(2)为低温外延的本征GaN材料，所述GaN缓冲层(2)的厚度为20～40nm。
8.根据权利要求1所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述未掺杂GaN层(3)为非掺杂本征GaN材料，所述未掺杂GaN层(3)的厚度为0.4～1.0um。
9.根据权利要求1所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述n型GaN层(4)为n型GaN材料，所述n型GaN层(4)的厚度为2～3um。
10.根据权利要求1所述的一种具有异质外延结型电子阻挡层的LED结构，其特征在于：
所述p型GaN层(7)为p型GaN材料，所述p型GaN层(7)的厚度为150～300nm。

说明书全文

一种具有异质 外延结型 电子阻挡层的LED结构

技术领域

[0001] 本发明涉及半导体光电子器件技术领域，具体涉及一种具有异质外延结型电子阻挡层的LED结构。

背景技术

[0002] 发光二极管LED具有光电转换效率高、使用寿命长、易于集成、驱动电压低等优点，被广泛应用于照明、显示屏、指示信号等各个领域。目前发达国家照明用电占总发电量的20％，发展中国家在10-15％，欠发达国家和地区在5％，具有替代白炽灯成为新一代照明光源的潜力。

[0003] 对于GaN基带隙半导体材料，其发光光谱涵盖了从深紫外到中红外的整个波段,这一优势使GaN材料比其他半导体材料在照明领域具有更大的发展潜力和更广阔的应用空间。

[0004] 虽然GaN基LED目前已经大规模产业化生产，但是仍然存在着发光效率低下的问题，这是因为GaN基材料本身存在自发极化效应和压电极化效应,极化效应产生的极化电场致使多量子阱结构的能带发生形变进而产生量子限制斯塔克效应，随着驱动电流增加,器件内部漏电流变得严重,导致内量子效率降低。

[0005] 传统的LED结构采用AlGaN电子阻挡层来降低器件的漏电流，而采用单一的AlGaN电子阻挡层对电子的阻挡能力不足，仍然会造成电子泄露，同时会降低空穴的注入效率，从而导致LED内量子效率和光输出效率不高。

发明内容

[0006] 本发明所要解决的技术问题在于：如何提高LED的内量子效率和光的输出功率，提供了一种具有异质外延结型电子阻挡层的LED结构。

[0007] 本发明是通过以下技术方案解决上述技术问题的，本发明包括衬底、GaN缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层与p型GaN层，所述GaN缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层与p型GaN层依次生长在衬底上，所述电子阻挡层为异质外延的P-I-N结结构，所述异质外延P-I-N结结构包括P型AlxGa1-xN层、I型AlyGa1-yN层与N型AlzGa1-zN层，所述P型AlxGa1-xN层为第一势垒层，所述P型AlxGa1-xN层位于多量子阱发光层的上端，所述I型AlyGa1-yN层为势阱层，所述I型AlyGa1-yN层位于P型AlxGa1-xN层的上端，所述N型AlzGa1-zN层为第二势垒层，所述N型AlzGa1-zN层位于I型AlyGa1-yN层的上端。

[0008] 优选的，所述多量子阱发光层包括InGaN势阱与GaN势垒，所述InGaN势阱与GaN势垒交替设置，所述InGaN势阱与GaN势垒构成一个周期对，在同一周期对内，所述GaN势垒位于InGaN势阱的上端，所述多量子阱发光层包括多个周期对。

[0009] 优选的，所述多量子阱发光层的结构中In组分为15％～20％，所述InGaN势阱的厚度为1～3nm，所述GaN势垒的厚度为10～16nm。

[0010] 优选的，所述P型AlxGa1-xN层、I型AlyGa1-yN层和N型AlzGa1-zN层构成了势垒-势阱-势垒的结型结构，其中，0.1≤x≤0.8、0≤y≤0.5、0.1≤z≤0.8且y≤x＝z。

[0011] 优选的，所述P型AlxGa1-xN层、I型AlyGa1-yN层与N型AlzGa1-zN层的厚度均小于20nm，所述P型AlxGa1-xN层与N型AlzGa1-zN层的掺杂浓度均大于3×1018cm-3，所述P型AlxGa1-xN层与N型AlzGa1-zN层的厚度相同，所述I型AlyGa1-yN层的厚度大于P型AlxGa1-xN层的厚度。

[0012] 优选的，所述衬底为蓝宝石纳米图形化衬底材料，所述衬底的厚度为100μm。

[0013] 优选的，所述GaN缓冲层为低温外延的本征GaN材料，所述GaN缓冲层的厚度为20～40nm。

[0014] 优选的，所述未掺杂GaN层为非掺杂本征GaN材料，所述未掺杂GaN层的厚度为0.2～0.8um。

[0015] 优选的，所述n型GaN层为n型GaN材料，所述n型GaN层的厚度为2～3um。

[0016] 优选的，所述p型GaN层为p型GaN材料，所述p型GaN层的厚度为150～300nm。

[0017] 本发明相比现有技术具有以下优点：该具有异质外延结型电子阻挡层的LED结构，通过设置的异质外延的P-I-N结式电子阻挡层，可降低电子阻挡层价带空穴势垒的高度，解决因极化导致的低空穴注入效率问题；同时进一步提高电子阻挡层势垒的高度，提高电子阻挡效率；异质结及P-I-N结，可形成沿外延方向有益的极化电场和结电场，能够抵消引入电子阻挡层造成的有害极化效应，提高空穴的注入效率。附图说明

[0018] 图1是本发明的结构示意图；

[0019] 图2是本发明与传统结构的出光功率比较图；

[0020] 图3是本发明与传统结构的发光强度比较图；

[0021] 图4是本发明与传统结构的空穴浓度分布图。

[0022] 图中：1、衬底；2、GaN缓冲层；3、未掺杂GaN层；4、n型GaN层；5、多量子阱发光层；6、电子阻挡层；61、P型AlxGa1-xN层；62、I型AlyGa1-yN层；63、N型AlzGa1-zN层；7、p型GaN层。

具体实施方式

[0023] 下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

[0024] 如图1所示，本实施例提供一种技术方案：一种具有异质外延结型电子阻挡层的LED结构，包括衬底1、GaN缓冲层2、未掺杂GaN层3、n型GaN层4、多量子阱发光层5、电子阻挡层6与p型GaN层7，所述GaN缓冲层2、未掺杂GaN层3、n型GaN层4、多量子阱发光层5、电子阻挡层6与p型GaN层7依次生长在衬底1上，所述电子阻挡层6为异质外延的P-I-N结结构，所述异质外延P-I-N结结构包括P型AlxGa1-xN层61、I型AlyGa1-yN层62与N型AlzGa1-zN层63，其中，0.1≤x≤0.8、0≤y≤0.5、0.1≤z≤0.8且y≤x＝z。

[0025] 所述多量子阱发光层5包括InGaN势阱与GaN势垒，所述InGaN势阱与GaN势垒交替设置，所述InGaN势阱与GaN势垒构成一个周期对，在同一周期对内，所述GaN势垒位于InGaN势阱的上端，所述多量子阱发光层5包括六个周期对。

[0026] 所述多量子阱发光层5的结构中In组分为15％～20％，所述InGaN势阱的厚度为2nm，所述GaN势垒的厚度为13nm。

[0027] 所述电子阻挡层6为势垒-势阱-势垒结型结构，所述P型AlxGa1-xN层61为第一势垒层，所述P型AlxGa1-xN层61位于多量子阱发光层5的上端，掺杂浓度大于3×1018cm-3，厚度为h1；所述I型AlyGa1-yN层62为势阱层，所述I型AlyGa1-yN层62位于P型AlxGa1-xN层61的上端，掺杂浓度小于3×1017cm-3，厚度为h2；所述N型AlzGa1-zN层63为第二势垒层，所述N型AlzGa1-zN层63位于I型AlyGa1-yN层62的上端，掺杂浓度大于3×1018cm-3，厚度为h3，其中，h1＝h3≤h2、h1+h2+h3＝20nm。

[0028] 所述衬底1为蓝宝石纳米图形化衬底材料，所述衬底1的厚度为100μm；所述GaN缓冲层2为低温外延的本征GaN材料，厚度为30nm；所述未掺杂GaN层3为非掺杂本征GaN材料，厚度为0.5um；所述n型GaN层4为n型GaN材料，厚度为2um，掺杂浓度5×1018cm-3；所述p型GaN17 -3
层7为p型GaN材料，厚度为200nm，掺杂浓度3×10 cm 。

[0029] 如图2所示，为本发明的出光功率与传统结构比较图，可以看出本发明相比传统结构能够有效地提高发光效率。

[0030] 如图3所示，为本发明的发光强度与传统结构比较图，可以看出本发明相比传统结构在5V 偏压下具有更高的发光强度。

[0031] 如图4所示，为本发明与传统结构的空穴浓度分布图，可以看出本发明提高LED发光效率的根本原因在于，本发明的外延结构提高了从P区注入空穴的效率。

[0032] 综上所述，本实施例的具有异质外延结型电子阻挡层的LED结构通过设置异质外延的P-I-N结式电子阻挡层，可降低电子阻挡层价带空穴势垒的高度，解决因极化导致的低空穴注入效率问题；同时进一步提高电子阻挡层势垒的高度，提高电子阻挡效率；异质结及P-I-N结，可形成沿外延方向有益的极化电场和结电场，能够抵消引入电子阻挡层造成的有害极化效应，提高空穴的注入效率。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

标题	发布/更新时间	阅读量
半导体异质结构及半导体器件	2020-05-12	614
异质薄膜结构的制备方法	2020-05-13	571
半导体异质结构及包括该半导体异质结构的发光二极管	2020-05-12	184
异质结构场效应晶体管	2020-05-11	29
半导体异质结构二极管	2020-05-11	757
半导体异质结构和包括该异质结构的光伏电池	2020-05-12	69
一种异质外延薄膜结构	2020-05-12	427
异质结构和制造方法	2020-05-12	280
具有混合型异质结构的图像传感器	2020-05-13	322
衬底材料和异质结构	2020-05-11	947

一种具有异质外延结型电子阻挡层的LED结构

一种具有异质外延结型电子阻挡层的LED结构

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：