一种抗单粒子效应的静态随机存储器单元专利检索-随机效应防辐射专利检索查询-专利查询网

一种抗单粒子效应的静态随机 存储器单元

阅读：796发布：2020-05-11

专利汇可以提供一种抗单粒子效应的静态随机存储器单元专利检索，专利查询，专利分析的服务。并且本发明公开了一种抗单粒子效应的静态随机存储器单元，其能够有效提高SRAM单元抗单粒子翻转的能力，明显提高SRAM的翻转阈值。该SRAM单元为十四管存储单元，包括两个存取NMOS管，两个分别由六个MOS管组成的反相器。与组成最基本的六管单元中的反相器不同，本发明的反相器结构由两个NMOS晶体管作为驱动晶体管，两个PMOS晶体管作为负载晶体管，一个由一个PMOS晶体管和一个NMOS晶体管组成的传输门调整电平。这种结构实现了存储单元的抗单粒子翻转，且结构相对简单，容易在抗辐射 SRAM芯片设计中实现。，下面是一种抗单粒子效应的静态随机存储器单元专利的具体信息内容。

权利要求

1.一种抗单粒子效应的静态随机存储器单元，其特征在于，包括第一反相器(INV1)、第二反相器(INV2)、第一NMOS传输门(613)、第二NMOS传输门(614)，其中：
第一反相器(INV1)的输出端(A)接第一NMOS传输门(613)，第二反相器(INV2)的输出端(B)接第二NMOS传输门(614)，第一NMOS传输门(613)的栅与第二NMOS传输门(614)的栅接WL，第一NMOS传输门(613)对应单元输出BL，第二NMOS传输门(614)对应单元输出DBL，第一反相器(INV1)的输出端(A)接第二反相器(INV2)的输入端，第二反相器(INV2)输出端(B)接第一反相器(INV1)的输入端。
2.根据权利要求1所述的抗单粒子效应的静态随机存储器单元，其特征在于，所述第一反相器(INV1)包括第一PMOS管(601)、第二PMOS管(602)、第二NMOS管(603)、第一NMOS管(604)、第一传输门PMOS(605)和第二传输门NMOS(606)，其中：
第一PMOS管(601)的源极接电源VDD，漏极接第二PMOS管(602)的源极；第二PMOS管(602)的漏极接A；第一NMOS管(604)的源极接地，漏极接第二NMOS管(603)的源极；第二NMOS管(603)的漏极接A；第二传输门NMOS(606)与第一传输门PMOS(605)的两端分别接第一PMOS(601)的漏极和第一NMOS(604)的漏极；第一PMOS管(601)、第二PMOS管(602)、第二NMOS管(603)、第一NMOS管(604)、第一传输门PMOS(605)和第二传输门NMOS(606)的栅都接第一反相器的输入。
3.根据权利要求1所述的抗单粒子效应的静态随机存储器单元，其特征在于，所述第二反相器包括第三PMOS管(607)、第四PMOS管(608)、第三NMOS管(610)、第四NMOS管(609)、第三传输门NMOS(612)和第四传输门PMOS(611)，其中：
第三PMOS管(607)的源极接电源VDD，漏极接第四PMOS管(608)的源极；第四PMOS管(608)的漏极接A；第三NMOS管(610)的源极接地，漏极接第四NMOS管(609)的源极；第四NMOS管(609)的漏极接A；第三传输门NMOS(612)与第四传输门PMOS(611)的两端分别接第一PMOS(607)的漏极和第一NMOS(610)的漏极；第三PMOS管(607)、第四PMOS管(608)、第三NMOS管(610)、第四NMOS管(609)、第三传输门NMOS(612)和第四传输门PMOS(611)的栅都接第二反相器的输入。
4.根据权利要求1所述的抗单粒子效应的静态随机存储器单元，其特征在于，所述第一PMOS管(601)、第二PMOS管(602)、第三PMOS管(607)和第四PMOS管(608)的尺寸相同。
5.根据权利要求1所述的抗单粒子效应的静态随机存储器单元，其特征在于，所述第二NMOS管(603)、第一NMOS管(604)、第三NMOS管(610)和第四NMOS管(609)的尺寸相同。
6.根据权利要求1所述的抗单粒子效应的静态随机存储器单元，其特征在于，所述第二传输门NMOS(606)、第三传输门NMOS(612)、第一传输门PMOS(605)和第四传输门PMOS(611)均使用工艺中的最小尺寸。
7.根据权利要求1所述的抗单粒子效应的静态随机存储器单元，其特征在于，该系统使用PD SOI工艺时，进一步采用体引出处理，将体与源极连接。

说明书全文

一种抗单粒子效应的静态随机存储器单元

技术领域

[0001] 本发明涉及静态随机存储器(SRAM)技术领域，更具体地，涉及一种具有抗单粒子翻转效应的CMOS SRAM单元。

背景技术

[0002] 按照数据存储方式，半导体存储器分为动态随机存取存储器(DRAM)，非挥发性存储器和静态随机存取存储器(SRAM)。SRAM能够以一种简单而且低功耗的方式实现快速的操作速度，因而建立起其独特的优势。而且，与DRAM相比，因为SRAM不需要周期性刷新存储的信息，所以设计和制造相对容易。

[0003] 通常，SRAM单元由两个驱动晶体管、两个负载器件和两个存取晶体管组成。根据所含负载器件的类型，SRAM本身又可以分为完全CMOSSRAM，高负载电阻(High Load Resistor)SRAM和薄膜晶体管(Thin FilmTransistor)SRAM。完全CMOS SRAM使用PMOS管作为负载器件，HLRSRAM使用高负载电阻作为负载器件，而TFT SRAM使用多晶硅TFT作为负载器件。

[0004] 一个传统的完全CMOS SRAM的电路在图1中示出。如图1所示，第一反相器INV1和第二反相器INV2构成锁存器，INV1和INV2分别受存取晶体管TA1和TA2有选择地驱动。

[0005] INV1包括第一负载PMOS管TP1和第一驱动NMOS管TN1，而INV2包括第二负载PMOS管TP2和第二驱动NMOS管TN2。其中，TP1和TP2的源极与电源VDD相连，TP1的漏极和TN1的漏极相连得到S1点，TP2的漏极和TN2的漏极相连得到S2点，TP1的栅极和TN1的栅极相连并连接到S1点，TP2的栅极和TN2的栅极相连并连接到S1点。第一存取NMOS管TA1的栅极与字线WL相连，它的源极与位线BL相连，而且它的漏极与S1点相连。与此类似，第二存取NMOS管TA2的栅极与字线相连，其源极与位线非(BitLineBar)DBL相连，而其漏极与S2点相连。此处，DBL传送的信号与BL反相。

[0006] 在如上所述的完全CMOS SRAM单元的操作中，如果字线WL为高电平，存取NMOS管TA1和TA2导通，因此，位线BL和位线非DBL的信号分别被传送到INV1和INV2，使数据的写入或者读出得以执行。

[0007] 在宇宙空间中，存在大量高能粒子，当它们入射到一个处于关闭状态的NMOS管中时，由于源漏之间的电压，会产生一个瞬态的电流，使得NMOS管相当于开态。在一个SRAM单元中，若本关闭的NMOS管处于了开态，会拉低输出端的电压，使得存储内容发生翻转。这就是单粒子翻转效应。

[0008] 单粒子翻转效应的存在，使得在空间环境工作下的SRAM电路变得非常不可靠，所以在空间环境下使用的SRAM电路必须进行辐射加固。

[0009] 常用的加固技术包括添加反馈电路，增加负载等。

发明内容

[0010] (一)要解决的技术问题

[0011] 有鉴于此，本发明的主要目的在于提供一种抗单粒子效应的静态随机存储器单元，以有效地抑制单粒子产生的瞬态电流及瞬态电流带来的关键节点电压变化，提高电路抗单粒子翻转的能力。

[0012] (二)技术方案

[0013] 为达到上述目的，本发明提供了一种抗单粒子效应的静态随机存储器单元，包括第一反相器INV1、第二反相器INV2、第一NMOS传输门613、第二NMOS传输门614，其中：第一反相器INV1的输出端A接第一NMOS传输门613，第二反相器INV2的输出端B接第二NMOS传输门614，第一NMOS传输门613的栅与第二NMOS传输门614的栅接WL，第一NMOS传输门613对应单元输出BL，第二NMOS传输门614对应单元输出DBL，第一反相器INV1的输出端A接第二反相器INV2的输入端，第二反相器INV2输出端B接第一反相器INV1的输入端。

[0014] 上述方案中，所述第一反相器INV1包括第一PMOS管601、第二PMOS管602、第二NMOS管603、第一NMOS管604、第一传输门PMOS605和第二传输门NMOS606，其中：第一PMOS管601的源极接电源VDD，漏极接第二PMOS管602的源极；第二PMOS管602的漏极接A；第一NMOS管604的源极接地，漏极接第二NMOS管603的源极；第二NMOS管603的漏极接A；第二传输门NMOS606与第一传输门PMOS605的两端分别接第一PMOS601的漏极和第一NMOS604的漏极；第一PMOS管601、第二PMOS管602、第二NMOS管603、第一NMOS管604、第一传输门PMOS605和第二传输门NMOS606的栅都接第一反相器的输入。

[0015] 上述方案中，所述第二反相器包括第三PMOS管607、第四PMOS管608、第三NMOS管610、第四NMOS管609、第三传输门NMOS612和第四传输门PMOS611，其中：第三PMOS管607的源极接电源VDD，漏极接第四PMOS管608的源极；第四PMOS管608的漏极接A；第三NMOS管610的源极接地，漏极接第四NMOS管609的源极；第四NMOS管609的漏极接A；第三传输门NMOS612与第四传输门PMOS611的两端分别接第一PMOS607的漏极和第一NMOS610的漏极；第三PMOS管607、第四PMOS管608、第三NMOS管610、第四NMOS管609、第三传输门NMOS612和第四传输门PMOS611的栅都接第二反相器的输入。

[0016] 上述方案中，所述第一PMOS管601、第二PMOS管602、第三PMOS管607和第四PMOS管608的尺寸相同。

[0017] 上述方案中，所述第二NMOS管603、第一NMOS管604、第三NMOS管610和第四NMOS管609的尺寸相同。

[0018] 上述方案中，所述第二传输门NMOS606、第三传输门NMOS612、第一传输门PMOS605和第四传输门PMOS611均使用工艺中的最小尺寸。

[0019] 上述方案中，该系统使用PD SOI工艺时，进一步采用体引出处理，将体与源极连接。

[0020] (三)有益效果

[0021] 本发明提供的这种抗单粒子效应的静态随机存储器单元，由两个串联的PMOS管替代负载PMOS管，两个串联的NMOS管替代驱动NMOS管，使用传输门连接两组串联MOS管的中间节点以调节电平，这种结构可以有效地抑制单粒子产生的瞬态电流及瞬态电流带来的关键节点电压变化，从而有效提高了电路抗单粒子翻转的能力。附图说明

[0022] 图1是传统的完全CMOS SRAM的电路连接图。

[0023] 图2是本发明提供的抗单粒子翻转的SRAM单元电路图。

具体实施方式

[0024] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

[0025] 如图2所示，图2是本发明提供的抗单粒子翻转的SRAM单元电路图，包括第一反相器INV1、第二反相器INV2、第一NMOS传输门613、第二NMOS传输门614，其中：第一反相器INV1的输出端A接第一NMOS传输门613，第二反相器INV2的输出端B接第二NMOS传输门614，第一NMOS传输门613的栅与第二NMOS传输门614的栅接WL，第一NMOS传输门613对应单元输出BL，第二NMOS传输门614对应单元输出DBL，第一反相器INV1的输出端A接第二反相器INV2的输入端，第二反相器INV2输出端B接第一反相器INV1的输入端。

[0026] 第一反相器INV1包括第一PMOS管601、第二PMOS管602、第二NMOS管603、第一NMOS管604、第一传输门PMOS605和第二传输门NMOS606，其中，第一PMOS管601的源极接电源VDD，漏极接第二PMOS管602的源极；第二PMOS管602的漏极接A；第一NMOS管604的源极接地，漏极接第二NMOS管603的源极；第二NMOS管603的漏极接A；第二传输门NMOS606与第一传输门PMOS605的两端分别接第一PMOS601的漏极和第一NMOS604的漏极；第一PMOS管601、第二PMOS管602、第二NMOS管603、第一NMOS管604、第一传输门PMOS605和第二传输门NMOS606的栅都接第一反相器的输入。

[0027] 第二反相器包括第三PMOS管607、第四PMOS管608、第三NMOS管610、第四NMOS管609、第三传输门NMOS612和第四传输门PMOS611，其中，第三PMOS管607的源极接电源VDD，漏极接第四PMOS管608的源极；第四PMOS管608的漏极接A；第三NMOS管610的源极接地，漏极接第四NMOS管609的源极；第四NMOS管609的漏极接A；第三传输门NMOS612与第四传输门PMOS611的两端分别接第一PMOS607的漏极和第一NMOS610的漏极；第三PMOS管607、第四PMOS管608、第三NMOS管610、第四NMOS管609、第三传输门NMOS612和第四传输门PMOS611的栅都接第二反相器的输入。

[0028] 第一PMOS管601、第二PMOS管602、第三PMOS管607和第四PMOS管608的尺寸相同。第二NMOS管603、第一NMOS管604、第三NMOS管610和第四NMOS管609的尺寸相同。第二传输门NMOS606、第三传输门NMOS612、第一传输门PMOS605和第四传输门PMOS611均使用工艺中的最小尺寸。

[0029] 该系统若使用PD SOI工艺，应做体引出处理，将体与源极连接。

[0030] 由于PMOS管相比NMOS管对单粒子效应不敏感，所以本发明使用NMOS管说明本发明原理。

[0031] 假设单元存储内容为“1”，即节点A为“1”，节点B为“0”；或者说，节点A为高电平，节点B为低电平。此时第二NMOS管603和第一NMOS管604的栅电压为低电平，MOS管处于关闭状态，第一PMOS管601和第二PMOS管602的栅电压为低电平，处于开态，则节点A为高电平。而因为第一传输门PMOS605的栅极也为低电平，其也处于开态，所以第二NMOS管603的源极也为高电平。

[0032] 当高能粒子轰击在第二NMOS管603时，由于第二NMOS管603源漏两端同为高电平，所以并不会影响节点A的电平，所以关键节点A的电压不会发生变化。

[0033] 当高能粒子轰击在第一NMOS管604时，第一NMOS管604源漏之间存在电压，所以会产生瞬态的电流，管子相当于开启状态。其漏端电压会迅速下降。但因为第二NMOS管603处于关闭状态，所以并不会影响到节点A的电平。又因为第一NMOS管604漏端通过第一传输门PMOS605和第一PMOS管601直接连接VDD，电源会迅速给受影响的节点充电，电路会恢复正常。

[0034] 通过软件模拟本发明与未加固的SRAM 6管单元在单粒子事件下的节点电压变化，本发明相对于未加固的SRAM 6管单元有明显的抗单粒子翻转的能力。同样工艺条件-1 2下，模拟不同能量粒子的轰击，未加固的SRAM6管单元在粒子LET值为60MeV·mg ·cm 时-1 2
发生翻转，而本发明在粒子LET值为150MeV·mg ·cm 时都未发生翻转。

[0035] 总之，本发明的电路相比传统6管单元的SRAM单元电路具有更好的抗单粒子翻转能力，提升了SRAM的可靠性。

[0036] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

标题	发布/更新时间	阅读量
磁阻效应元件和磁阻式随机存取存储器	2020-05-11	331
磁阻效应元件及磁性随机存取存储器	2020-05-11	295
磁致电阻效应元件和使用它的磁致电阻随机存取存储器	2020-05-13	543
磁阻效应器件、磁头、磁记录系统及磁随机存取存储器	2020-05-13	378
磁阻效应元件及磁性随机存取存储器	2020-05-11	484
磁阻效应元件和磁阻式随机存取存储器	2020-05-12	984
一种基于自旋霍尔效应的随机码生成器	2020-05-11	11
一种基于受激拉曼效应的随机光纤激光器	2020-05-12	967
一种提取带陷阱耦合效应的随机电报噪声信号的方法	2020-05-14	488
一种无电容耦合效应的真随机数发生器	2020-05-12	980

一种抗单粒子效应的静态随机存储器单元

一种抗单粒子效应的静态随机存储器单元

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：