首页 / 专利库 / 纳米技术 / 纳米技术 / 自下而上 / 替代金属栅极finFET器件上的自下而上金属栅极形成

替代金属栅极finFET器件上的自下而上金属栅极形成

阅读:612发布:2020-05-13

专利汇可以提供替代金属栅极finFET器件上的自下而上金属栅极形成专利检索,专利查询,专利分析的服务。并且描述了一种制造晶体管器件中的替代金属栅极的方法、鳍型 场效应晶体管 (finFET)、以及一种制造具有替代金属栅极的finFET器件的方法。该制造替代金属栅极的方法包括:在衬底(110)之上形成伪栅极结构(140),伪栅极结构(140)被绝缘层(120)包围;以及去除伪栅极结构(140)以在绝缘层(120)内暴露沟槽(121)。该方法还包括在绝缘层(120)之上和在沟槽(121)中保形地沉积 电介质 材料层(160)和 功函数 金属层(170),并且从绝缘层(120)的顶表面去除电介质材料层(160)和功函数金属层(170);使功函数金属层(170)凹陷到沟槽(121)的顶部下方;以及仅在功函数金属层(170)的暴露表面上选择性地形成 栅极金属 (190)。,下面是替代金属栅极finFET器件上的自下而上金属栅极形成专利的具体信息内容。

1.一种制造晶体管器件中的替代金属栅极的方法,所述方法包括:
在衬底之上形成伪栅极结构,所述伪栅极结构被绝缘层包围;
去除所述伪栅极结构以在所述绝缘层内暴露沟槽;
在所述绝缘层之上和所述沟槽中保形地沉积电介质材料层和功函数金属层,并且从所述绝缘层的顶表面去除所述电介质材料层和所述功函数金属层;
使所述功函数金属层凹陷到所述沟槽的顶部下方;以及
仅在所述功函数金属层的暴露表面上选择性地形成栅极金属
2.根据权利要求1所述的方法,其中形成所述伪栅极结构包括以比所述沟槽的深度小的深度在所述沟槽中的化物层之上沉积伪栅极。
3.根据权利要求1或2所述的方法,其中形成所述伪栅极结构还包括在所述伪栅极之上形成硬掩模以填充所述沟槽的深度。
4.根据前述权利要求中任一项所述的方法,进一步包括:在选择性地形成所述栅极金属之前,在所述功函数金属之上在所述沟槽中形成有机平面化层(OPL)。
5.根据权利要求4所述的方法,进一步包括蚀刻所述OPL以形成具有小于所述沟槽的深度的厚度的凹陷的OPL。
6.根据权利要求5所述的方法,进一步包括将所述功函数金属蚀刻到所述凹陷的OPL的深度。
7.根据权利要求4、5或6所述的方法,进一步包括在选择性地形成所述栅极金属之前剥离所述OPL。
8.根据前述权利要求中任一项所述的方法,进一步包括在所述栅极金属之上形成电介质盖以填充所述沟槽。
9.根据权利要求8所述的方法,进一步包括去除所述电介质盖并进行所述沟槽的金属填充。
10.根据权利要求9所述的方法,其中去除所述电介质盖并进行所述金属填充是在生长所述栅极金属而导致在所述沟槽的内壁内产生间隙时进行的。
11.一种finFET器件,包括:
根据权利要求1的方法制造的替代金属栅极;以及
其间夹着鳍沟道区域的源区和漏区,所述鳍沟道区域在与所述替代金属栅极的轴向垂直的轴向上延伸。
12.一种制造鳍型场效应晶体管(finFET)器件的方法,所述方法包括:
形成衬底;
在所述衬底之上形成连接源区和漏区的鳍;
在衬底之上形成伪栅极结构,所述伪栅极结构被绝缘层包围;
去除所述伪栅极结构以在所述绝缘层内暴露沟槽;
在所述绝缘层之上和所述沟槽中保形地沉积电介质材料层和功函数金属层,并且从所述绝缘层的顶表面去除所述电介质材料层和所述功函数金属层;
使所述功函数金属层凹陷到所述沟槽的顶部下方;以及
仅在所述功函数金属层的暴露表面上选择性地形成栅极金属。
13.根据权利要求12所述的方法,其中形成所述伪栅极结构包括以比所述沟槽的深度小的深度在所述沟槽中沉积伪栅极。
14.根据权利要求12或13所述的方法,其中形成所述伪栅极结构还包括在所述伪栅极之上形成硬掩模以填充所述沟槽的深度。
15.根据权利要求12、13或14所述的方法,进一步包括:在选择性地形成所述栅极金属之前,在所述功函数金属之上在所述沟槽中形成有机平面化层(OPL)。
16.根据权利要求15所述的方法,进一步包括蚀刻所述OPL以形成具有小于所述沟槽的深度的厚度的凹陷的OPL。
17.根据权利要求16所述的方法,进一步包括将所述功函数金属蚀刻到所述凹陷的OPL的深度,并且在选择性地形成所述栅极金属之前剥离所述OPL。
18.根据权利要求12至17中任一项所述的方法,进一步包括在所述栅极金属之上形成电介质盖以填充所述沟槽。
19.根据权利要求18所述的方法,进一步包括去除所述电介质盖并进行所述沟槽的金属填充。
20.根据权利要求19所述的方法,其中去除所述电介质盖并进行所述金属填充是在生长所述栅极金属而导致在所述沟槽的内壁内产生间隙时进行的。

说明书全文

替代金属栅极finFET器件上的自下而上金属栅极形成

技术领域

[0001] 本发明涉及金属栅极形成,更具体地,涉及替代金属栅极鳍型场效应晶体管(finFET)器件上的金属栅极形成。

背景技术

[0002] 一般而言,替代金属栅极(RMG)工艺架构是后栅极对先栅极架构。RMG finFET器件制造典型地包括首先形成伪栅极结构,接下来在分隔物(spacer)蚀刻和源漏外延合并之后去除该伪栅极结构以形成栅袋(gatepocket)。高介电常数(高k)层、功函数金属和栅极金属被填入栅袋,并且进行化学机械平面化(CMP)以使拓扑结构平面化。然后使栅极金属材料部分地凹陷并且通过镶嵌处理形成电介质盖。

发明内容

[0003] 根据本发明的一个实施例,一种制造晶体管器件中的替代金属栅极的方法包括:在衬底之上形成伪栅极结构,所述伪栅极结构被绝缘层包围;去除所述伪栅极结构以在所述绝缘层内暴露沟槽;在所述绝缘层之上和所述沟槽中保形地沉积电介质材料层和功函数金属层,并且从所述绝缘层的顶表面去除所述电介质材料层和所述功函数金属层;使所述功函数金属层凹陷到所述沟槽的顶部下方;以及仅在所述功函数金属层的暴露表面上选择性地形成栅极金属。
[0004] 根据另一实施例,一种制造鳍型场效应晶体管(finFET)器件的方法包括:形成衬底;在所述衬底之上形成连接源区和漏区的鳍;在衬底之上形成伪栅极结构,所述伪栅极结构被绝缘层包围;去除所述伪栅极结构以在所述绝缘层内暴露沟槽;在所述绝缘层之上和所述沟槽中保形地沉积电介质材料层和功函数金属层,并且从所述绝缘层的顶表面去除所述电介质材料层和所述功函数金属层;使所述功函数金属层凹陷到所述沟槽的顶部下方;以及仅在所述功函数金属层的暴露表面上选择性地形成栅极金属。
[0005] 附加特征和优点通过本发明的技术来实现。本发明的其它实施例和方面在本文中进行详细地描述并且被视为所要求保护的发明的一部分。为了更好地理解本发明及其优点和特征,请参考说明书附图

附图说明

[0006] 被视为本发明的主题在说明书结束处的权利要求中被特别指出并且被明确地要求保护。通过结合附图进行的下面的详细描述,本发明的上述和其它特征和优点将变得显而易见,其中:
[0007] 图1是根据本发明的实施例制造的finFET器件的自顶向下视图;
[0008] 图2是根据本发明的实施例的示例性finFET器件的形成中的一阶段的横截面图;
[0009] 图3是根据本发明的实施例的另一示例性finFET器件的形成中的该阶段的横截面图;
[0010] 图4是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图;
[0011] 图5是根据本发明的另一实施例的另一示例性finFET器件的形成中的该阶段的横截面图;
[0012] 图6是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图;
[0013] 图7是根据本发明的另一实施例的另一示例性finFET器件的形成中的该阶段的横截面图;
[0014] 图8是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图;
[0015] 图9是根据本发明的另一实施例的另一示例性finFET器件的形成中的该阶段的横截面图;
[0016] 图10是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图;
[0017] 图11是根据本发明的另一实施例的另一示例性finFET器件的形成中的该阶段的横截面图;
[0018] 图12是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图;
[0019] 图13是根据本发明的另一实施例的另一示例性finFET器件的形成中的该阶段的横截面图;
[0020] 图14是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图;
[0021] 图15是根据本发明的另一实施例的另一示例性finFET器件的形成中的该阶段的横截面图;
[0022] 图16是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图;
[0023] 图17是根据本发明的另一实施例的另一示例性finFET器件的形成中的该阶段的横截面图;以及
[0024] 图18是根据本发明的实施例的示例性finFET器件的形成中的另一阶段的横截面图。

具体实施方式

[0025] 如上所述,RMG finFET器件的制造中的部分涉及到在金属栅极中形成部分凹陷以用于电介质盖的形成。从所需要的反应离子蚀刻(RIE)的度来看,该栅极金属的部分凹陷可能存在挑战。此外,常规的栅极金属填充技术可能导致在栅极金属层内出现缝隙或空洞。在此详述的RMGfinFET器件和制造该器件的方法的实施例包括通过选择性金属生长的自下而上的形成。
[0026] 图1是根据本发明的实施例制造的finFET器件100的自顶向下视图。源极与栅极之间的导通沟道被包裹在鳍125中,并且finFET是众所周知的。本文中的描述着重于栅极区域101的制造的差异。例如包括诸如化硅或氮化硅的电介质材料的层间电介质(ILD)120形成沟槽,该沟槽中形成有栅极区域101。在示例性finFET器件100中,例如两个被包裹在硅中的鳍125被示出具有源侧102和漏侧103。在备选实施例中,可以形成一个或其它数量的鳍125。栅极区域101被示出在图1的自顶向下视图中。一般而言,在两个当前使用的方法中以及根据本发明的实施例,栅极区域101通过去除伪栅极140(图2)以及使用栅极金属190(图
14、15)替代伪栅极140而形成。如下面参考图2至18进一步详述地,本发明的实施例涉及通过栅极金属190的生长而自下而上形成替代栅极101。针对该处理的每个阶段而示出两个图以示例出两个不同的栅极宽度。后续图中所示的阶段是如A-A所指示的跨栅极的横截面图。
[0027] 由A-A和B-B指示的横截面都在图1中被详细描述。由A-A指示的横截面通过鳍125。该横截面结构104包括衬底110,该衬底110上方具有代表鳍125的硅层130。ILD 120形成沟槽,该沟槽中形成有栅极区域101。由B-B指示的横截面图通过栅极区域101。该横截面结构
105包括衬底110,该衬底110具有在其上方形成的ILD 120,该ILD 120也包括沟槽,该沟槽中形成有栅极区域101。下面进一步详细地描述栅极区域101及其形成。如上所述,图2至18示出A-A处的横截面图。
[0028] 图2是根据本发明的实施例的示例性finFET器件的形成中的阶段200-1的横截面图。图3是根据本发明的实施例的另一示例性finFET器件的形成中的阶段200-2的横截面图。图3示出的阶段200-2中的沟槽121比图2示出的沟槽121宽。在图2和3示出的阶段200-1和200-2两者中,指示鳍125的硅层130分别被示出为形成在衬底110上。在鳍125(硅层130)上方,在ILD 120中形成沟槽121。硅层130可以代表图1所示的鳍125的外延合并。多晶硅或无定形硅的伪栅极140被示出为在ILD 120的沟槽121中位于栅极硬掩模150的下方。可以为与ILD 120相同的材料或不同氧化物的氧化物层145位于伪栅极140的下方。如图2和3所示,栅极硬掩模155位于伪栅极140的上方。根据蚀刻,与栅极硬掩模155相同的材料或不同的材料可以充当在伪栅极140与ILD 120之间的侧壁分隔物150。栅极硬掩模155的材料可以是氮化硅(SiN)。为了解释本文中的实施例,图2和3所示的阶段200-1和200-2被视为finFET器件100的形成中的初始阶段,因为阶段200-1和200-2之前的阶段与现有的finFET器件形成方法中的对应阶段相同。
[0029] 图4是根据本发明的实施例的示例性finFET器件的形成中的另一阶段300-1的横截面图。图5是根据本发明的另一实施例的另一示例性finFET器件的形成中的阶段300-2的横截面图。如图4和5所指示,氧化物层145、伪栅极140和栅极硬掩模155被去除(pull)而达到阶段300-1和300-2。具体而言,首先进行干法蚀刻以回蚀硬掩模155(可能也对侧壁分隔物150产生一些影响)。然后,进行湿法蚀刻以蚀刻伪栅极140和氧化物层145。如图4和5所示,可能因干法蚀刻工艺而稍微缩短的侧壁分隔物150被保留。
[0030] 图6是根据本发明的实施例的示例性finFET器件的形成中的另一阶段400-1的横截面图。图7是根据本发明的另一实施例的另一示例性finFET器件的形成中的阶段400-2的横截面图。如图6和7所指示,高介电常数(高k)电介质层160和功函数金属170保形地沿着栅极硬掩模150以及在硅层130的表面上沉积。在进行毯覆式保形沉积之后,进行CMP向下直至ILD 120。用于电介质层160的示例性材料包括氧化铪(HfO2)、氧化(Al2O3)、硅酸铪(HfSiOx)、二氧化锆(ZrO2)或锆酸铪(HfZrOx)。功函数金属170例如可以是氮化钽(TaN)、氮化(TiN)、化钛铝(TiAlC)或TiC。
[0031] 图8是根据本发明的实施例的示例性finFET器件的形成中的另一阶段500-1的横截面图。图9是根据本发明的另一实施例的另一示例性finFET器件的形成中的阶段500-2的横截面图。沉积有机平面化层(OPL)180并且将其回蚀到沟槽121的顶部下方,如图8和9所示,以便在被功函数金属170覆盖的沟槽中使OPL 180凹陷。OPL 180是用于减缓形貌的类似光致抗蚀剂的材料。有机电介质层(ODL)可以被用作OPL 180。图10是根据本发明的实施例的示例性finFET器件的形成中的另一阶段600-1的横截面图。图11是根据本发明的另一实施例的另一示例性finFET器件的形成中的阶段600-2的横截面图。功函数金属170被蚀刻以被局部凹陷到凹陷的OPL 180的平面。图12是根据本发明的实施例的示例性finFET器件的形成中的另一阶段700-1的横截面图。图13是根据本发明的另一实施例的另一示例性finFET器件的形成中的阶段700-2的横截面图。OPL 180被剥离,使凹陷的功函数金属170被暴露。可以使用例如包括二氧化碳的气体剥离OPL 180。
[0032] 图14是根据本发明的实施例的示例性finFET器件的形成中的另一阶段800-1的横截面图。图15是根据本发明的另一实施例的另一示例性finFET器件的形成中的阶段800-2的横截面图。通过在功函数金属170表面上的选择性金属生长,生长栅极金属190。图14和15示例出本文中描述的实施例与用于形成替代栅极的当前工艺相比的关键区别。通过选择性金属生长而生长栅极金属190,从而根据实施例而不需要沉积和通过RIE的蚀刻。也就是说,功函数金属170充当生长栅极金属190所必需的种子层,从而使栅极金属190仅在功函数金属170的表面上生长。由此,因为在阶段600-1和600-2使功函数金属170凹陷,所以栅极金属190也可以无需任何蚀刻而生长成凹陷的。栅极金属190可以是例如钨(W)、铝(Al)、钴(Co)、磷(P)或(B)。栅极金属190也可以是例如掺杂有Co的W、P或B。如阶段800-1和800-2的比较所指示,当沟槽121充分窄(如在阶段800-1中)时,栅极金属190的生长将导致连续填充。也就是说,图14所示的横截面图中的沟槽121的两侧处的栅极金属190的生长将充分靠近而形成所示的连续的栅极金属190层。与之相反,图15所示的横截面图中的沟槽121的两侧处的栅极金属190的生长将被充分隔开以使得将产生间隙191。
[0033] 图16是根据本发明的实施例的示例性finFET器件的形成中的另一阶段900-1的横截面图。图17是根据本发明的另一实施例的另一示例性finFET器件的形成中的阶段900-2的横截面图。在镶嵌工艺中,在栅极金属190之上形成电介质盖195。电介质盖195可以是氮化硅(SiN)材料。该SiN材料可以在低于500摄氏度的温度下形成。如图17所示,电介质盖195也填充间隙191。如上所述,在图14和16所示的实施例中不存在这样的间隙191,从而在连续栅极金属190层上方形成电介质盖195。图18是根据本发明的实施例的示例性finFET器件100的形成中的另一阶段1000的横截面图。该阶段1000适用于具有相对较宽的栅极101(以及,由此具有间隙191)的finFET器件。如所示,去除电介质盖195并进行钨(W)197再填充。该W 197填充提供无法通过间隙191来实现的必要的栅极导电性
[0034] 上面详细描述的工艺不仅解决了与获得凹陷的栅极金属有关的挑战,也防止了栅极金属区域中出现空隙。也就是说,常规的栅极金属填充技术容易在栅极金属填充时形成缝隙或空洞。根据上述选择性生长(以及根据某些实施例的W填充),获得没有任何缝隙或空洞的连续栅极金属层。
[0035] 在本文中使用的术语仅仅是为了描述特定的实施例而并非旨在限制本发明。如在本文中所使用的,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文中另外明确指出。还将理解,当在本说明书中使用时,术语“包括”和/或“包含”规定存在所声明的特征、整体、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
[0036] 下面的权利要求中的所有装置或步骤加功能要素的对应结构、材料、动作和等价物旨在包括用于与具体要求保护的其他要求保护的要素组合地执行功能的任何结构、材料或动作。本发明的描述是为了示例和描述的目的而给出的,并非旨在以所公开的形式穷举或限制本发明。在不偏离本发明的范围和精神的情况下,多种变型和变更对于本领域的普通技术人员而言是显而易见的。为了最好地解释本发明的原理和实际应用,并且为了使本领域的其他普通技术人员能够理解本发明的各种实施例及其适于所预期的特定用途的各种变型,选择和描述了实施例。
[0037] 本文中描述的流程图仅仅是一个例子。在不偏离本发明的精神的情况下,可以存在对该图或其中描述的步骤(或操作)的许多变型。例如,所述步骤可以以不同的顺序进行,或者可以添加、删除或修改这些步骤。所有这些变型都被视为所要求保护的发明的一部分。
[0038] 尽管已经描述了本发明的优选实施例,但是将理解,在现在以及将来,本领域的技术人员可以做出落入后附权利要求的范围内的各种改进和增强。这些权利要求应当被解释为维持对首先描述的本发明的适当保护。
[0039] 本发明的各种实施例的描述是为了示例的目的而给出的,并非旨在穷举或限制所公开的实施例。在不偏离所描述的实施例的范围和精神的情况下,多种变型和变更对于本技术领域的普通技术人员而言是显而易见的。本文中所使用的术语被选择以最好地解释实施例的原理、实际应用或对在市场中所发现的技术的技术改进,或者使本领域的其他普通技术人员能够理解本文中所公开的实施例。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈