技术领域
本发明涉及一种薄膜晶体管及其沟道层(channel layer)的制造方法, 且特别涉及一种低温多晶硅薄膜(low temperature poly-silicon,简称为 LTPS)晶体管及其沟道层的制造方法。
背景技术
在一般元件中,都需配置
开关以驱动元件的运作。以主动式驱动的 显示元件为例,其通常是以
薄膜晶体管(Thin Film Transistor,TFT)作为驱 动开关。而薄膜晶体管又可依沟道区的材质分为非晶硅(amorphous silicon,简称a-Si)薄膜晶体管以及
多晶硅(poly-silicon)薄膜晶体管,由于 多晶硅薄膜晶体管相较于非晶硅薄膜晶体管其消耗功率小且
电子迁移率 大,因此逐渐受到市场的重视。
早期的多晶硅薄膜晶体管的工艺
温度高达摄氏1000度,因此
基板材 质的选择受到大幅的限制。不过,近来由于激光技术的发展,工艺温度 可降至摄氏600度以下,而利用此种工艺所形成的多晶硅薄膜晶体管又 被称为低温多晶硅薄膜晶体管。
在低温多晶硅薄膜晶体管中,多晶硅薄膜的形成方法是先在基板上 形成非晶硅薄膜,之后使非晶硅薄膜熔融(Melting)后再结晶 (Re-crystallization)成为多晶硅薄膜。图1A及图1B是现有低温多晶硅 薄膜的制造流程的剖面示意图。一般常用的激光
退火工艺为准分子激光 退火(Excimer Laser Annealing,简称为ELA)工艺。请参照图1A,在 基板100上形成非晶硅薄膜102之后,再通过准分子激光光束106进行 激光退火(Laser Annealing)工艺,以将非晶硅薄膜102熔融,从而使硅 分子再结晶成为多晶硅薄膜102a,如图1B所示。
然而,由于ELA工艺所形成的多晶硅薄膜102a的晶粒尺寸过小, 且尺寸均匀性(uniformity)不佳,因此多晶硅薄膜102a中存在有许多晶粒 边界(grain boundary),以致于电子在多晶硅薄膜102a的沟道区中的迁移 率仅约100~200cm2/V·sec,因而对薄膜晶体管的效能造成相当大的影 响。
为解决上述问题,已知提出另一种称为连续侧向
固化(Sequential Lateral Solidification,简称为SLS)的激光退火工艺。图2A至图2B所 示为现有另一种低温多晶硅薄膜的制造流程剖面示意图。
请参照图2A,SLS工艺利用光掩模104来限定非晶硅薄膜102被激 光光束106照射到的范围,以熔融部分区域内的非晶硅薄膜102,即区域 110内的非晶硅薄膜102。在某些SLS工艺中,光掩模104由机台控制而 做平移动作,以使激光光束透过光掩模104上的孔洞108而照射到区域 110内所有的非晶硅薄膜102。
请参照图2B,在经过一段时间之后,被熔融的非晶硅薄膜102(也 就是区域110内的非晶硅薄膜102)将以未熔融的非晶硅薄膜102为晶核 而侧向成长,进而在区域110内形成多晶硅薄膜202a。
由图2B可知,SLS工艺可形成晶粒尺寸较大的多晶硅薄膜202a。换 言之,以SLS工艺所形成的多晶硅薄膜202a中的晶粒界面较少,因此 SLS工艺与传统的ELA工艺相比,SLS工艺不但可提高电子在多晶硅薄 膜中的迁移率,进而提高薄膜晶体管的效能,更可使得多晶硅薄膜的晶 向(grain orientation)较为一致。
然而,由于SLS工艺所使用的仪器设备较为昂贵,且其比传统ELA 工艺多使用一道特殊光掩模,因此整体晶体管在制造上的成本相当高。 此外,SLS工艺仍无法减少形成多晶硅薄膜所需的工时。
发明内容
因此,本发明的目的是提供一种低温多晶硅薄膜晶体管,其沟道层 中的晶粒具有较佳的尺寸均匀性,且晶粒界面也较少,使得此晶体管具 有较佳的元件特性。
本发明的另一目的是提供一种低温多晶硅薄膜晶体管的沟道层的制 造方法,可以控制晶体管的沟道区中的晶粒大小及其晶向,进而提高电 子在其中的迁移率。此外,此制造方法所使用的制造设备可与现有制造 设备相容,进而节省制造成本。
为此,根据本发明的一个方面,提供一种低温多晶硅薄膜晶体管, 其适于配置在一基板上,该低温多晶硅薄膜晶体管包括:一顶盖层,其 配置于该基板上方,其中该顶盖层与该基板之间具有一间隙区,该间隙 区所具有的热传导系数低于该基板的热传导系数;一多晶硅薄膜,其配 置于该顶盖层上,且该多晶硅薄膜包括一沟道区以及一位于该沟道区两 侧的源极区和漏极区,其中该沟道区位于该间隙区上方;一栅介电层, 其配置于该多晶硅薄膜上;以及一栅极,其配置于与该多晶硅薄膜的该 沟道区对应的栅介电层上;其中,该栅极的宽度小于该沟道区内的晶粒 的尺寸。
本发明的低温多晶硅薄膜晶体管适于配置在基板上。此低温多晶硅 薄膜晶体管主要由顶盖层、多晶硅薄膜以及栅极所构成。其中顶盖层配 置在基板上方,且其与基板间具有一间隙区。多晶硅薄膜配置在顶盖层 上,并可区分为沟道区以及位于沟道区两侧的源极区和漏极区。其中沟 道区位于间隙区的上方,且沟道区内的多晶硅薄膜即为晶体管的沟道层。 而栅极则配置在沟道区的上方。
依照本发明的
实施例所述,此低温多晶硅薄膜晶体管还包括配置在 基板上的
缓冲层,其位于顶盖层与基板之间,用以阻挡基板中的杂质在 工艺中发生非预期的扩散,进而影响元件的效能。而在本实施例中,间 隙区例如位于顶盖层与缓冲层之间,且间隙区所具有的热传导系数低于 缓冲层及基板的热传导系数。
依照本发明的实施例所述,沟道区内的多晶硅薄膜的晶粒例如大于 源极区和漏极区内的多晶硅薄膜的晶粒,因而使晶体管具有较高的驱动
电流以及较低的
漏电流。此外,由于沟道区内的晶粒尺寸较大,因此其 中之晶粒界面的数量也少于源极区和漏极区内的晶粒界面的数量,所以 电子可在沟道区内受
电场移动却不易被晶粒界面散射,故具有较佳的电 子迁移率。而栅极的宽度较佳的是小于沟道区内的晶粒的尺寸。此外, 在另一实施例中,此栅极例如是具有两个平行排列的栅极的双栅极结构, 更可减少电子直接受到沟道中央的唯一晶粒界面的影响,从而明显提升 晶体管的效能。
依照本发明的实施例所述,此低温多晶硅薄膜晶体管还包括介电层、 源极
接触孔和漏极接触孔以及源极导体层和漏极导体层。其中,介电层 配置于多晶硅薄膜上并
覆盖住栅极。源极接触孔和漏极接触孔皆配置在 介电层以及栅介电层中,并与源极区和漏极区电性接触。而源极导体层 和漏极导体层则配置在介电层上,并填入源极接触孔和漏极接触孔而与 源极区和漏极区电连接。
本发明还提出一种低温多晶硅薄膜晶体管的沟道层的制造方法,此 方法先在基板上方形成牺牲层,再于牺牲层上依序形成顶盖层以及非晶 硅薄膜。接着再移除牺牲层,而于基板与顶盖层之间形成间隙区。之后 再使非晶硅薄膜熔融后再结晶,以于间隙区上方的顶盖层上形成多晶硅 沟道层,其中,该低温多晶硅薄膜晶体管的栅极的宽度小于该沟道层内 的晶粒的尺寸。
依照本发明的实施例所述,此方法还包括在形成牺牲层之前,先在 基板上形成缓冲层,用以阻挡基板中的杂质在工艺中发生非预期的扩散。 然后再将牺牲层形成于缓冲层上。
依照本发明的实施例所述,移除牺牲层的方法例如是进行湿式蚀刻 工艺,其例如将已形成的结构浸泡于蚀刻液中。而在此步骤中,牺牲层 的被蚀刻速率大于其他膜层的被蚀刻速率。
依照本发明的实施例所述,使非晶硅薄膜熔融后再结晶而形成多晶 硅沟道层的步骤包括先以准分子激光照射非晶硅薄膜,使非晶硅薄膜熔 融为液态的硅材料。接着进行退火工艺,以使硅材料中的晶粒重新排列 而形成多晶硅薄膜。其中位于间隙区上方的多晶硅薄膜即为多晶硅沟道 层,且多晶硅沟道层内的硅晶粒会大于多晶硅薄膜在其他区域内的硅晶 粒。
本发明所形成的多晶硅薄膜中的晶粒的晶向皆平行于往后晶体管在 工作状态下的电子传输的方向,可因而改善电子在沟道区中的迁移率, 进而提高晶体管的工作效能。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特 举一较佳实施例,并配合
附图详细说明如下。
附图说明
图1A及图1B是现有低温多晶硅薄膜的制造流程剖面示意图。
图2A至图2B所示为现有另一种低温多晶硅薄膜的制造流程剖面示 意图。
图3所示为本发明的一较佳实施例的低温多晶硅薄膜晶体管的剖面 示意图。
图4A所示为本发明的一实施例中的低温多晶硅薄膜晶体管的上视 图。
图4B所示为本发明的另一实施例中的低温多晶硅薄膜晶体管的上 视图。
图5A至图5E所示为本发明一较佳实施例的一种低温多晶硅薄膜晶 体管的沟道层的制造流程剖面示意图。
图6A至图6D则分别对应图5A至图5E而示出其上视图。
具体实施方式
本发明在将非晶硅薄膜转变为多晶硅薄膜的工艺前,先移除非晶硅 薄膜在后续工艺中欲作为多晶硅沟道的区域下方的牺牲层而形成较两侧 的热传导性低的间隙区,以使此处上方的硅晶粒结晶速率较两侧区域内 的硅晶粒的结晶速率慢,进而使晶粒由两侧往中央侧向成长,并在沟道 区中长成较大尺寸的晶粒。以下实施例用以说明本发明的原理,以使本 领域的技术人员更为了解本发明,并非用以限定本发明。
图3所示为本发明的一较佳实施例的低温多晶硅薄膜晶体管的剖面 示意图。请参照图3,本发明的低温多晶硅薄膜晶体管330主要由基板 300、顶盖层306、多晶硅薄膜308a、栅极316以及源极导体层和漏极导 体层336所构成。其中,顶盖层306配置在基板300的上方,且在本实 施例中,基板300上例如配置有位于顶盖层306与基板300之间的缓冲 层302,用以阻挡基板中的杂质在工艺中发生非预期的扩散,进而影响元 件的效能。
特别是,并位于顶盖层306与缓冲层302之间更具有间隙区310。而 间隙区310内例如具有热传导系数低的空气或其他气体。
多晶硅薄膜308a配置在顶盖层306上,且其可区分为沟道区322以 及掺有杂质(dopant)的源极区和漏极区318,其中沟道区322位于间隙 区310的上方,且沟道区322内的多晶硅薄膜308a即是低温多晶硅薄膜 晶体管330的多晶硅沟道层。栅极316配置在多晶硅薄膜308a的沟道区 322的上方,且多晶硅薄膜308a上例如配置有栅介电层314。
介电层324配置于栅介电层314上,并覆盖住栅极316。而介电层 324上配置有源极导体层和漏极导体层336,且源极导体层和漏极导体层 336通过配置在介电层324以及栅介电层314中的源极接触孔和漏极接触 孔332而与源极区和漏极区318电连接。
值得特别注意的是,在本实施例中,沟道区322内的多晶硅薄膜308a 中的硅晶粒340例如大于源极区和漏极区318内的多晶硅薄膜308a中的 硅晶粒350,且其较佳尺寸约略大于沟道区322的长度L的一半,因此低 温多晶硅薄膜晶体管330可具有较高的驱动电流。而且,因为沟道区322 内的晶粒340尺寸较大,因此沟道区322内的晶粒界面360的数量会小 于源极区和漏极区318内的晶粒界面360的数量。且晶粒的晶向平行于 电子在低温多晶硅薄膜晶体管330内的传输方向,因此当低温多晶硅薄 膜晶体管330处于工作状态下时,电子载体可轻易地穿过沟道区322,而 不会因沟道区322内的晶粒界面360过多而散射,使得电子迁移率降低。
特别是,本发明还可以将低温多晶硅薄膜晶体管330的栅极316宽 度缩小,以使其小于晶粒340的尺寸(如图4A所示),即可避免薄膜晶 体管的沟道区跨越晶粒界面,进而能使薄膜晶体管能够具有较佳的效能。 熟习此技术者应该知道,在此所谓的晶粒尺寸通常指平行于栅极宽度的 方向上的晶粒长度。
而除了缩小栅极的宽度之外,本发明还可以在低温多晶硅薄膜晶体 管上配置具有两个平行排列的栅极的双栅极结构416,如图4B所示,其 示出了本发明的另一实施例中的低温多晶硅薄膜晶体管的上视图。此种 双栅极结构416也可减少电子直接受到沟道中央的唯一晶粒界面的影响, 从而明显提升晶体管的效能。
本发明通过特殊的工艺来完成上述沟道区具有较佳特性的低温多晶 硅薄膜晶体管,以下将举实施例对上述低温多晶硅薄膜晶体管的沟道层 的制造方法加以说明。
图5A至图5E所示为本发明一较佳实施例的一种低温多晶硅薄膜晶 体管的沟道层的制造流程剖面示意图。而图6A至图6D则分别对应图5A 至图5E而示出其上视图。
请参照图5A,首先依序在基板300上形成缓冲层(buffer layer)302 以及牺牲层304,其形成方法例如为
化学气相沉积法(Chemical Vapor Deposition)或是溅射(sputtering)法,而牺牲层304的材质例如为金属 材料。值得注意的是,缓冲层302为选择性的元件,其功用如前述实施 例所述,此处不再赘述。而熟习此技术者可依实际工艺所需来决定缓冲 层302的存在与否,本发明不对其加以限定。而牺牲层304例如是一配 置在缓冲层302上的长方形图案的膜层,如图6A所示。
请参照图5B以及图6B,依序在缓冲层302上形成顶盖层306以及 非晶硅薄膜308,并覆盖住牺牲层304。其中,在后续工艺中将以牺牲层 304上方的区域312内形成低温多晶硅薄膜晶体管的沟道层,并于区域 312的两侧中形成源极区和漏极区。因此,牺牲层304的宽度即决定此低 温多晶硅薄膜晶体管的沟道层的长度。换言之,通过控制牺牲层304的 宽度可以有效控制低温多晶硅薄膜晶体管中沟道区的长度。
请参照图5C以及图6C,接着移除牺牲层304,以于顶盖层306与缓 冲层302之间形成间隙区310,而间隙区310内例如具有空气。此步骤的 作法例如是以湿式蚀刻移除牺牲层304,也就是将图5B所绘示的结构浸 泡于一蚀刻液之中(未示出),而且此蚀刻液对牺牲层304的蚀刻速率 远大于其对其他膜层的蚀刻速率,所以此步骤能够在其他膜层均保持完 整的情况下移除牺牲层304。
请同时参照图5D及图5E,在形成间隙区310之后,接着进行激光 退火工艺以使非晶硅薄膜308熔融后再结晶而形成多晶硅薄膜308a,并 于间隙区310上方的顶盖层306上形成多晶硅沟道层522(也就是位于区 域312之内的多晶硅薄膜308a)。而本实施例所使用的激光退火工艺例 如是准分子激光退火工艺,如图5D所示,其是利用准分子激光光束326 照射非晶硅薄膜308以使其融熔而成为液态硅(未示出)。经过一段时 间后,液态硅会慢慢降温而再结晶为多晶硅薄膜。此时,由于区域312 位于间隙区310的上方,且间隙区310内例如具有空气,而空气的热传 导系数约为0.025W/cm·K,远小于顶盖层306以及缓冲层302的热传导 系数。因此,区域312内的液态硅的结晶速率会较两侧的液态硅的结晶 速率慢。换言之,在固化过程中,硅
原子将由两侧往区域312中央横向 成长晶粒而形成多晶硅薄膜308a,而区域312内的多晶硅薄膜308a即为 晶体管的多晶硅沟道层522,如图5E及图6D所示。
特别是,由于区域312内的晶粒成长较慢,因此所形成的晶粒尺寸 也就比两侧区域内所形成的晶粒大,也就是说多晶硅沟道层522中的晶 粒具有较大的尺寸,其例如略大于多晶硅沟道层322长度L的一半。
此外,由于多晶硅沟道层322内的晶粒界面的数量少于两侧区域内 晶粒界面的数量,因此电子在多晶硅沟道层322内可具有较佳的迁移率, 进而提高晶体管的工作效能。
综上所述,本发明的低温多晶硅薄膜晶体管具有下列优点:
1.由于此晶体管的沟道区内的晶粒具有较大的尺寸以及较佳的尺寸 均匀性,因此本发明的晶体管具有较高的驱动电流以及高电子迁移率。
2.利用本发明的工艺所形成的多晶硅薄膜,其中晶粒的晶向皆平行 于电子在晶体管内的传输方向,因此本发明能够改善电子在沟道区中的 迁移率,进而提高晶体管的工作效能。
3.此晶体管中的沟道区的宽度与长度取决于牺牲层的宽度及长度。 因此,沟道区的宽长比即可依实际工艺所需来调整牺牲层的大小,工艺 裕度较大。
4.本发明的制造设备与现有制造设备相容,其例如可以通过现有准 分子激光退火工艺的设备来达成连续侧向固化(Sequential Lateral Solidification,SLS)工艺的
水准,也就是说,本发明在提高产品品质的 同时,也能够节省工艺设备成本,以达最大的生产利润。
虽然本发明已以较佳实施例披露如上,然而其并非用以限定本发明, 任何熟习此技术者,在不脱离本发明的精神和范围内,当可作些许的变 动与润饰,因此本发明的保护范围以后附的
权利要求书为准。
附图标记说明
100、300:基板
102、308:非晶硅薄膜
102a、202a、308a:多晶硅薄膜
104:光掩模
106、326:准分子激光光束
108:孔洞
110、312:区域
302:缓冲层
304:牺牲层
306:顶盖层
310:间隙区
314:栅介电层
316:栅极
318:源极区和漏极区
322:沟道区
324:介电层
330:低温多晶硅薄膜晶体管
332:源极接触孔和漏极接触孔
336:源极导体层和漏极导体层
340、350:硅晶粒
416:双栅极结构
522:多晶硅沟道层