半导体元件，例如微处理器，都是由高度集成电路(IC)组成 的。通常，这些元件是通过加工半导体晶片(例如硅或者砷化镓) 被制造的。晶片可以被制造，使得晶体管、开关元件、以及其它元 件(例如电阻器、电容器、布线层等)被印刷并形成为预定图样、 配置以及位置。一旦晶片被完全加工和钝化(防止环境的损害)， 其可以被切成独立的晶粒，保装到载体上，并经受最终测试和特性 化。
半导体器件制造是多步骤并且复杂的过程。多个步骤被执行。 用于晶片(以及如此的独立半导体元件)的制造过程包括执行以指 定的顺序以及以特定方式执行这样的步骤，使得形成用于独立半导 体元件(例如芯片)的晶体每一加工步骤要求使用超灵敏的仪器和 技术。因此，通常期望连续监控制造过程的质量。如果在制造中遇 到问题(例如瑕疵和/或过程偏移)，并且很快检测出问题，制造者 可以采取补救措施。
一般来讲，在晶片被完全暴露的前后，有两种类型的技术可以 检测出由设计和/或制造所导致的问题。一种类型是在完成半导体元 件制造顺序之后发生，在此在预定操作条件下对整个晶片(或芯片) 功能测试和/或在器件(在晶片级或封装芯片)的临界电路上执行性 能测试。另一种类型发生在制造过程顺序中，在此一些技术依靠测 试晶片上的某些参数。这些参数表现出或者相反预示着在制造中可 能问题或不曾预料的结果。这些参数可以由光和电子束技术来确 定，光和电子束方法包含括光谱椭圆对称、反射法和临界尺寸扫描 电子显微术。在一种方法中，进行测量以校验一定的物理参数，例 如栅极宽度、栅氧化层厚度、互连宽度以及电介质高度。在这种方 法下，一般对在晶片划线区中的测试结构进行测量，所说的划线区 靠近芯片的有源区。
当前所用的其他技术依赖测量由制造过程产生的半导体晶片 上物理瑕疵。这些技术的实例包括分块蚀刻、残渣测试(via residue)、 栅极桁条(gate stringer)、化学机械抛光侵蚀和其他处理瑕疵的方 法。这些测量可以通过光检测或观察、电子束检测以及光或电子束 检测来完成。通过进行这些测量之后，在晶片制造中形成的缺陷和 瑕疵都可以被检查出来，被隔离并被分类，或者否则被再检测和分 析。这些测量通常可覆盖整个晶片，把邻近芯片有源区的划线区排 除在外。
另外，当前所用的其他方法使晶片经受位于晶片的划线区中的 专门测试结构的电测试，或者对不被用于最终产品的晶片的局部和 部分上，或对没有被使用或用于最终产品而被完全处理的晶片中测 试晶粒进行试验。这种检测通常都是通过使用在线(制造中)测试 探测的机械接触来实现的。
现存的方法有很多缺点。在这些缺点中，一些技术可能需要破 坏半导体元件，或者在指示制造过程在什么点失败具有较小价值， 或者具有意料不到的后果。此外，传统的检查和检测技术有很高的 出错率，这种高出错率是因为出现了没有留下电标记的真正的缺 陷，以及出现噪扰，这些是由非常小的缺陷的较差信噪比导致的。 还有，这些技术不能精确地预测待测器件或芯片的真正的最终的电 特征。而且，现存的电参数检查技术非常浪费时间，并因此成本昂 贵，以及不能使用这些技术以常规的方式研究晶片的大面积区域。
此外，在划线区中使用测试结构对于晶片的有源区芯片区域中 的元件提供较少的信息。例如，已知划分区偏离由晶片的有源区中 的图样密度变化导致的微加感，并且同样地，划分区不适于预报由 局部处理变化导致的芯片内的变化。而且，在芯片切开过程中，晶 片的划线区被去掉，并且因此不适于用来测量后面的制造。
存在许多电子在线测试方法来监控集成电路制造过程的质量 和完整性。这些方法基于预测完整的集成电路的性能，使用从部分 加工的晶片获得的测量。例如，晶片上氧化膜的厚度可以由椭圆偏 光测量法确定。此外，上述参数的测量方法还可用于确定直接被嵌 入制造过程的特定临界器件参数。举例来说，可以使用阈值电压来 确定扩散的掺杂等级。对这些参数的测量都是在部分加工晶片各个 阶段执行的。在典型的方法中，特别地对与过程相关的物理和电参 数执行参数测量，并且在定位在晶片划分区中结构上执行。参数测 量的实例包括晶体管阈值电压和无电流泄漏的测量。在测量过程 中，电和过程测试恒定电压(DC)或小信号电压(AC)并应用到 晶片的预定位置上以激活穿过划线层中晶片的多个离散位置上的 器件结构。在一特定技术中，通过将测试的直流电路参数值和期望 值组作对比，来校验过程的完整性。
除了以上所述的一些缺点外，电在线测试方法的结果不适合表 征过程参数。例如集成电路的参数中任何特定观测到的偏差都可能 是由多个加工参数的偏差导致的。此外，传统的DC测量法不是好 的速度快的电路性能的指示器。更重要的是，如上所述，这些参数 的测量被限制在晶片的划线区，这也是个问题。
依靠大面积测试结构电测试技术，通常被用于了解不能从晶片 划线测试结构确定的整个晶粒效应。专利(US6,281,696和 US6,507,942)的所有晶粒或专利(US6,449,749，US6,475,871与 US6,507,942)中的大部分晶粒都致力于被测量的测试结构，以检测 和隔绝导致低产量或差性能的加工缺陷。这些晶粒代替产品芯片晶 粒被制造并被物理地探测以产生加工控制信息。虽然这些技术对隔 离随机加工缺陷类型有用，但它们只是芯片内直接测量的代替方法 而已。要集成到芯片的有源区，这些方法都有困难或者根本不可能， 这是因为它们要求物理接触以便建立电连接，以及因为需要校大的 面积来限定用于隔离缺陷的电路，或者在某些情况下，需要较大的 面积来获取低缺陷密度缺陷。可选地，还有一些方法取决于在有源 晶粒区内部类似结构的布置，但是类似的结构为封装后晶粒而布置 (US6,553,545)。在该应用中，结构或者通过封装被测试，或者破 坏故障分析技术被使用以延长封装的晶粒以了解器件。对于当前应 用从事的系统缺陷偏差，当晶粒位于晶片上时，可以实现测量，具 有过度芯片内部变化的加工模块可以被确定，不需要物理接触，并 且足够小可以集成到芯片的内部。最后，其他应用(US6,686,755) 已经研究了应用非接触信号检测用来探测芯片功能，芯片置于传统 的载体中并通过传统接触探测技术提供功率和激励。
附图说明
图1A是本发明的实施例中获得关于晶片制造的评估信息的系 统的简化方块图。
图1B示出了可以进行性能参数测量的晶片上的位置。
图1C示出了在其上可以为了评估晶片和/或芯片的制造的目的 而进行性能参数测量的芯片。
图2示出了本发明的实施例中，评估芯片制造中的加工步骤的 方法。
图3示出了基于与芯片内性能参数的测量有关的对应制造特 性，可以被评估的加工步骤。
图4示出了在实施例中加工敏感测试结构如何可以被用于评估 晶片制造的方块图。
图5示出了实施例中用于使用加工敏感测试结构以确定关于晶 片制造的评估信息的一种方法。
图6示出了实施例中用于使用加工敏感测试结构以确定关于晶 片制造的评估信息的另一种方法。。
图7A是示出了实施例中，用于CMOS技术的合适的构件电路 元件的方面的示意图。
图7B示出了由相同构件组成的加工敏感测试结构，其中构件 可以形成在半导体元件的有源部分上。
图7C和图7D示出了在包括一个或多个变相器的电路中的延 迟敏感元件的使用。
图8是图6中所示的方法如何被执行的典型实例。
图9A-图9E示出了可以形成在半导体元件的有源区上的不同 电路元件，用于延迟时间或移相，以放大这些电路元件对加工步骤 的性能敏感性。
图10示出了可以形成在半导体元件的有源区上的加工敏感测 试结构，以及用于延迟时间或移相，以放大和关联CD SEM测量和 电CD测量之间的偏差。
图11示出了组装部分制造的芯片与测试结构的方案，其中测 试结构可以被用于测量与制造步骤相关的性能参数。
图12示出了一种用于在用于测试结构的测试信号和功率从晶 片上的芯片内产生时，使用测试结构的方法。
图13A示出了用于调节由外部电源产生的输入电压的电路。
图13B示出了用于调节由外部电源产生的输入电压，同时反馈 到激光源的电路。
图14A和图14B示出了一个实施例，其中热电机构与激光器 或其它能量源耦合，以引起芯片内产生功率或测试信号。
图15示出了根据实施例的用于检测和测量来自晶片上指定位 置的电活性的系统。
图16提供了根据本发明的实施例的用于引起并测量来自芯片 的指定位置的电活性的装置的其它细节。
图17示出了根据本发明的实施例被设置的芯片。
图18根据本发明的一个实施例，描述了一种用于操作图15-16 中描述的装置的方法。
在附图中，相同的附图标号表示相同或基本相似的元件或技 术。为了容易地识别任何特定元件或技术的讨论，在附图标号中最 高位数字指的是元件第一次被介绍时的附图的号码。基于在此提供 的详细描述，本领域的技术人员可以对附图作出必要的修改。

概述
在此描述的实施例提供用于分析晶片制造的系统、方法、结构 和其他技术。特别地，在此描述的实施例提供从具有协同定位的功 率(power，能量)、测试和检测结构的晶片上多个位置，包括组成 晶粒的独立晶粒的有源区内，获得关于晶片的制造执行情况的信息 信息以一种不影响用于后续晶片加工的晶片的可用性和适用性的 非接触、非侵入的方式获得。制造步骤或顺序的的结果和属性，包 括在晶粒的有源区内或者晶片的其他地方发生的加工偏差，都可以 被检测、评估、以及被分析。
使用性能参数评估与分析晶片制造
为了评估芯片或晶片的制造，本发明的实施例为评估芯片或晶 片的制造提供了一定性能相关参数(性能参数)的芯片内测量方法。 芯片相当于在在制造后期阶段晶片的独立晶粒被切割或分离时形 成的产品。大部分芯片都来自于切割的晶片。晶粒相当于晶片的划 线之间的区域。晶粒的有源区是有源、离散的并且集成的电路元件 所在的地方，这些元件是芯片部分功能驻留的地方。
在一个实施例中，从或基于在晶片的芯片或晶粒内的预定位置 上发生观测到的电活性，解释特定的性能参数。特定电活性可能被 激发到这些指定的位置以及性能参数或者本身就具有这种活性，其 中性能参数被解释或基于与芯片、晶粒或晶片的特性有关的活性。 多个测量方法的测量变化被称作“变化”。在实施例中，确定指定 位置的性能参数表现了晶粒的特性。多个测量方法的测量变化，其 中测量被收集的位置被称为“空间的变化”，并且通常对识别、或 指纹、特定加工步骤非常有用。在特殊情况下，性能参数表现装置、 晶粒、划线区、或芯片的特性，这些特性归因于晶片制造中的一个 或多个加工。
因为性能参数详述了优质制造芯片的属性或归功于制造顺序 中一个或多个步骤的特性，所以测量性能参数为评估芯片制造提供 有效的信息。例如，根据实施例，性能参数的测量可以与晶粒的部 分相关联，该晶粒的部分具有由制造步骤或顺序的性能产生的特定 的不必要或意外的结果。这种结果与芯片的其他性质充分隔离，从 而，归因于性能参数值的特定制造步骤或顺序可以被识别。此外， 可以确定关于如何由芯片中一个或多个性能参数的值执行识别的 步骤或顺序的信息。
根据一个实施例，电活性从晶片上指定的位置被激发。电活性 可以被激发，使得所解释的性能参数具有在由一个或多个特定制造 步骤产生的属性存在或缺乏时被夸大的值。如同将被描述的，用于 激发电活性的一种方式是使用专门的、加工敏感的测试结构来处理 测试信号。多种类型的电活性可以被激发和/或测量来评估制造，例 如包括光信号、光电信号和射频信号。在实施例中，采用这种测试 结构可以产生性能参数值，这些参数值几乎毫无例外得取决于一个 或多个制作步骤，或至少取决于制造步骤的不同组。其他的实施例 可以使用已知的非测试结构(例如，产品器件)，来产生、发出或 显示作为呈现在芯片有源区的某物理属性的结果的特定属性。
根据另一实施例，电活性在晶片的指定位置可能是固有的，以 及性能参数可以由这种固有的活性来确定，其中固有活性与晶片的 制造相关。例如，灵敏测量装置可以用于从在芯片的通用操作中使 用的电路元件测量性能参数，其中这些被测性能参数的空间变化与 特定步骤或顺序相关联。在这些情况下，与测量相关联的或者相同 的特定制造步骤可以是由制造中特定加工步骤或执行制造的方式 引起或影响的结果。
图1A是示出了本发明的实施例的方块图。在图1A中，探测 装置102将激励101用于晶片110的指定位置上，以及响应于激励 101，检测和测量来自指定位置的电活性105。晶片110可以是部分 制造或完全制造。电活性可用下面的一个或多个方法来检测：光电 光子效应和信号(例如，热电子光子发射、电荷感应-电吸收或电整 流)、电压对比现象、电磁信号(例如射频或感应信号等)，和/或其 它通过非接触媒质检测的信号或效应。如将要描述的，电活性105 对应于一个或多个的芯片特有性能参数106。可检测和测量的性能 参数106可以被检查、分析和评估，以便确定芯片、晶粒和/或晶片 的质量的结果、变化、或特性表现，或制造晶片100的一个或多个 特定过程、步骤或加工步骤顺序。所测试和测量的性能参数106还 可检测由设计密度变化导致的晶粒或晶片不同位置上的变化。根据 一个实施例，性能参数在检测到电活性前，性能参数产生关于一些 但不是所有制造过程的信息。因此，这样的实施例使得促使过程变 化可以被识别和评估的特定制造过程成为可能。
在一个实施例中，探测装置102通过将信号或能量射束指向晶 片110的指定位置来产生电活性105。响应于应用的激励101，晶 片110上指定的元件可以产生或展示电活性105。所得到的电活性 105由探测装置102解释为一个或多个性能参数106。从电活性105 可以解释的性能参数的实例包括在晶片110的指定位置上测量的栅 极转换速度、传播延迟、相移和/或转换速度的测量等。
可以进行分析以使性能参数106与特定过程、制造步骤和制造 步骤顺序相关联，包括用于执行加工和步骤的工具或模块。这涉及 分析晶片区域(包括独立晶粒的有源区)上的特定制造步骤或顺序 的属性或结果的位置变化或空间变化。在实施例中，性能参数可以 被用来获得用于评估制造步骤、顺序或过程的结果、执行、效果或 性能的评估信息107，包括预测的制造步骤或过程的结果如何接近。 评估信息107可以以比较晶片110的不同位置上的性能参数值、确 定晶片110区域上性能参数值的空间或其他类型的变化、以及其他 变化为基础。更具体地，评估信息107和其他性能参数值的分析信 息可以涉及在不同位置的性能参数值的比较，这些不同位置在相同 芯片内、不同芯片的内部位置上、划线区和一个或多个芯片位置之 间，以及晶片110上其他比较点。
诸如电脑系统、模块、或软件/系统编程/模块的工具109，可用 来进行分析，从性能参数106确定评估信息107。工具109是数据 采集系统的一部分。特别地，分析将性能参数106和一个或多个制 造步骤108或过程相关联。例如，工具109可将性能参数106与制 造步骤相关联，其中制造步骤产生和导致电阻系数与电容变化、或 栅极长度和沟道形状的变化。此外，制造步骤108的识别还可涉及 执行改制造步骤所使用的模块或工具。同样，与性能参数分析一致 的制造步骤108的识别指示或产生其他评估信息107，这些信息可 用来决定整个制造过程的各方面。评估信息107包括任何数据，或 者是数据本身或者是与其他数据或信息结合，这些数据提供关于一 个或多个步骤如何被执行的信息。例如，评估信息107在本质上可 以具有统计性，因此在由评估信息所产生的统计分布表现出过程变 化或者某个制造步骤或过程如何被实施之前，多个晶片被制造。再 举一个实例，来自一个晶片的一个区域的评估信息107可以确定特 殊制造步骤或顺序如何被执行。评估信息107还包括校准信息，可 以被用于获得其他评估信息的评估。因为评估信息107可以从晶片 110上的任何位置(包括在图1B中所描绘的，位于晶粒的有源层) 得到，提供过程变化和影响芯片内器件的缺点的实施例可以更容易 地被识别。然而，评估信息107还可以识别被正确执行的制造步骤， 以便通过排除隔离有问题的制造步骤。
根据实施例，图1B示出了如何在晶片110的不同区域的分析 制造。在图1B中，假定晶片110处于部分制造状态。晶片110包 括定义多个晶粒127的多个划线区121。一个切割槽125在晶粒127 的行和列之间的划线区121中形成。每个晶粒127可以包括有源层 128(例如芯片)和无源区129。划线123作为邻近晶粒127之间的 界线。
根据实施例，电活性可在晶片110的指定位置被观测到。这些 指定的位置包括划线位置134、晶粒沟道位置135、有源晶粒位置 136、以及无源晶粒位置138。划线位置134可以充分靠近对应晶粒 的有源层128，在晶片110被切割后，这些划线位置134落入芯片 的剩余晶粒材料中。在实施例中，指定的位置还可以包括周边硅晶 粒元件146的有源晶粒位置148。周边晶粒元件146通常是“丢弃” 元件，因为它们在晶片边缘的存在阻止了作为芯片的晶粒的全部功 能操作。然而，在此描绘的实施例使用周边晶粒元件146来测量性 能参数，以及来评估制造，尤其用于靠近晶片周边的晶片110的位 置。
在实施例中，电活性105作为包括划线位置134、晶粒沟道位 置135、有源晶粒位置136、无源晶粒位置138、和/或周边晶粒146 的有源晶粒位置148的位置上的特殊种类的性能参数被检测和解 释。比较不同的性能参数值以确定评估信息。例如，在相同晶粒127 的有源晶粒136之间比较性能参数值，以确定在晶片110的该区域 的过程变化。在不同晶粒的有源晶粒位置136之间、相同或不同晶 粒的无源晶粒位置138和有源晶粒位置136之间、以及划线位置134 之间，可以比较性能参数值。此外，为了校准评估信息或为了其他 目的，在划线位置134和相邻有源晶粒位置136之间也可进行性能 参数值的某种比较。周边晶粒146的有源晶粒位置158表明了在晶 片110外围特定制造步骤如何被执行。有时，过程变化在晶片周边 更严重。
在实施例中，电活性105被激励以使从电活性得到的性能参数 被放大(例如，放大或滤波)的方式发生在被探测和检测的水平， 主要取决于测量性能参数的特殊位置处晶片110制造中的一个或多 个步骤。因此，由电活性105确定的性能参数表示单个晶粒150和 /或晶片110的潜在的制造特性。在特定晶片110上进行有成百上千、 甚至更多的这样的测量。此外，这种测量在完成一个或多个制造后 还可重复使用。也可以在相同的确切位置重复测量性能参数。更进 一步，与过去的方法相比，性能参数由晶片110的有源晶粒位置138 处的电活性测量确定，这与划线中芯片或芯片外/晶粒的非有源区中 实施的物理测量和/或电测试是不同的。本技术允许在单个晶粒的有 源区内直接测量性能参数，对比之下，在有源层中的物理测量最多 跟器件或芯片最终性能有间接的关系，因而使得加工繁琐。实施例 将性能参数及其变化与隔离的处理步骤和/或顺序相关联。
评估并分析性能参数的不同值，以获得制造晶片110的特定过 程的信息、标志或身分识别。这些过程可能会产生，例如，一种特 殊的物理或电气的属性，以及存在于特殊位置的这种属性可以被性 能参数值反映。在一个实施例中，每个确定了的性能参数值主要取 决于制造步骤或过程的表现。可选地，使性能参数和已知的与特定 制造步骤、过程或技术相关的制造特性之间相关联。将晶片不同位 置处的性能参数值进行分析来确定了解在特定芯片上制造特性如 何存在。这种了解就可以用来评估相关的制造过程，其中包括确定 过程如何执行、它产生的结果如何、还有这些结果是否预期的相匹 配等。
图1C示出了在晶粒的范围内性能参数值如何被使用以评估晶 粒和/或其晶片的制造。。在图1C中，晶粒150包括有源区152和 无源区154。不同种类的性能参数都可以在晶粒150上，尤其是有 源区152中被识别和测量。这与一些传统方法不同，传统方法只是 在划线内测量性能参数。在实施例中，每一类性能参数对应于一个 或多个制造步骤、过程或特性。通过激发晶粒指定位置处的特定类 型的电活性，不同类型的性能参数都可以从晶片晶粒150测量。
通过确定从晶粒150不同位置处测量的多个性能参数值间的变 化来分析性能参数。在实施例中，为布置在有源区152中的特定类 的性能参数确定空间变化。在另一实施例中，分析涉及比较不同类 的性能参数，例如由布置在晶粒150上的结构产生电活性并具有不 同设计和/或配置的情况。例如，一类性能参数的值的空间变化可以 被用来确定关于用于形成晶粒150的制造过程的信息。
更进一步，不同种类的性能参数测量可用来阐述晶粒150的性 能图。该图可为晶粒150上的不同制造特性的值或存在提供指示。 同样，该图可以在其各个制造完成之前或之后，为晶粒150或晶片 制造的多个程序提供评估。
在性能参数值被测量的硅晶片150或其晶片110的位置中，可 设置有用机制、结构或者集成电路元件，用于基于制造步骤或过程 的一个或多个特性来放大性能参数测量。在一个实施例中，一个性 能参数的值主要是来自制造步骤的一个制造步骤或特定子集。
在如图1C中所示的实施例中，为了测量性能相关参数，选择 晶粒150的指定位置。指定位置都标注在集合(A1-An，B1-BN...D1-DN 等)中。在每一集合(粒如A1-An)，测量特殊性能参数，其中集合 中的每个性能参数是基于特定类型的电活性。由于对具有共同的设 计和特性，和/或产生相同的制造步骤相关性的结构进行测量，所以 性能参数的每个集合对应于一类。特别地，每一类性能参数都可以 从电活性来测量，电活性被激发并被设计为在其它步骤或顺序之上 强调一个制造步骤或顺序。实际上，电活性被激发或被设计为独立 于其它制造步骤，因此从该种电活性所解释的性能参数几乎独有地 取决于一个(可能的话，还有多个)制造步骤或顺序。在一个简单 的实例中，普通的测试结构可以布置在晶粒150的有源区152中， 并被激励和/或其他信号激活。产生的电活性作为集合A1-An中的性 能参数之一被检测和测量。在一个实施例中，如果晶片的制造是统 一的，那么在集合中的性能参数之间的值没有可辨别的差异。然而， 如果存在空间处理变化，那么在性能参数值之间可能存在可辨别的 差异。来自晶粒150的无源区154的性能参数值可以被使用，尤其 是用于其它的目的，例如提供用于有源区152的性能参数值的基线 或校准值集合。
在实施例中，每个性能参数值可由激发和/或仿真特定的测试组 织产生的电活性来解释说明。这种结构可以被设计为显示与晶粒 150上的一个或多个制造步骤或顺序直接相关的性能参数。此外， 特定结构的设计可以是在所显示的性能参数的值中不存在对集合 中其他制造步骤或顺序的依赖。
例如，产生特定激活信号的一类结构可用来确定特定的性能参 数值，该值已知被放大或在特定制造特性值的范围之外(例如，超 过特定数量的电容或栅长变化)。在相同的实例中，结构的设计可 以最小化或过滤其他制造步骤或者顺序的特性的影响，因为，特性 可能具有对性能参数值相对较小或可以忽略的影响。例如另一实 例，当芯片上有额外的金属或过多金属导致的电容时，性能参数对 应于从产生用于测量的较高值的器件测量的电活性。
性能参数和识别的制造步骤或顺序之间的关系是建立在测量 的性能参数的变化的基础上。该变化可以基于空间、速度或其他影 响特定晶粒150的性能的变量。
如图1A-1C所描述的实施例可以提供诸多的优点。在这些优点 中，确定与制造步骤紧密相关的性能参数可以使工程师、设计师和 生产管理人员在制造完成之前识别出那些有问题的制造步骤(包括 制造中所用的工具和模块)。这就使得制造中所用的过程和技术基 于有效的方式被研究和改进。例如，一道制造工序中的瑕疵可以在 单个晶片的制造之间被检测出来并被改进。每个下一晶片可能变得 更好。例如，过去，设计缺陷通常导致将投入市场的晶片上的一些 芯片为低性能产品，而不是以期望的性能等级被投入市场。这相当 大地减少了单个芯片的价值。在传统方法中，芯片制造的评估花费 大，耗时长，还经常要求多个样品用于统计分析。相比较而言，本 发明的实施例使得“空中”检测制造问题以及在制造另一晶片之前 校正特定制造过程的机会成为可能。尽管仍然需要使用统计分析， 本发明的实施例使得统计将以比以前的方法更快的速度隔离特定 制造过程。此外，从晶片的晶粒中确定数据，因此在制造过程中的 问题可以被更好地检测和了解。同样，监控、检测、隔离和分析都 是在线完成的，以及在校正、测量和适当的调整的过程中完成。
图2示出了用于在本发明的实施例中评估晶片、晶粒或芯片的 制造的方法。结合图2描述的方法可以与测量的性能参数(如图1A- 图1C所述)的使用结合执行。同样地，参考图1A-图1C中的标 号用于描述用于执行该方法的合适的关系。
开始，在步骤200中，晶片完成一个或多个制造步骤或处理。 接下来，步骤210提供在晶片110的多个位置测量性能参数，包括 晶粒150的有源区152内。例如，探测装置102可以用于在不同位 置对电活性进行芯片内测量。诸如测试结构的机制被设计或已知展 示电活性，从该机制可以确定性能参数，可以有选择地放置在晶粒 150内。在每个元件和/或输出信号的衬垫内预先指定的位置，性能 参数可以通过用能量、激励和/或测试信号激活这样的机制、，以及 此外通过来自每个元件和/或输出信号衬垫内的预定位置的非接触 电、光电和/或电磁装置检测(测量)电活性来确定。
步骤220确定在步骤210中所测量的性能参数值的变化量。在 一个实施例中，这种变化是空间变化，并且可以应用到晶片110和 晶粒150，包括晶粒的有源区152。该值的空间变化表示通用性能 参数(比如，普通测试结构的输出，或来自特定芯片上元件的可检 测的发射)是如何从一个位置到另一个位置变化的，而不管所指定 的位置是在晶粒内部还是分布于多个晶粒和划线区121之间。可选 地，变化量可以基于一些其它的参数，例如转换速度或者转换速率。
在实施例中，测量的性能参数的空间变化为隔离特定的与制造 相关的特性提供了分析工具，而这些参数特性不利于或不可预料地 影响芯片性能。关于晶粒内分析，每个晶粒的性能可以表现为多个 独立因素的函数，其中每个因素以该晶粒的物理属性为基础。制造 过程或顺序的性能是过程变化的实例，其产生穿过晶粒150或其晶 片110的空间变化物理属性。
根据一个实施例，步骤230中，过程变化导致晶片110和/或晶 粒150上特定物理属性的空间变量用于评估晶片110如何被制造。 性能参数可以从被激发或设计为放大特定过程变化的效果的电活 性来测量，主要分析提供如下。假设有函数F，描述器件的电路性 能P。性能P取决于多个物理参数，这些参数描述了在制造顺序中 使用的材料的几何和电属性。
(1)P＝F(L，W，TOX，ISDE，...) 其中，例如，L和W分别是器件的栅极长度和宽度，TOX是栅极氧 化物厚度，以及ISDE是源极-漏极外延注入剂量。P还取决于其它 参数，例如互连参数，这里在此为了简洁，省略该参数。制造过程 变化，相当于由该过程或步骤所产生的物理特性的变化，这种变化 导致了P中的可测量的变化，在特定过程步骤s之后以及特定位置 1通过一阶评估：
(2)ΔP|sl≈F/L·ΔL|sl+F/W·ΔW|sl+F/Tox·ΔTox|sl+ …
其中F/X是F对变化X(L，W等)影响的响应。
该方程表明，在晶粒或芯片上的器件性能的变化可表示为晶片 制造的过程的步骤中的某些属性或结果的变化的函数，其中属性的 变化是在过程步骤或位置或两者之后被估测的。引起所测量的性能 参数的电活性的晶片110或晶粒150上的特征，每个可以被选择和 构造，因此仅有其中一个参数对特定过程的变化敏感。这就意味着 通用性能参数的变化是均衡的，或者至少与相应的过程变化有一些 直接的关系。例如，过程变化可能是以位置为基础的，因为加工不 能在晶片的局部或整个晶片上均匀地完成。在一个或多个晶片制造 中如何执行步骤也会有变化。
在实施例中，步骤230包括将制造步骤的属性或特性与性能参 数的空间变化联系起来。该步骤在测量前或后执行。
在实施例中，在步骤240中确定指出的过程变化是否可以接受。 如果过程变化可以接受，那么在步骤250中继续晶片110的制造， 以及其他制造步骤或过程被执行。如果过程变化不能够被接受，那 么在步骤260中采取校正措施。校正措施可以是重复步骤200的过 程步骤的形式。可选地，校正措施可以相当于停止制造或修改一个 或多个用于后续晶片的制造步骤。可选地，校正措施可以允许制造 继续，但是在监控状态下，其中用于校正制造的数据被收集和分析。 还有一种情况，其中直到流程的最后制造特性不会被检测。操作人 员可以了解要求较小修改的制造步骤或过程，而不是重复用于下一 流程的偏移，因此该偏移可以在前进中被去除或减小。
作为确定空间变化的替换，其它类型的晶粒内偏差的类型可以 被识别。例如，本发明的实施例可以检测出在整个晶片或晶粒均匀 分布的制造步骤的不可接受的结果或特性。
图3是方块图，示出了从晶片中的芯片或晶粒测量的性能参数 怎样被用于评估在半导体晶片制造中使用的一些基本步骤或者过 程的实现。尽管存在多个通常在制造中执行的其它过程类型，图3 示出了光刻处理310、蚀刻处理320、沉积处理330、抛光处理340 (例如，化学机械抛光)以及内连处理350。这些处理形成半导体 晶片制造过程中使用的全部处理的一部分。如图3中所示的处理可 以根据特定制造协议或方法，以多种不同的顺序被执行和重复。
根据实施例，一个或多个制造过程或步骤可以与一个或多个特 性314-318集合相关联。与两个或多个过程结合的制造特性 314-318，包括来自一个或多个制造步骤的性能的结果和/或特性， 可以部分重叠。无论是单独考虑还是和其他制造特性联合考虑，制 造工艺314-318可以对应于晶片或晶粒的特性或方面，其中特性或 方面识别与这些制造特性相关联的过程或步骤是如何执行的，尤其 是考虑到其他制造过程。从性能参数测量确定制造特性314-318。 其在通过测量来自晶片110(包括晶粒或划线区域)的指定位置观 测的电活性的性能参数来评估图3所示的每个过程之后。评估计或 分析这些性能参数值以与特定制造特性相关。然后制造特性就可以 与图3所示的过程或者其次过程相关。
测量可以在制造过程中，或者在制造完成后进行。在某些情况 下，性能参数可以在第一层金属层沉积到晶片110上之后被测量。 在一个实施例中，性能参数的测量是从完成第一层金属层开始，某 过程完成之后被重复执行的。在实施例中迭代的过程可以使得操作 人员观测并监控在相同位置处过程的整个或每个步骤的性能参数 的变化，并根据所期望的结果采取补救措施以进行调整，获得更好 的产量和性能。
在图3所提供的实例中，晶片的单个晶粒内的性能参数(见图 1B)的集合A的函数可用来评估制造中的光刻过程310和蚀刻过程 320。例如，集合A的函数可产生一个变量、值或者其他制造特性 的指示，其中制造特性是已知的光刻过程310和蚀刻过程320的结 果。类似地，性能参数的集合B的函数也可用来评估沉积过程330， 性能参数的集合C的函数也可用来评估抛光过程340，以及性能参 数的集合D的函数也可用来评估互连过程350。这种描述只是一个 示范性的例子，还可能有很多改变。举例来说，一种性能参数的一 个函数有可能与另一种性能参数的另一函数结合使用来评估制造 中的一个或多个步骤。特定函数的结果如何相关以及如何提供有关 特定制造过程的信息可以在从简单(特定制造特性的值被超过或者 参数变化不在指定的范围内)到更复杂(考虑到另一制造特性的芯 片内的变化，一制造特性的芯片内的变化是不可接受的)的范围内 变化。
类似地，多个函数也可在一组性能参数上执行。在诸如图3所 示的实施例中，诸如方程2的数学函数被用于在晶片的晶粒内的不 同位置处的特定性能参数的被测值中，以便将一种类型的物理属性 (或者其他制造特征)从其它种类中分离出来。制造特征也被分离 出来以对应图3中所示的过程之一。其他类型的函数也可以。例如， 一个函数要求在单个晶粒上被测的性能参数相互比较，并与晶片上 最高的性能参数值比较。另一个函数要求一个或多个被测性能参数 集合(例如，集合A中的A1)与一已知的、所期望的或理想的常 数相比较。假如比较不理想(例如，超过了所期望的和/或可接受的 范围)，可以确定有关对应步骤的评估信息。
两个函数有可能在一参数集合上被执行以识别不同或相同过 程的评估信息。例如，使用算法来确定晶粒内A的组成，用集合A 的参数可评估光刻过程310。此外，每个性能参数值与指定的常数 值相比较以得到有利的比较。在本实例中，两个函数中每一个都可 以提供有关特定制造过程如何执行的信息。
再例如，一类中的每个性能参数的变化可以与基线类的变化相 比较。基线类是以性能参数为基础的，这些性能参数并没有显示任 何特定制造步骤或位置的变化。
不同性能参数所执行的函数可应用到制造过程中晶粒或者晶 片级(wafer-level)的分析。为了应用到晶片级的分析，从晶片110 上不同的晶粒来测量性能参数值。
下面提供有性能参数的一些特例以及它们如何与晶片110制造 中的过程相关联。一个性能参数可以相当于电阻系数的测量。芯片 性能可能被负面影响，例如，当对晶片110实施抛光处理340，导 致在晶片内的晶粒的高密度区中的额外的或不统一抛光或修剪，增 加这些区域内部连线的有效电阻率。在实施例中，对内部连线电阻 率变化(格外高或低)敏感的电路元件可以被置入或定位在晶粒上， 以确定芯片或者晶片是否有有害的电阻率变化。从这些电路元件的 输出可以被观测以确定电阻率是如何产生输出延迟的。更特别地， 这些元件可以被置入或定位在存在高密度和低密度电路元件的区 域，而这里更有可能出现电阻率的变化。通过测测量增大电阻率的 电路元件的输出，可以然后根据芯片或晶片的电阻率性质，至少能 在此电路元件的位置或者附近隔离出此元件。举例说明，一个或多 个函数可用公式来表达，函数合并电阻系数的的空间变化和/或将测 量的电阻率值跟已知或期望值相比较。强调存在不必要电阻的通用 装置可用来评估电阻中多少不可接受变化在有源区上，然而布置在 晶粒上时，应具有几乎相同的转换速度。以该方式，表明晶粒上特 定区域的电阻率的参数可以提供关于例如抛光过程340的信息。
性能参数的另一个例子是测量具有极限电容值的电路元件的 时间延迟或者转换速度。有害电容的存在对这样的电路元件有过大 的影响。通过测量受到有害电容的很大影响的电路元件的转换速 度，可以建立用于评估一个过程步骤的合成值或公式。例如，过程 330中的金属沉积，可以基于用于检测电容的电路元件的转换速度 被评估的。
用于评估制造过程的过程敏感测试结构
过程敏感的测试结构(PSTS)指的是在激励晶片制造中特定步 骤和/或步骤顺序的情况下对电性能敏感的结构。在实施例中，PSTS 对某一组制造步骤的性能或结果具有非常高的敏感性，而对其它制 造步骤的性能或结果很少具有敏感性。PSTS的敏感性可以扩展到 源自一个或多个制造步骤的电效应，其中包括但不限于晶片或晶粒 的区域上的电阻或电容。PSTS的敏感性也可扩展到物理属性，诸 如栅极宽度或栅极长度，这都源自于制造步骤或由其影响。PSTS 被构造，使得源于制造步骤的芯片或晶片中特定属性的存在导致 PSTS输出或展示与步骤或属性相关联的电活性。如在上述实施例 中所述，通过测量电活性可以作为性能参数被测量，性能参数可以 被分析以获得有关制造步骤、顺序或过程的信息。
现有技术提供了放置在晶片的划线区内的测试结构，被与其机 械接触的测试装置测量，以产生与划线区中的变量相关的过程相关 参数。因为已知划线区通常与晶片的有源晶粒区(划线区的外部) 内局域变化没有多大关联，所以在划线内测得的过程变化跟晶片的 有源晶粒区内的过程的变化也没有多大的联系。以前有过尝试使用 晶片的晶粒内部的测试结构。然而，这些方法依赖于只有在晶片制 造完成后才能使用测试结构。因此，测试设备只能从完全制造的晶 片测量过程变化。
与过去的方法相比较，在此描述的实施例提供了可以放置在处 于制造处理期间的晶粒的有源区和关键区域中的测试结构。这种测 试结构以非接触的方式被激活，并显示或产生可测量的电特性。在 制造过程进行时，测量测试结构所产生的电活性，以评估芯片的制 造过程。同样，这种结构还提供了用于直接测量来确定有关晶粒内 处理变化的效果的信息的一种机制。在此描述的实施例还提供为部 分被制造晶片测量的过程变化。这极大地加速了特定步骤变化信息 的有效性，因此当运用校正程序时，在制造过程中这些信息也是可 利用的。
在一个实施例中，放在晶片上的一些PSTS对于特定制造步骤 或顺序是敏感的。相同的PSTS对在制造过程中的其它步骤也可能 不敏感。这种负效应是为了隔离出PSTS的电活性所依赖的制造步 骤，因此PSTS的电活性为制造步骤或顺序提供了一个清晰的标记。
图4是根据实施例示出PSTS 410的基本方块图。PSTS 410可 以被设计为使得对期望的制造步骤或顺序的特定敏感性在这种结 构中是固有的属性。在实施例中，功率412和测试信号414被输入 PSTS 410。功率信号412激励PSTS 410，同时测试信号414触发 PSTS。在实施例中，当提供了功率412和测试信号414时，PSTS 410 被激励以产生输出422。在某些情况下，仅靠激励或触发PSTS也 可以激励PSTS 410。在实施例中，当PSTS 410被激励时，可检测 到PSTS 410内部产生的附带信号或点对点信号424。例如，信号 424可以对应于由PSTS 410的晶体管产生的光子，可看作PSTS导 通断开元件，而信号422对应于来自多个节点合计的电信号，这些 节点反映了PSTS如何改进测试信号414。输出422和点对点信号 424中的一个或两个可用来确定一个或多个性能参数。性能参数的 实例包括晶体管开关速度、电路定时、以及PSTS内晶体管和开关 的转换速度。由于PSTS 410的结构，从输出422和点对点信号424 所解释的性能参数直接取决于特定的与制造特征相关的属性。例 如，电路元件可用来确定高密度区中的晶片上有多少附带电阻(例 如，来自金属沉积的污物)产生。因此，电路元件的输出还会受到 小数量有害电阻的影响。
PSTS 410的输出422和附带信号424用来获得或公式化评估信 息432，用于评估芯片或晶片的制造。例如，假如输出422取决于 特定制造过程的物理属性，那么可确定芯片内多个输出值和特定制 造步骤之间的相关性。这种相关性要求确定输出的变化或将输出的 离散值与期望的或已知的值相比较。输出的变化可用于确定过程变 化或者偏移。
如下详细描述的，多个电路和结构可用于PSTS 410。一类特定 的PSTS结构可以对应于具有通用设计的PSTS结构。其它变化可 以用于制定一类PSTS结构。例如，一类PSTS结构相当于组装所 有的设置，或者相反是一个特定的制造步骤、过程或结果。多组 PSTS结构分布于一个晶片上和晶片中晶粒的内部，尤其是晶粒的 有源区。一个特定组内的几个PSTS结构用于晶粒的有源区内。
图5示出了一种用于使用测试结构获得有关芯片或晶片制造信 息的方法。该信息可以被用于确定特定的制造步骤或顺序是否正被 执行，并提供所期望的结果。
步骤510提供了用于测试结构的位置被识别。这些位置可以可 以对应于晶片上、晶粒上和晶粒的有源区内的离散位置中的位置， 以及也可以被放置在用于比较电测试结构的划线内，其中电测试结 构通常用于在线电接触测试。根据测试结构和需要，多个测试结构 可以分布在单一晶粒上。
步骤520提供了晶片制造的初始化。这包括加工的性能，例如 光刻或蚀刻。在第一层金属(经常是一种金属)沉积之后，电导率 被建立以允许测试结构被激励和测试。
在步骤530中，选择的测试结构在特定制造中可以被激活。因 此，可以分布在不同的制造步骤中被选择激活的测试结构。以该方 式，测试结构就可在制造完成前和某个步骤、顺序或过程重复之前 来分析某个过程。因此，举例来说，如果第一步金属沉积产生影响 晶片上一些晶粒的瑕疵，一些测试结构可以被激活以确定第一金属 层而不是第二步中存在的问题。
在步骤540，激活的测试结构的电活性被检测和解释。。在一个 实施例中，电活性相当于性能参数，例如单个栅极或作为整体的结 构的开关特性(例如，时间延迟、转换速度或巡回时间)。特定的 晶体管和栅极可以被观测，或作为整体的结构的输出可以被检测或 测量。
步骤550提供了，用于评估晶片制造中的一个或多个步骤或过 程的信息从测试结构的电活性获得。评估信息可能有多种形式。例 如，信息可以是在包括多个晶片制造的期间统计并公式化的。这些 信息可以被立即应用。例如，在特定测试结构的输出在可接受范围 的情况下，制造可以被停止或对后续晶片进行调节。。无论如何， 评估信息可以用于对特定制造过程、步骤或顺序的调整和修正。
根据在此描述的实施例，测试结构由电激活开关结构和其他装 置组成。在一定的条件下，测试结构可以展示电活性，并且电活性 的测量可以与关于芯片、晶粒或晶片的信息相关联。特别地，电活 性可以被测量并且常常基于一个规则被使用，该原则是上述电激活 开关结构与开关元件的设计过程中的离散加工元件的变化有关。电 活性可以作为到合计PSTS的输出422被测量，或者为PSTS的每 个元件点对点地被测量。
在一个实施例中，测试结构可以被开发为放大栅极长度的影 响，但减小其它制造步骤的影响。在栅极长度变化的实例中，随着 栅极长度的增加，延时增加，公式(2)简化为，
(3)ΔP≈F/L·ΔL
以及从该开关电路测量得到的变化ΔP，与和栅极长度相关的过程 变化ΔL成比例。
图6示出了根据本发明的实施例的用于PSTS如何被开发和使 用的更详细的方法。对于给定的制造类型(例如MOS，CMOS， Bipolar，BiCMOS等等)，步骤610提供了被选择和/或使用的简单 的标准部件电路元件。图7A示出了用于CMOS技术的合适的标准 部件电路元件的方面，指示沟道宽度(W)和长度(L)。本领域的 技术人员应该明白，简单的元件也可以为其它制造过程定义。该方 面包括：(i)一个或多个栅极702(由用于CMOS的n型和p型晶 体管制成)，可以从不同的维度进行操纵(例如长度或宽度)，(ii) 关联的串联电阻(R)706和电容(C)708，(iii)标准部件709的 可调负载，或输出端，它们可以被看成是来自或到测量链中下一级 器件的输入。一类合适的标准部件电路是CMOS反相器链，如图 7B所示，其示出了在基本标准部件电路中的CMOS反相器的使用。
图7B示出了PSTS，其包括可以与与其相关的功率/激励和输 出焊垫一起形成在晶粒的有源区上，并被设置为进行延时测量，延 时测量对制造步骤的属性和结果敏感。PSTS可以包括在如图7B所 示的实现中的具有两个或多个串联连接的反相器的电路元件710， 其是CMOS开关元件。在实施例中，每个反相器712包括一对互补 CMOS晶体管。更具体地，每个反相器712包括P沟道型晶体管 (PMOS)722和n沟道型晶体管(NMOS)724。在每个反相器712 中，NMOS晶体管724与PMOS晶体管722将它们各自的栅极连接 在一起作为输入，以及漏极连接在一起作为输出。PMOS晶体管722 的源极连接到正向电源电压，NMOS晶体管724的源极连接到反向 电源电压。PMOS晶体管722的衬底正向偏压(特别在正向电源电 压)，而NMOS晶体管724反向偏压(特别在反向电源电压时)。技 术上可以实现在提供较小的电压时操作电路(参阅U.S.专利号 5,936,477公开了用于低电源电压的Forward Biased Source-Tab Junction)。
图7B所示的电路元件是可以被操作以展示涉及晶片的制造步 骤或顺序的属性的电活性的结构的实例。此外，一系列的反相器可 以被设置或结合在较大结构中以构建过程敏感结构。。这样的结构 可以提供指示性能参数的输出。在所示的实施例中，该性能参数可 以是结构的输入与输出之间的延时，或是该结构中一些其它的晶体 管开关速度的标志。例如，如果人为地通过制作步骤或顺序来改变 该结构中的一些反向器712的晶体管722，724的开关速度，则可 以将该结构放在不同的位置和/或不同的开关环境，使得这样两个结 构之间的延时的不同表现出晶片制造中的加工偏差。
在实施例中，PSTS可以包括三个基本阶段：输入缓冲711，测 试阶段713和输出缓冲715。测试阶段713含括可操作的电路元件。 输入缓冲711和输出缓冲715通过控制功率输入来控制测试阶段 713的晶体管的导通速度。一旦将功率提供给测试结构，测试阶段 713的晶体管显现出设计基线和放大特性，这些特性与其正在测量 的制作步骤或顺序的结果有关在实施例中，对于下面描述的测试结 构，输入和输出缓冲711，715是相同的。
在步骤615中，选择了制造步骤或顺序的属性。该属性与特定 性能参数有关，其中该性能参数是可以从测试结构的电活性测量 的。
步骤620中一个或多个测试电路模块形成一类，其中在至少一 些类中的测试电路模块被设计用于提供性能参数值，该参数值被夸 大用以说明其如何与所选择的制造步骤或顺序的存在相关。特别 地，在特别的类中的每个测试电路模块的性能参数测量中的变化表 现出在相应的制造属性中的变化。在一个实施例中，将类中每个测 试电路模块的性能参数的测量的变化与来自基线结构类的相同测 量的相似变化相比较(见步骤635)。选择各个模块的结构设计，使 得开关电路的最大敏感度对应于在该步骤中执行的特定过程参数。 器件电路分析程序，例如不同版本的Spice或Spectre或平稳数值模 拟方法，可以被用于实现这些。
步骤625提供了，在不同的测试模块类中的开关元件布置在测 量地形内，使得开关元件在晶片处理过程中服从测试。测量地形怎 样被应用的例子包括用于频率和相移的基于延迟的测量。在图7C 中，一个或多个延迟敏感元件731被放置在一系列反相器734之间 或嵌入在其内部，并经受控制730，或触发，然后经过反馈740连 接回其本身，形成了环形振荡器(RO)。在图7D中，增加了输出 750以指示相移产生基于相位的反相电路。延迟敏感元件731对应 于图7A所示的可以被控制的结构。完整的测试结构可以包括按测 量地形放置的测试模块。可以通过各个的性能参数的测量被评估 (例如基于延迟的测量)的制作相关属性的类型，包括Leff、互连 电阻和电容、栅极电容，漏泄电阻和其他性能参数。在一个实施例 中，为在相同位置的不同放大的敏感性设计的单独的PSTS，或具 有一个特定敏感度的相同的PSTS，或上述两种情况的结合可以通 过晶粒或晶片被分散，并且设计有每个位置或敏感度类型或两者的 不同的输出“标志”(如，频率或相移)，以及因此可以被同时却分 别地被检测。在该实施例中，探针板包括与晶片上预定位置匹配的 检测器和激励，它可以被用来同时探测晶片上的晶粒，并增加通过 量。
可以构建一类测试结构，用于单独制造属性和基线。为每个加 工步骤或多个步骤建立PSTS或多组PSTS的过程被重复，直到所 有期望的加工步骤被包括。
在步骤635中，形成了结构的基线类。在实施例中，基线类由 与一个或多个测试结构类相同的模块构成。这些基线结构被设计为 或者对PSTS的放大的加工步骤的灵敏度不敏感，或者被设计为当 与具有放大的敏感性的PSTS共处一个位置时，两结构的结果的差 异对加工步骤具有放大的敏感性。当结构的基线类不必要时，这种 测试结构的使用具有十分有益。
步骤640提供了，每个包括基线PSTS的PSTS类分布在晶粒 内。在步骤645中，电活性的测量通过每个测试元件进行。如图7C 和7D所示，电活性的实例包括器件性能测量(例如频率和相移)， 其指示过程敏感结构的响应。电活性可以包括每个PSTS怎样处理 和输出测试信号，以及PSTS的单个元件怎样执行(例如，单个栅 极开关的定时和转换速度以及形状)。如在本文中其它地方提及的， 电活性的类型可以包括电活性输出信号和光子信号。光电子信号可 以从由测试结构产生的光子信号中被检测并分解。此外，结构可以 被设计为电活性产生到达检测衬垫的电磁和/或光电子信号(例如图 11所示的元件130)。此外，结构可以被设计为允许电子束和离子 束技术检测在检测衬垫呈现的电活性。
在步骤650中，分析了在步骤645测量的变化。分析可以是在 特殊类中的PSTS之间，或在PSTS的类(单独或成组)之间，或 彼此比较，或非PSTS装置的“简单”速度测量，或非敏感结构。 特别地，每个PSTS类都可以与PSTS的基线类相比较，以确定变 化是在特殊类中还是超过与基线变化测量有关的指定的变化。
图8是图6中描述的方法如何被执行的典型实例。图8示出了 包括基线PSTS(由标号802表示的输出)的分布在芯片810的不 同的位置812上的PSTS的收集，其通过物理上与彼此的紧邻以及 功率、信号和检测电路及焊垫协同定位并位于其中。假设基线PSTS 包括与用于一个或多个PSTS类的设计标准组件的开关元件相似的 开关元件。参考图8，PSTS的收集可能包括不同的PSTS类，其中 每个PSTS类对一个或一组过程参数敏感。由于在每个位置，其布 置接近，所有结构集合都将经历相同的处理变化，这些变化由局部 图样密度的变化和/或其他局部加工条件控制。加工过程中，控制结 构的测量将确定局部处理变化对该结构的影响，并且被用于标准化 和校准相对于其他过程和/或位置敏感测量的数据点，以及其各个测 量变化将被比较和计算作为其指示。变化将依次证明自身在邻近控 制结构的相应的PSTS中。局部处理变化导致对开关电路器件的物 理尺寸、或器件的参杂、或两者的变化。这些变化依次影响PSTS 的测量的性能相关参数(例如，频率或相位响应)。在一个实施例 中，基线结构与其结构的电测量比较对与过程变化最相关的一个制 造特性的隔离有利，因为只有对过程变化敏感的开关电路将表现出 其性能参数中的显著变化。这就允许一组测量在栅极模块问题(Leff) 和互连电阻中基线标准变化引起的互连凹陷之间区分、辨别。先前 的技术致力于在物理上接近芯片设计部分中放置不同的测试结构， 以模拟局部过程加载。相反，测试结构，与用于功率产生和调节的 结构相邻，并且信号检测辈布置在彼此相邻的位置，以及共同定位 在芯片的有源区内部和图样密度波动区附近。
图9A示出了测试阶段电路元件920，其可以与其相关联的缓 冲器，功率/激励和输出焊垫以及电路一起形成在晶粒的有源区，并 且为了产生关于基线电路或关于彼此的时延或相移，以放大p掺杂 或n掺杂栅极长度(分别为Lp，Ln)910，912对电路920的整体响 应的影响。这可以通过根据图7A所示的原则，修改开关元件、串 联电阻(R)和串联电容(C)来实现。此外，通过特别将Lp和Ln 设计为最小允许、近似最小或次最小栅极长度，而同时保持p掺杂 和n掺杂栅极宽度(分别为Wp，Wn)为较大值。为了使由局部图 样密度引起的变化具有相同的尺寸变化，ΔL＝ΔW，因此，变化是 整个栅极长度大于整个栅极宽度的部分或ΔL/L＞ΔW/W。这些器 件频率或相位的测量变化将对栅极长度高度敏感。相同的互连元件 920嵌套在电有源区或无源元件924中，以复制(模拟)局部电路 设计图样密度。正如本领域技术人员所认可的，对沟道长度的敏感 的单独的n器件或p器件可以通过Lp或Ln实现，其中Lp或Ln被设 计为放大Leff对电路速度性能的影响。
图9B示出了测试阶段电路元件920，其可以与其相关联的缓 冲器，功率/激励和输出焊垫以及电路一起形成在晶粒的有源区，并 且为了产生关于基线电路或关于彼此的时延或相移，以放大互连电 阻对电路的整体响应的影响。这可以通过特别修改互连934的长度 实现，使得由局部图样密度感应变化或厚度变化引起的尺寸变化， 将对这些器件的频率或相位的测量变化产生影响。修改互连，使它 的宽度保持在最小尺寸，并且选择长度以构造出足够大的串联电阻 以能够从图9B中相邻的反相器中，分辨出集合结构930的时间延 迟，以及这样在厚度和宽度上的局部变化将对元件930的延迟比对 图9B中的相邻元件产生更大的影响。梳齿特性936与互连934相 邻而不是电连接将确保PSTS不会改变并影响其附近的图样密度。 上述器件可以放置在一个或多个互连等级内，用来隔离来自于不同 互连等级的互连电阻的影响。
图9C示出了在晶粒的有源区上，与与其相关的缓冲器、功率 和检测元件及电路一起形成的电路元件940，并被设置为时延或相 移，以放大互连电容对电路的全部性能响应的影响。这可以通过特 别修改互连944的长度来实现，这样RC对集成电路元件940延时 的贡献可以与图9C中相邻元件的贡献区分开。因此局部图样密度 感应变化或膜厚变化引起的线到线的尺寸变化对元件940的频率或 相位输出测量的变化影响大于对图9C中其它的元件。邻进而不与 互连946电连接的附加特性946将确保PSTS不会改变其附近的图 样密度。上述器件可以放置在一个或多个互连等级中，用来隔离来 自于不同互连等级的互连电容的不同的影响。
来自图9A，9B和9C中示出的器件的测量补充将会描述整体 和单独的物理改变标志，这些标志提供了用于控制用于相邻器件的 互连处理的控制，该相邻器件用于芯片内的时间分配，时钟脉冲相 位差，以及任何互连结构的其它性能影响。
图9D示出了在晶粒的有源区上，与与其相关的缓冲器、功率/ 激励和输出焊垫以及电路一起形成的电路元件940，并被设置为引 起时延或相移，以放大栅极电容对电路的全部时间响应的影响。这 可以通过在已知的面积增量范围内，有目的地修改器件组的栅极的 面积(L×W)952，954和956来实现。每一增加量都将影响这些 具有不同面积对周长值的器件的频率或相位的测量变化，这与栅极 膜堆变化(面积)对栅极周长区域(源-漏注入和光/蚀刻)有关。 其它器件与电路元件920类似，相邻而不电连接图9D中的器件， 如图9A，9B和9C所示，将确保PSTS图样密度与它周围的有源器 件的器件密度类似。
图9E示出了在晶粒的有源区上，与与其相关的缓冲器、功率/ 激励和输出焊垫以及电路一起形成的电路元件980和990，并被设 置为时延或相移，以放大栅极电容对电路的全部时间响应的影响。 选择标号为982和984的器件，使器件分别具有与电路元件960和 970相同的性能。比较图9D和9E中器件之间的频率或相位延迟结 果，分离蚀刻的边界效应(图9E)和源-漏扩展电容(图9D)。其 它器件与电路元件920类似，邻近而不电连接图9B中的器件，如 图9A，9B和9C所示，它们将确保PSTS图样密度与它周围的有源 器件的器件密度相似。用于这些器件的变化的源也可以包括栅极绝 缘材料中存在杂质，栅电极掺杂隔离等等。
图10示出了在晶粒的有源区上，与与其相关的缓冲器、功率/ 激励和输出焊垫以及电路一起形成的电路元件940，并被设置为时 延或相移，以放大和关联临界尺寸扫描电子显微镜(CD-SEM测量 法)与电临界尺寸(CD)测量之间的偏差。CD-SEM测量法通常 与划线中的电有源装置相关以确保用于CD的“良好”的加工窗口 —即CD满足电处理标准，在加工过程中被确定。由于CD-SEM对 源漏扩展注入的电效应，或沟道掺杂特性不敏感，所以只是例行公 事地执行该相关，以确定与测量的物理CD等同的电CD在标准范 围内。如图所示的结构可以测量开关电路元件之间的信号延迟，以 及CD SEM可以测量用于在定时结构的附近内的独立且密集的结 构的CD变化。来自两者的数据都被用于确定光刻和蚀刻处理窗口。 在图10中，创建了器件的隔离区1010与器件封装区1050。设计了 重复电路元件1030，使得元件1040的栅极长度1042在几何上与隔 离线1020相同。类似地，密集线1060与密集封装区域中的器件1080 的栅极长度1082，具有相同的设计。隔离区域1010与密集区域1050 的电测量，以及隔离线1020与栅极长度1042的CD-SEM测量，连 同密集线1060与栅极长度1082，用来建立物理栅极长度(L)与电 栅极长度(Leff)的相关性。当测量的频率变化或频率变化与CD-SEM 结果相比较时，可以直接确定偏差。
根据另一实施例，反相器链(见图7B)被设置为部分测试结 构，以测量n沟道和p沟道器件开关速度，以及当该链以产品加工 原始设计的时钟脉冲速度被提供功率和激励时，与整个链相关联的 全部时延。这些结构的放置与测量，以及与它们相关联的功率/激励 和数据收集电路，和有源区芯片区内的衬垫(见图8)因此允许对 这些结构的内置芯片变化进行评估。这些结构在芯片有源区中的布 置，也可以在金属喷镀的第一等级上提供一个简单收获率筛，用来 隔离落在期望的性能规格以外(例如，速度较慢)的晶片，使其不 再继续制造过程。
在另一实施例中，测试结构的简单反相器链(类似于图7B) 可以被设计为使得链中的多个元件具有对过程波动敏感的设计缺 陷。例如，可以在栅极带状区域添加额外的衬线，使其更可能“浮 渣”，削弱固有的蚀刻特性并导致栅极带和相邻金属带之间的细缝。 在晶粒(芯片)的有源区内这些结构的放置与测量，分段固定光刻 散焦步骤和过去已知的最佳焦点，将因此允许内置芯片的变化的评 估，这些变化倾向于被减小，并允许重新调整和纠正光刻最佳焦点 设置，以及补偿相应于由于局部图样变化引起的对“浮渣”的敏感 性的过程蚀刻变化。
更进一步的，另一个实施例提供了，构建测试结构的简单的反 相器链，使得电路速度在器件处理失常与互连处理之间被隔离。这 些电路将被设计为添加固定数量的互连电容，这些电容具有典型的 分布长度。金属1沉积测量可以提供电路速度的内置芯片的变化测 量。由于在此披露的发明技术是非接触，非入侵，而只需要瞄准线 就可以实现的测量，在金属2或金属3沉积上的相同结构或在任意 向上的金属等级，包括最末金属上的沉积的后续测量，将允许对内 置芯片中由在金属1之后引起的互连RC延迟引起的芯片内变化与 在金属2、金属2等上的任何数量的过程和/或设计问题隔离。在其 它优点中，这样的设计聚焦在不在期望测量公差范围内的金属互连 顺序上产生工程资源。一旦金属互连处理被修改，类似的测量可以 确定过程“混合法”的作用。
在另一实例中，可以在已有的成熟芯片中添加高级客户设计的 电路子集。在芯片区域的有源区内，布置与测量这些结构，将因此 允许在局部图样变化中评估这些新电路的芯片内变化。这种结构的 布置也在镀金属的第一等级提供了一个快速产出量筛，以隔离比期 望电路慢和快的电路，产生快速反馈给设计者，以在将该设计投入 大量生产之前，对电路进行进一步的优化。
本发明的实施例计划各种其它的电路设计作为测试结构使用。 在其它的优点中，在此描述的实施例可以容易地适应如今已知的被 制造的n沟道和p沟道器件，以及在未来的制造过程中被考虑的更 复杂的器件。
可以使用各种基于计算机的电路和本行业技术人员已知的物 理设计和分析工具，对上述的专用测试结构进行设计。这样的设计 工具的实例由加州的斯坦福大学的综合系统中心开发的 “PROPHET”。由于PROPHET和类似的设计工具可以预测用于不 同过程参数值的电路特性，结构的设计可以被优化以提供仅对选择 的过程参数的敏感性而不对其它参数敏感。
根据图8所示的测试结构及与其相关的功率/激励和检测电路 以及衬垫在晶粒或芯片上的布置是一种可选择的设计。根据一个实 施例，这样的结构沿主对角线布置在产品芯片内部。可选地，结构 可以按多米诺图样布置，例如，包括芯片的左上，右上，中心，左 下和右下区域。可选地，例如，在微处理器(MPU)，中央处理单 元(CPU)和ASIC装置中，测试结构可以靠近边界布置在逻辑核 心，或SRAM模块等的内部。需要注意的是，芯片上测试结构的精 确位置对于本发明不是必要的。其它适当的位置选择也是可以的， 包括晶片上未使用的部分、专用测试芯片、划线区以及在测试晶片 上。
用于测试结构的芯片内部功率和信号产生
有许多使用测试结构对制造进行评估的方法。为了在制造完成 之前使用测试结构，必须克服一定的困难。在这些困难中，测试结 构需要在剩余芯片上的集成电路被完全形成之前被激活。此外，期 望对晶片上尽可能多的芯片进行测试，而不毁坏或损害芯片。
在此描述的实施例提供了晶片内的测试结构。测试结构被提供 有来自晶粒有源区或划线区内的协同定位结构的功率和测试信号 以评估晶片的制造。为了发明的一个目的，以非破坏，非接触和非 入侵方式将提供给测试结构的晶粒内激励信号、要求的功率和测试 /触发信号提供给芯片。此外，在传导材料沉积在晶片上之后(例如， 局部连接或金属1之后)，测试结构可以在任意点被激活。因此， 一个实施例表明：测试结构分散到许多(如果不是全部)位于晶片 上的(包括划线器和晶片或测试芯片的未使用区域)芯片，并且测 试结构可以被触发，激励或在不同的制造(在线)阶段被激活。每 个测试结构都可以重复使用，而不会影响芯片的后续使用，也不会 造成制造的加工过程的中断。以这种方式使用和测试测试结构，可 以确定关于如何控制和/或改进制造的有价值的信息，特别是在芯片 /晶粒的有源区内。这种信息可能是在晶片上(例如晶片的角落)， 晶粒或特定芯片，或晶片级上具有区域特性，所以可以应用于形成 在同一晶片上的多个芯片，并能进行晶片到晶片，组到组的进一步 比较。而且，根据前面对其它实施例的描述，测试结构可以被专有 化以提供关于处理变化和/或一个或多个晶片制造步骤的信息。
图11是典型的方块框，示出了部分被制造晶片的组装区的示 意图，包括晶粒内部区域，具有可以测量与制造的处理步骤或处理 步骤顺序相关的性能参数，或用于性能相关(例如速度)地监视晶 粒或晶片内的相同区域的测试结构。测试结构可以在一个或多个制 造步骤中被使用以评估晶片的制造。在如图11所示的实施例中， 测试结构1120，功率接收器1112，测试/触发接收器1110和检测衬 垫1130可以协同定位在芯片1102内，并且可以被重复测试并不被 损坏。此外，芯片1102可以在完成制造过程或部分完成的状态下 被测试。例如，根据图11描述的实施例，测试结构可以在晶片制 造的早期被激活并被测试，用来评估一个或多个初始制造过程；然 后在制造后期激活，用来评估后续的制造过程。一旦制造完成，测 试结构可以被激励/激活并被测试，以对芯片的全部制造和/或性能 进行评估。
根据实施例，芯片1102具有测试/触发接收器1110、功率接收 器1112、一个或多个测试结构1120(可能是不同类或设计)和相应 的检测衬垫1130。所有这些元件都可以形成在多于一个的用于晶粒 内测量的位置中的晶粒的有源区上。功率接收器1112可以被激励或 激发，以为测试结构1120产生功率信号。在实施例中，功率接收 器可以用一个或多个光电二极管制成。功率信号与测试/触发信号的 结合激活单独的测试结构。测试/触发接收器1110可以被激励或激 发以产生用于测试结构1120的触发信号。在实施例中，测试/触发 接收器由一个或多个具有快速瞬时响应的光电二级管组成。测试/ 触发接收器1110和功率接收器1112均可以由外部能量源激励或激 发。特别地，测试/触发信号和功率信号可以激活测试结构1120， 使其显示可检测的电活性。电活性包括，但不限于此：热电子感应 光子的发射(可以被检测，因为时间分解的光子发射是与有源结中 开关事件时间相关)，一个或多个电信号的输出，一个或多个电光 属性的类型中的时间相关变化(例如，电荷感应，电整流和/或电吸 收)，和/或互连结合处的其它电活性。
为了不对芯片1102的可用性造成机械的或电的毁坏，损伤或 干扰，以及防止或中断制造过程中更多的步骤，实施例表明，有源 区协同定位的测试/触发接收器1110和功率接收器1112通过少接触 和非入侵的能量媒质被激发。其它实施例中，测试结构内部晶粒仅 由功率信号激活。在任意情况下，通过协同定位(在相同晶粒的相 同有源区中)具有测试结构的内部芯片能量源(功率/测试)可以完 成测试结构的激活。在图11所示的实施例中，从晶片外部分离出 的能量源和触发/测试源(例如光束)可以用来激活测试/触发接收 器1110与功率接收器1112。在一个实施例中，第一能量源1108可 以引导持续能量束进入功率接收器1112，因此用于测试结构1120 的结果功率信号是持续的。第二能量源1106可以引导时间(和/或 幅度)调制光束进入测试/触发接收器1110。调制的光束引起调制 测试信号被输入测试结构1120。测试结构1120的后续电活性可以 基于来自测试/触发源1106的调制输入。测试/触发接收器1110可以 同功率接收器1112同时被激活。根据一个实施例，第一能量源1106 是产生持续能量源作为功率的激光束，而第二能量源是产生脉动 (如，按时选通)调制光束的激光。
可选地，相同的能量源1108可以被分割，一部分用于功率接 收器1112，以及另一部分可以被调制并送往测试/触发接收器1110。
由测试结构1120被触发引起的电活性，可以被测量作为性能 参数。例如开关速度，相位或信号延迟，或转换速度。在一个实施 例中，开关速度可以被点对点测量(单独的栅极级)，例如单个的 晶体管，还有测试结构1120上的端到端。测试结构1120可以被专 用化，使得性能参数可以与特定制造步骤或顺序的信息相关，以及 更具体地，为芯片或晶粒，晶片，或从一个晶片到另一个晶片的步 骤变化。评估信息可以包括对预测最终制造质量有用的器件速度的 直接性能测量、和/或由某个制造步骤引起的解析过程变化的信息， 过程变化的信息包括特定过程的结果和过程如何被执行的信息。
在一个实施例中，一些被触发的测试结构1120的电活性，可 以是光电子效应形式的节点信号输出。例如，器件开关的热电子发 射的核心是无探针测量技术，可以通过使用设计好的光子探测器 1142来应用。在另一个例子中，其他光电子效应，例如电荷感应电 吸收和电整流，需要使用探针/探测器1142。在另一实例中，电子 束探针/探测器可以用来探测点对点开关事件。
探测/触发信号也可以用于为基于时间的测量提供一个重复性 的“定时边缘”，其中基于时间的测量能产生点对点信息，并且作 为测试向量，可以用于逐个点测量测试结构的响应。分析每个点(基 本上在输出点/检测衬垫)的输出信号，以确定测试结构1120的内 部电极、晶体管或其他节点是如何影响测试信号的。点对点输出信 号可以反映在单个晶体管转化或改变其状态时的信息，也可以反映 有源电路对测试信号如何在时间和形状上点到点的改变和演化的 影响。因此，从晶体管和测试结构其他组件输出的节点信号提供关 于在特殊晶体管、栅极或测试结构中的其他节点处如何处理测试信 号的信息。因为来自单个晶体管的电活性被观测到，关于测试信号 如何被处理的信息可以说是“节点-节点”的。在这个实施例中，测 试信号也可以用于提供基于时间的测量所需的定时“边界”。同样， 对于本领域技术人员，测试向量可用于复杂的诊断/设计目的，以及 关于制造过程中晶片或晶粒的分析。这就是通常基于封装执行的任 务(加速钝化和完全处理的晶粒)。
作为对电活性的节点-节点检测的替换，使用测试/触发向量的 实施例可以从集合中一个测试结构检测电活性，这意味着电活性反 映出功率或测试信号如何在测试结构的输入与输出端之间发展(并 且不是在测试结构的单个栅极和节点处)。这种电活性可以是集合 信号输出。为了以非无接触和非破坏性的方式检测从检测结构1120 输出的集合信号，可以使用检测器衬垫1130。检测器衬垫1130可 以将来自测试结构1120的电输出信号转化为其他电活性，其可以 通过无接触方法和媒质来检测。跟所讨论的一样，电输出信号反映 了在测试结构的输入与输出级之间如何处理测试信号。
在实施例中，测试结构/电路的总时延可在频率上明显的，并且 检测器衬垫1130与基于测试结构1120的电信号的信号电磁(比如 电容性地或电感地)耦合。接收器1140可放在检测器衬垫1130上 面，以检测和测量来自衬垫的信号。对于测试结构1120的节点-节 点检测，适当的探针/探测器1142可用来探查/检测来自测试结构地 单个栅极的信号。例如，激光探针和光检测器，用于电子整流或电 吸附效应；或者具有适当时间选通检测器的电子束探针；或者时间 分辨检测器，用于热电子感应的光子的无探针测量。
可以从输出信号识别的信息为性能参数值提供确定类型和/或 范围。而且，测试结构1120可以被设计为，无论以基于时间的节 点-节点的形式，还是集合的(输入/输出)延迟信号，其活性在晶 片的制造过程中对特殊制造步骤敏感。正如在本申请中其他地方所 提到的，性能参数值可以通过很多种方式分析，以评估晶片制造。 例如，性能参数值的方差可能使用普通的测试结构被限定，该测试 结构设置在一个晶粒的多个位置，或跨越晶片的很多晶粒和其他位 置。因为性能参数值可能依赖于测试结构设计，所以一个实施例提 供，性能参数值识别关于特殊制造步骤或顺序的信息，包括工艺偏 差。
例如在图11中所描述的实施例可能消除跟踪行和其他机械探 测装置的使用，其存在于到芯片1102的划线中，用于提供检测和/ 或功率信号和激励。这种机械接触的消除使得满足由晶片形成单独 的芯片在制造过程结束的时候被密封的关键和必需的要求。根据当 前芯片设计，密封要求芯片对潮湿和来自周围环境的其他污染不敏 感，对于大多数(如果不是所有)半导体元件的要求。因此，正如 在图11中所示方案可以识别或确定多种类型的性能值和芯片1102 或其晶片上的大量位置，而不影响芯片1102的可用性。另外，方 案允许测试结构1120在制造过程中的每次选择步骤时被激活和触 发。可以使用多类的大量测试结构。同样，在制造过程的不同阶段， 可对晶片1102重复执行测试。
图12示出了根据实施例的用于在用于测试结构的功率和测试/ 触发信号在晶粒内产生时使用测试结构的方法。参考图11的元素， 目的是为了说明用于实施所述方法的合适的元件或上下文。
在步骤1210中，功率信号被包含在晶粒有源区内，并在制造 过程中或在其完成之后，施加到测试结构1120特殊接合点。
在步骤1220中，测试/触发信号在芯片内(有源区中)产生， 并施加到一个或多个测试结构1120。测试/触发信号可能由外部的 非接触能源(如第一能源1106)产生，该能源给芯片上的指定区域 提供能量，并且使得该区域产生测试/触发信号(或其等值量)。根 据实施例，将功率和测试/触发信号施加到一个或多个测试结构，使 得测试结构活化为表现电活性。步骤1210可能与步骤1210同时执 行。特别地，功率和测试/触发信号的应用应该是同时的。功率信号 可能与测试/触发信号以相同方式产生，其中外部的非接触能源可以 给芯片上的指定区域提供能量。参考图11，被提供能量的芯片的指 定区域对应于功率接收器1112。在一个实施例中，芯片1102上的 单一区域在一个或多个测试阶段，可能被一次或多次用于该芯片上 的多个测试结构分配功率。
在步骤1230中，检测由被激活的独立测试结构1120引起的电 活性。测试结构(其自身可能对制造步骤敏感)的电活性的形式可 能是节点-节点输出，集合信号，以及其组合。探测任何一种类型的 电活性可能需要用到特殊设计的探针(如果需要)和相关的检测器， 如在本申请中其他位置所描述的一样。在集合的(输入/输出)信号 的实施例中，检测衬垫1130的添加发射出信号，信号对应一个或 多个测试结构的集合输出信号(包括测试结构的单独节点)。正如 在别的地方所讨论的，集合输出信号可以被提供签名，以识别对集 合信号有作用的测试结构。
步骤1240提供已检测到的电活性被翻译作为性能参数方差， 其与和生产量有关的质量度量有关，或与工艺顺序中的工艺步骤有 关。性能参数的实例可能和以下这些有对应关系：(i)整体上或在 独立的门电路中，测试结构的转换速度；(ii)关于对测试结构1120 的输出信号与输入信号如何不同的频率或相位的延迟；以及(iii) 测量一个或多个晶体管的转换速率和形状(及时)，或测量整体上 测试结构的集合信号。
根据实施例，步骤1250提供，性能参数的方差、或基线的方 差被分析，目的是为了使它们和一个或多个特殊的步骤、步骤的顺 序、或在晶片制造中的工艺相关。在一个实施例中，性能参数值得 方差被确定，以识别工艺偏差。其他分析功能的例子包括执行性能 参数间的比较，其由在晶粒的不同位置或具有不同设计的单独测试 结构进行的测量。这个分析可包括使性能参数值(或其方差)和特 殊制造特性相互关联，该特殊制造特性与在测试结构被激活之前在 制造进程中执行的特殊工艺相关。
如所描述的方法可以在不影响或损坏芯片的前提下实施。功率 和测试/触发信号的使用，还有对来自测试结构的信号的探测，可以 不影响密封(或钝化)晶粒/晶片的需要而执行，并且其可以在晶片 制造完成之后重复利用所有它的元件。
功率产生和调整
如图11中所描述的测试结构可能对于输入信号的变化是敏感 的。特别地，提供给测试结构的输入功率的任何波动可能使测试结 构的输出放大或歪斜，造成对工艺偏差或制造特性起作用的输出变 化不明显。此外，因为在与测试结构配置的接收器端用来产生功率 信号的能源是在芯片的外部和分开的，将能量转换为功率信号可能 具有不稳定性和起伏。结果是由芯片外的能源产生的芯片内的功率 信号可能需要适当的缓冲、调整(例如整流)和/或稳定化。
图13A示出用于调整由外部电源产生的输入电压的电路，该外 部电源可以与功率接收器、测试/触发接收器、测试结构和检测衬垫 共同放在晶粒有源区中。电路1305包括光电二极管1304、调节器 1310、芯片内参考电压机构1316(用来提供参考电压)、和PSTS 1318 (如图4中所述)。在所示的实施例中，外部电源是连续波(CW) 激光器1302，其将光射到光电二极管1304上和参考电压电路1316 (如带隙电压参考)上。在可选实施例中，光电二极管1304以某 种模式操作，以调节和固定到PSTS 1318的电压在一个窄范围内。 光电二极管1304产生电压，其通过调节器1310来调节和稳定。在 外部电源是CW激光器1302的实施例中，调解器1310为PSTS 1318 调节电压，以使其电压在窄宽和范围内。在外部电源进行变动(如 脉冲幅度，时间，选通调制)的情况下，调节器1310也可以将输 入电压整流。调节器1310可包括比较器1312，其比较输入给PSTS 1318的电压电平和由能带隙电压参考1316提供的参考电压。比较 器1316的输出可以提供给调解器1310，以对到PSTS 1318的输入 的电压进行调节。在一个实施例中，调节器1310包括电压倍增器 电路(诸如开关电容器倍压器)，用于包括电压倍增器的调节，用 于需要比由功率接收器产生的电压更高的电压的测试结构。
PSTS 1318的灵敏度可能需要输入电压很稳定，或在一个窄带 的变化范围内。在由光电二极管1304提供的电压超过带的上限的 情况下，调节器1310可以降低到PSTS 1318的输入线上的电压。 当到PSTS 1318的输入线上的电压比带的下限低的时候，调节器 1310可能断开或在减少的容量中工作。它也可能增加到PSTS 1318 的输入电压。可选地，反馈机构可以发信号给激光器1302，以增加 传递给光电二极管1304的光量。下面提供如何调整电路1305以完 成反馈(包括不够的电源)的方法。
图13B中示出了电路1325，用来调整由外部电源产生的输入 电压，同时允许到激光源1302的反馈，该激光源可以与功率接收 器、测试/触发接收器、测试结构和检测衬垫共同放在晶粒有源区中。 电路1325可包括光电二极管1304、参考环形振荡器1308、PSTS 1318和反馈机构1326。在实施例中，激光器1302将光射到光电二 极管1304上。在实际情况中，可能使用一系列光电二极管。环形 振荡器1326提供了频率输出，其与来自光电二极管1304的电压直 接联系且被其改变。特别地，环形振荡器1308作为电压控制的振 荡器(VCO)，其频率被反馈机构1326所接收。一个或一对电容衬 垫1328、1329组合以将振荡电压转换为反馈信号，以调制激光器 1302的输出。当由激光器1302产生的电压比PSTS上带高的时候， 环形振荡器的输出频率将高出所预期的范围，并且到激光器1302 的反馈信号使激光器的输出减小。当由激光器1302产生的电压低 于PSTS低带时，环形振荡器输出频率过低，并且反馈信号使激光 器1302增加它的功率。以这样的方法，VCO 1308和反馈机构1326 的组合可以用来监测和控制激光器1302，以在需要的情况下调整、 增加、和降低功率。激光控制单元1332监测和控制激光的定时和 功率输出。调制器1331，如声光和/或电光调制器用作调制定时和 激光的振幅输出，并且还能够用于噪声抑制。
图13C示出了电路1345，用来调节由外部电源产生的输入电 压，同时允许对激光源1302的反馈，该激光源可以与功率接收器、 测试/触发接收器、测试结构和检测衬垫共同放在晶粒有源区中。电 路1345可能需要相当低的功率(相对于测试结构、用于衬垫的输 出缓冲电路和驱动的功率需求)。电路1345包括光电二极管1304、 电压倍增器1342，反馈机构1326，PSTS 1318、和调节器1350。在 实施例中，使电压倍增器使用交换电容器电荷泵。调节器1350可 包括带隙电压参考1352、比较器1354、脉冲宽度调制器1356、和 分路调节器1358，如电压抵消电路。在实施例中，图13B和13C 中的激光器1302的输出可以被激光功率控制器控制，以调制其振 幅和/或选通(脉冲模式)功能。使用由激光器1302发出的激光可 以启动来自光电二极管1304的相当小的电压电平。电压倍增器1342 可以增加光电二极管1304的电压，使得输入电压超过用于PSTS 1318正常工作的上限和下限电压。输出电压的变化是由制造特殊差 别造成，而不由输入信号电压变化造成。比较器1354可以将在线 路上的电压和有带隙电压参考1352的参考电压进行比较。如果超 过参考电压，电压抵消电路1358被触发以排出电流。这可能和被 超过的每个电路的晶体管的阈值电平一致，因此引起各晶体管在不 同的(未接收)电平和时间进行转换。每个电压抵消电路1358可 以只排出排出的总电压中的一部分。当电压抵消电路1358被转换 时，电压被提供给脉冲宽度调制器1358。脉冲宽度调制器1356调 制过电压。调制的过电压提供给反馈机构1326。如图13B中所描 述的，该调制的电压信号用来增加或降低激光器1302。在激光器 1302产生出过多电压的情况下，调制的电压引起激光器1302降低 功率。在实施例中，当激光器1302不能提供充足的功率时，脉冲 宽度调制器1356变得安静。变得安静的行为是到激光器1302以增 加其功率的输入。当激光器1302足够增加从光电二极管1304提供 的电压时，脉冲宽度调制器1356可以重新启动。激光控制单元1332 监视和控制激光的定时和功率输出。调制器1331，如声光和/或电 光调制器，用来调制定时和激光的振幅输出，也可用于噪声抑制。
如图13C中所示实施例有很多好处。在这些好处中，相对低的 功率在缓冲用于PSTS 1318的输入电压中被消耗。此外，对激光器 1302的反馈指示激光器增加或降低功率，按照在一个或多个晶粒、 划线区或晶片的其他位置上分布一个或多个测试结构的稳定性和 可重复性所需要的。
多种技术可以被用来产生和调节芯片内的功率，以致能够对芯 片上的测试结构进行操作而不造成对芯片可用性的不利影响。根据 如图13A、13B和13C描述的实施例，芯片内的功率发生器是通过 使用激光束来完成的，该激光束提供激光源以激发或为能量接收衬 垫1304供给能量。CW功率信号可能发生。一些或全部的芯片上的 测试结构可能使用功率信号。在一个实施例中，功率信号的应用和 其他的用于测试/触发信号的能量束同时使用。用于一些或全部的在 芯片上的测试结构的功率信号可以通过被通电功率衬垫而产生。
可选功率发生
如在图13A-13C中的实施例所述，和在本申请其他地方所描述 的实施例，一个在芯片外部的用于在芯片内部产生功率信号(以及 可能是测试信号)的功率源是激光器，其将能量束射到光电二极管 或其他接收元件上。不过，可选的功率发生机构也是可以使用的。
图14A和14B示出了实施例，其中热电(或反向热电，又称 作赛贝克效应)机构与激光器或其他能源相耦合，目的是为了引起 片内产生功率或测试信号，其可以与测试/触发接收器，测试结构和 检测衬垫共同放在晶粒有源区中。图14A是p-n(掺杂)结构的顶 视图，该结构被修改使得将其“p”区域1402和“n”区域1410分 开。图14B是沿着线A-A的相应的截面图。对于CMOS，可通过 接触衬垫1430电寻址的n阱1404被添加，以使p阱1402与衬底 1406隔离。所得的间隙1414(图14B)产生了。导电板1450，例 如可以由金属形成，将“p”区域1402同“n”区域1404互相连接 起来，然后放置在“p”区域1402、“n”区域1404上、以及间隙 1405上，以节省空间。
激光器或其他能量提供源可用来加热衬垫1450。激发的热量输 入相应的“p”区域1402和“n”区域1410。结果是热量分别远离 或迁向“p”区域1402和“n”区域1410，其依次产生分别对触点 1440和1442相反方向的电荷运动。因为大多数载流子是用于“p” 和“n”区域的相反符号，电荷在结构上添加，以形成跨越衬垫1140 和1442的集合电压。反馈或调制电路可以用来调制用于稳定性和 可重复性目的的功率。
其他功率发生机构也可以使用。如，感应功率发生机构放置在 晶粒中的感应元件上。另一感应部件在感应元件上运动，以从感应 元件在晶粒中产生电流。反馈或调制电路可以用来调制用于稳定性 和可重复性目的的功率。
其他功率产生机构也可以被使用。这些机构的实例包括使用 RF信号以产生电流或电压。如，RF信号可以施加到电阻元件以产 生电压微分。可选地，电容耦合可以被用来产生足够的能量以产生 功率信号和测试信号中的一个或两个。反馈或调制电路可以用来调 制功率以达到稳定性和可重复性目的。
在另一实施例中，第一能源1108可以将已调制的能量束射到 功率接收器和调制器1112上，使得用于测试结构1120的所得的功 率信号被调制，虽然在与测试结构速度相比很短的时期，并且通过 使用适当设计的接收器1112及其用于能源的反馈和调制的相关电 路，可以有效地控制传递和接收的功率的稳定性和恒定性。
用于半导体器件中电活性的非接触检测和测量的装置和电路
图15示出了一个机电非接触和非侵入的系统1500，用于激发、 检测和测量在晶片上指定位置的电活性。指定的位置可能和特殊测 试结构或其他元件的位置对应，该结构或元件能够显示电活性，其 可以预示芯片制造品质和产量、和/或与制造步骤、顺序或工艺被如 何执行相关。特别地，系统1500可以用来翻译从遍及晶片(包括 晶粒内部)放置的专门的测试结构中检测的电活性，该晶片与功率 和检测电路共同放置，其参数和它们的方差与电路性能直接相关并 影响电路性能，从而可以预测最终结果和性能产量或与在器件、集 成电路、晶片上的元件的制造过程中的制造步骤或次序的影响相 关。一个实施例预期系统1500检测和测量遍布晶片分布的专门的 测试结构、共同放置的功率和检测电路的电活性，包括晶粒的有源 区内部和划线区域内部(如图1B所示)。测试结构可以表现出夸大 了属性的存在(或缺少)和制造步骤或次序的结果的电活性。在图 4-10描述了这种测试结构可以如何实现的实例。以与图11和12一 致的方式，图15所描述的实施例可以配置为(i)激发测试结构， 并且(ii)从激发的测试结构检测电活性，使得所有元件都在晶粒 的有源区内部共同布置，并且不需要物理的导线和相关的接触，从 有源区到晶粒的非有源区或到划线、或晶片上在晶粒外及其有源区 的其它部分。
根据一个实施例，第一能源1510产生能量束1516用于接收器 1512。第一能量束1516可包括波长为λ1光辐射。第一接收器1512 可对应于设置在晶粒1550的表面上的光接收器(例如光电二极管)。 在一个实施例中，第一接收器1512是光电二极管或类似器件。第 一能源1510可以是诸如连续波CW功率激光器的装置(如激光二 极管或气体或固态激光器)，或其它类似的具有适当波长的装置， 以在光电二极管结构内部保证高效耦合、吸收和密封。当具体执行 时，由第一能源1510发射的电磁辐射的波谱可在第一接收器1512 的灵敏度区域内重叠。这样为接收器1512提供能量，用于产生和 转换电磁能量给电源1518。在一个实施例中，对于第一能量束1516 是电磁波的情况，接收器1512可能对应于电磁功率接收器，结构 类似于变压器。
根据一个实施例，第二接收器1522，测试/触发信号，被放置 在晶粒1550内部，以和第二能源1520适当地耦合。第二接收器1522 也可以是光电二接管或类似的电光器件，或金属线或电介质，用于 电子束或离子束能源和多束。第二能源1520可以是调制的功率源， 提供调制的射束1526。例如，第二能源1520可以是时间和/或振幅 调制的脉冲激光器。调制的射束1526可具有波长λ2，可以与能量 束1516的波长λ1不同。第二接收器1522由调制的射束1526提供能 量，从而产生交替或调制的测试/触发信号1528。
功率信号1518在被测试结构1530接收到以前，可被功率调节 器1519调节。信号调节器1529也可在测试/触发信号1528被测试 结构1530接收以前对其进行调节。这些调节、控制和缓冲电路， 类似于它们相关的接收机，与测试结构共同放置在有源晶粒内部区 中。在另一实施例中，如图13B和13C所描述的，在硅/器件前的 能量和定时源的预先控制和事后控制和调节可以实现，以进一步调 节测试结构的信号的稳定性。在功率信号1518和测试/触发信号 1528激发测试结构1530之后，来自测试结构的输出1538被发送到 检测器衬垫1540。检测器衬垫1540可包括用来接收输出1538的信 号接收器机构。在一个实施例中，检测器衬垫1540将输出传输作 为电磁RF信号1555，其然后可以被恰当耦合的非接触电磁RF检 测器1574接收到。一个实施例提供了，检测器衬垫的信号接收器 机构在将该信号转换为可被RF检测器1574检测的RF传输之前使 用独特的标识符对输出1538进行电磁标记。通过这个方法，RF信 号1555可具有电磁的签名，与对每个测试结构1530特殊和唯一的 东西有关系。签名唯一地允许鉴别在用于识别的晶片上分布的每个 测试结构的电活性，以通过其相关的签名精确定位和辨别。这允许 同时激发和探测在一个或多个晶粒和/或整个晶片上的测试结构。
作为使用RF衬垫1540和RF检测器1574对电磁检测的替换， 探针和检测器配置可以用来检测多束配置中在检测器衬垫1540的 电位变化。在一个实施例中，第三射束1557(可以为电子束形式) 可以射入并容纳在检测器衬垫1540(例如金属衬垫)内，以检测电 压势。从衬垫1540在检测器1573收集到的检测的二次电子发射将 随着衬垫的表面电势被测试结构1530的电活性调制而改变。调制 的表面电势将调制二次电子发射通量，使得被收集的第三射束1557 的电压对比变化，并且将被检测器1573探测。被用来产生测试/触 发信号1518的第二射束1516还可以用来改进第三射束1557(可能 是二次电子束)的信噪比。
在另一实施例中，第三射束1557可能是离子束，其照射在检 测器衬垫1540(用硅上的电介质制成)上以建立已知的电荷或电压 势。衬垫1540上该电荷与探针检测器1573的电容耦合将与测试结 构1530的电活性同时调制。用来产生测试/触发信号1518的第二个 离子束1516可以用来改进电容耦合的信噪比。
作为对例如用RF衬垫1540和RF检测器1574示出的电磁检 测的附加或替换，单个或一套节点-节点的检测器可用于当独立的节 点响应功率信号1518和/或测试信号1528时检测和测量测试结构 1530的不同节点的电活性的各种形式，或者通过比较第一和最后检 测的节点用于测试结构的集合节点。例如，检测器1572在结构1530 的链的第一节点处检测电活性。检测器1572从结构的链的第二、 以及随后的节点检测电活性。从第一节点到第二再到随后节点的信 号传播演变(如延迟，转化速率，“形态”等)可被直接确定，或 通过与到测试/触发信号1528的第一、第二和随后事件的延迟的比 较。在一个实施例里，节点-节点检测器是适当的光接收器(例如光 电二极管)，其检测在测试结构1530中各晶体管的栅极和连接中通 过转换活性引起光/光子的光电效应(如通过无探针时间分析光子计 数检测的光子发射引起的热电子，电荷感应的电子整流和被选通激 光器探测和检测的电吸附，等)。
作为光接收器，每个都可能检测和记录来自测试结构1530的 各种元素的光电信号。适当的具有物镜(和/或透镜组)的光学系列 将每个检测器1572耦合到适当的连接或测试结构中的连接。另一 方面，单个光接收器对波长λ1(能源)和λ2(测试/触发能源)的灵 敏度，可能被减弱或被完全屏蔽，以防止干扰，其中，λ1和λ2是来 自第一和第二能源1510、1520的射束的特征。在实施例中，一个 或多个检测器1572可与时间分辨辐射检测器相一致，能够提供关 于记录的热电子感应的光子发射的高分辨率的定时信息。这些类型 的光接收器可由设计为用于单个光子计数模式的时间分辨中的操 作的雪崩光电二极管和相关的电路组成。可选地，多通道平板光电 倍增器与适当的检测器耦合，可以用作光子计数器。
其他类型的检测器可以用来检测来自单个节点的不同类型的 电活性。
附加或替换功率和检测构造的实施例
附加实施例将采用可被激活并与交变内置晶粒电源(alternate intra die power source)一起使用的测试结构。例如，适当地调整 (conditioned)和控制的连续波CW激光器可以和如图14所示的电 热塞贝克发电装置1522一起使用。作为将激光器用作能源1520的 替换可将电子束源用于产生功率信号1518。例如，可将电子束用作 第二光束1526，并且将其连接到第二接收器1522上，第二接收器 可包括例如金属线，该金属线连接到将由电子束聚集或包括的电荷
(或电压)转换为电流的设备上。在另一实施例中，可将离子束用 作第二光束1526，并且可将其连接到第二接收器1522上，由第二 接收器包括例如覆盖于半导体材料之上的绝缘材料，该半导体材料 连接到将由离子束聚集的电荷(或电压)转化为电流的装置上。
附加实施例可采用能够被测试/触发信号的交替源激活的测试 结构。例如：电子束可作为定向于第一接收器1512上的第一能量 射束1516，第一接收器包括例如金属线，该金属线连接到把电荷或 电压转换为电流脉冲的设备上。在另一实施例中，第一能量射束 1516对应于定向至第一接收器1512上的离子束，第一接收器包括 例如覆盖在半导体上的绝缘材料，该半导体连接到把电压转化为电 流脉冲的设备上。作为使用衰减器1540和探测器1574的电磁探测 方案的替换，以及作为使用电子束探针和次级电子探测器1573的 探测方案的替换，可将激光束源用于探测测试结构1530的电活性。 例如，第三射束1557可以是定向于探测器缓冲器(detector pad) 1540上的激光束，探测器衰减器包括例如光接收器，光接收器响应 于测试模块1530的电活性来转换反射力或电压。来自衰减器1540 的反射力调制和电压调制可以由探测器1573探测，而且其对测试 模块1530的电活性敏感。可选地，第三射束1557可作为离子束被 定向于探测器衰减器1540上，并且在测试模块1530的电活性的电 容耦合信号中的调制可以由探测器1573测量。
作为使用光电信号来测量点对点的交换活性的替换，诸如时间 门控/调制激光束(例如模式锁定和/或门控)的第四射束1556可以 用于检测在特定节点的扩散或接合处的电荷感应折射率或吸收效 应/信号。该信号将在电气切换过程中被调制，该电气切换由测试/ 触发信号感应，并且该信号可以被探针和适当耦合的光接收器1572 检测。
晶片制造和评估系统
根据本发明的一个实施例，图16提供了感应和测量来自晶粒 中有源区的指定的区域中的电活性的装置的补充细节，该晶粒包括 在同一位置的功率、测试/触发、过程敏感测试结构以及其相关的缓 冲、调节及整形电路。激励和探测装置1640可以和晶片处理部件 一起操作，来探测激励和位置探测器，以及在装置和测试晶片装置 (DUP)之间的相关的电光耦合机构。在特定的测试结构上进行测 试之前，将晶片1615放置在由晶片处理和列阵单元1611所控制的 活动平台1612上。诸如上述实施例所描述的测试结构可以通过照 明(例如，通过使用泛光灯或激光扫描显微镜(LSM))在晶片1615 上成像和显现，也可以通过使用诸如CCD(“电荷耦合装置”)阵列、 或光导相机1610、或其他类似的成像装置(例如，用于LSM的光 接收器)的成像照相机来成像。根据实施例，测试结构可以位于晶 片1615中的一个或多个晶粒的有源区内，也可以和电源以及测试 触发电路位于有源区中的同一处。平台1612可移动，以在设置在 晶片1615上的测试结构与能量源1604和1606之间，以及/或在探 针1642光束与探测器1602和1613之间形成预期的排列。具有准 确的成像能力和分割其视野内的图像及感兴趣区域能力的显微镜 单元1609(以电子、离子、或光为基础的)可以用来成像、分离及 耦合信号到探测器1602上，以及将上述的能量束或探测器整形和 聚焦到将被测量的装置上。可选地，可以将合适的连接导线连接至 附在显微镜和光圈上的探头上来达到同样效果。探头和探测器1642 需要运用呈像光学(例如，电子、离子、或光，或其组合)来分别 排列和接收探测光束和探测信号。
在完成指定的加工步骤之后，可以测量过程敏感测试结构。在 完成指定的加工步骤或次序后，可以立刻使用不同等级的测试结 构。总体来说，测试元件可以用于评估生产的在第一等级连接性完 成之后的步骤。只要测试结构准备好以后，电能和/或测试/触发信 号两者都通过激励和探测仪器1640应用于在同一处的电能测试/触 发信号接收器。在实施例中，能量和测试信号可以分别通过适当地 形成的(能量调制或噪声压缩)激光束1604和调整(振幅或时间 门控)激光束1606应用于测试结构中。能量光束1604可以提供持 续的(DC)能量射束。调制光束1606可以使调制测试/触发信号在 晶片上产生。可以将导电元件被置于芯片/晶粒的有源区内，以将能 量和调制的测试信号运送到芯片上不同的测试结构。这样，就不需 要机械接触或有源区外部的互连区来传送激励到测试结构。在测试 结构里或附近产生的光电子信号可以被晶片16115上的测试结构的 探测器1602探测和测量。在一个实施例中，探测器1602用时间分 辨的方式来探测和测量信号。测试信号同样导致了来从每一个测试 结构的输出信号。输出信号将被传送到RF衰减器或天线上，在RF 衰减器或天线上，信号将被无线电频率探测器1613探测。探测器 1602和无线电探测器1613可以可以和数据处理单元1622通信数据 处理单元将各类输入/数据转换为可用和分析格式。
如图16所示的设备全部操作可以被自动、系统控制以及手动 操作控制。在一个实施例中，使用计算机化控制系统1605、或其它 数据处理单元，包括图形用户界面(GUI)1601、系统控制1603、 晶片和测试结构电路布置/设计以及数据库地图1630(例如由 Knights Technology公司生产的CAD-导航产品)、激励控制1632、 以及数据获得及分析组件1622。控制系统1605的部件可以依照存 储于任何计算机可读介质上指令来执行。图16所示的机器提供了 处理资源和计算机可读介质的实例，在该计算机可读介质上存储或 执行用于实施本发明实施例的指令。特别地，本发明实施例所示的 众多的设备是包括处理器和用来保存和处理数据以及指令的各种 形式的存储器。
系统控制器1603可以执行图16所示的所有设备的机械方面的 自动化控制或程序化控制。程序化控制可以通过使用软件或其他计 算机可执行指令来实现。在手动控制的情况下，可采用GUI1601或 其他界面设备。GUI1601使操作员能够选择DUT的制作或评估方 法。它还将用户指定的参数和说明传递到系统控制器1603。系统控 制器1603确保系统的连续可操作性。这包括了在系统的不同模块 中做出判断，以及对由不同模块执行的过程进行计时，从而使系统 工作有效地不同时期地运行。这样，系统控制器1603保证了当系 统中一个模块先于其他模块完成自己的工作时，其会等待其他模 块。
控制器系统1605工作中使用晶片和测试结构区域数据库 1630，以及激励控制器1632来查找和激励DUT的各个测试结构。 包括从激励测试结构中获得参数值的评估信息将储存于数据获得 和分析组件1622中。可通过数据获得和分析组件1622执行一种或 多种算法或其他程序，以把性能参数值的数据转换为其他形式的评 估信息，包括DUT的统计或定量分析。
执行测试测量
图17示出了根据发明实施例的用于和RF输出信号一起使用的 晶粒。晶粒1700可设置为与能量接收器1720和有源区中的多个测 试结构类型1732、1734、1736和1738在同一处。能量接收器1720 产生内晶粒能量信号，在一个实施例中，该内晶粒能量信号是常数。 在实施例中，晶粒1700还包括在有源区中同一处的测试/触发信号 接收器1710，用来接收和使用在分布的测试结构上的测试信号。通 过激励在功率信号的应用中的激励，或者测试/触发信号的应用中的 触发，可以激活这些测试结构。当这些测试结构被激活时，在特定 等级1732-1738中的每一个测试结构(例如，A1-A14)都可以以例 如光子、光电子或无线电频率信号的形式表现出电活性，。探头可 以以无接触耦合状态与晶粒1700相接合，以便激活测试/触发信号 接收器1710和能量接收器1720。能量束到测试/触发接收器1710 和能量接收器1720的传送，或各个能量束分散到测试/触发接收器 1710和能量接收器1720的传送，都可以通过使用载有一个或多个 能量源的探头完成。
多种类型的输出信号和探测衰减器1730可以位于有源区内的 同一处，并且和相应的测试结构一起使用。一个实施例产生对应于 测试结构输出的RF信号。RF信号所带的输出信息包括相应的测试 结构、系列测试结构、或一组测试结构的转换速度、回转速率、相 位延迟以及其他性能参数值。对于该实施例，使用一个或多个RF 探测衰减器1730，以使得输出为RF信号的形式。可装备探头探测 来自设置在晶粒1700上的每一个探测衰减器1730的RF信号。在 一个实施例中，每一个RF信号可结合签名或其他识别机构来识别 遍及其它芯片或晶片发出的RF信号的RF信号。这样，具体的性 能参数将被关联到已知的测试结构上。在一个实施例中，所有测试 结构1732-1738将把输出信号传送给RF衰减器，并且来自RF衰减 器的传送可基于分配给特定的或特定系列的测试结构的签名识别 每一个输出信号，从而实现同时获得各个器件的应答。可选地，每 一个测试结构1732-1738可以由他们自己的RF衰减器来传送其输 出信号。
应该意识到，可以有多种测试/触发接收器和能量接收器，但是 一个测试/触发和能量接收器可用于多个测试结构和多个系列的测 试结构。使用装入多个测试结构的单个测试/触发和能量接收器允许 测试/触发和能量接收器同时被激活。在一个实施例中，使用多个测 试/触发和能量接收器，以便在不同的处理步骤中使用测试结构。在 一个实施例中，使用多个测试/触发和能量接收器，以便在晶粒1700 上的不同位置使用测试结构。
根据实施例，RF信号载有用于所有测试结构或所有系列测试 结构的信号集合。还存在着其他用于测量此类集合信号的技术，例 如在测试结构集合中测量第一个和最后一个节点的点对点探测系 统。此外，点对点(内部探测结构)的测量方法可以通过使用例如 光电子信号来实现。
图18根据实施例描述了如图15-16所示的设备的操作方法。
步骤1810提供了放置在被检测的晶片的可操作的周围的测试 探针。这包括执行正在测试的晶粒的指定区域的定位。测试探针可 以置于晶片的可操作的周围。这包括宏阵列和微阵列的子步骤。宏 阵列对应于探针读取晶片表面的光学测标来获取将要执行测试区 域的定位信息。类似的微阵列将在芯片的边缘内执行。运用阵列， 将探针置于芯片上的能量和测试/触发接收器的可操作的周围。晶片 可能处于部分的或已经完成的制作步骤。
步骤1820使测试/触发和能量接收器以遥控的、非入侵、和无 损的方式被激活，这对应于参照图15和图16所描述的用激光束激 活接收器。
实施例提出，在步骤1830中，探头将探测来自于芯片各个位 置的电活性，测试结构和探测器位于芯片中。例如，参照图15，光 子探测器1572探测来自于测试结构内节点的光子。RF探测器1574 探测从探测器衰减器1540传送的RF。可选地，探针和探测器1573 使用例如电子束电压对比来探测电活性。探针可以同时进行测量， 或在芯片上的多个位置间移动以便进行测量。
最后，在步骤1840中，将在测试结构中探测的电活性用于评 估晶片的制作。
结论
以上所述仅为本发明的优选实施例而已，并不用于限制本发 明，对于本领域的技术人员来说，本发明可以有各种更改和变化。 凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进 等，均应包含在本发明的保护范围之内。
相关申请
本申请要求于2003年8月25日提交的题目为“Apparatus and Method for FabricationProcess Characterization”的临时美国专利申请 第60/497,945号中的优先权；以及于2004年4月15日提出的，题 目为“半导体元件System and Method for Evaluating A Fabrication of a Semiconductor Component and Wafer”的临时美国专利第 60/563,168号中的优先权。上述优先权申请的全部内容结合于此作 为参考。