固体摄像装置和相机
阅读：312发布：2020-08-14
专利汇可以提供固体摄像装置和相机专利检索，专利查询，专利分析的服务。并且本 发明 提供了这样的固体摄像装置和相机：能够有效地快速地进行包括光载流子的生成和累积、电荷的读取以及残余电荷的排出(复位)的系列操作，不会损失光的蓝光成分的敏感度，防止由光生成的载流子在 硅 界面处被捕获，使更高的敏感度和更小的 像素 成为可能，还实现足够的驱动性能。在所提供的固体摄像装置(1)中，在 信号 读取期间通过在Y方向上(垂直地)相邻的像素的像素晶体管(130)供电。对于复位，通过在 水 平方向上连接的漏极线(LDRN)供给驱动脉冲(RsrD)。，下面是固体摄像装置和相机专利的具体信息内容。
1.一种固体摄像装置，其包括：
像素部，所述像素部形成在基板上，所述基板具有光入射的第一基板表面侧和形成有元件的第二基板表面侧，并且所述像素部中以矩阵的形式布置有多个像素单元，所述多个像素单元通过元件分隔层与相邻的像素组相隔离，所述像素组以一个像素单元或多个像素单元为单位；
多条第一驱动线，所述多条第一驱动线是对应于所述像素单元的行阵列布置的；
第二驱动线，所述第二驱动线是两个相邻行中的所述像素单元共用的；
信号线，所述信号线是对应于所述像素单元的列阵列布置的，并且所述信号线被分为第一信号线和第二信号线；
信号读取处理系统，所述信号读取处理系统对已经在所述信号线上被读取的所述像素单元的读取信号进行处理；以及
切换部，所述切换部将所述第一信号线和所述第二信号线连接至电源或所述信号读取处理系统，
其中，所述像素单元接收来自所述第一基板表面侧的光，所述像素单元包括对接收的光的光电转换功能以及电荷累积功能，并且所述像素单元设置有晶体管，所述晶体管检测通过所述电荷累积功能累积的电荷并且具有阈值调制功能，
所述晶体管包含读取晶体管的功能、复位晶体管的功能和选择晶体管的功能，并且具有源极、漏极和在所述源极与所述漏极之间的沟道形成区域上形成的栅极电极，在所述像素单元的行方向上相邻的两个像素单元共用所述漏极或所述源极，所述在行方向上相邻的两个像素单元中的一个像素单元的源极或漏极与所述第一信号线相连接，而所述相邻的两个像素单元中的另一个像素单元的源极或漏极与所述第二信号线相连接，所述像素单元的所述晶体管的所述栅极电极与相应的所述第一驱动线相连接，并且所述在行方向上相邻的两个像素单元的共用的漏极或源极与相应的所述第二驱动线相连接。
2.根据权利要求1所述的固体摄像装置，其中，
当所述在行方向上相邻的两个像素单元中与所述第一信号线相连接的一个像素单元是读取像素单元时，所述切换部能够进行这样的操作：将所述第一信号线连接至所述信号读取处理系统，并且将所述第二信号线连接至电源侧，
向所述相邻的像素单元中的另一个像素单元的所述晶体管的栅极电极施加过驱动电压，从而导通漏极源极连接，并且
向所述一个像素单元的所述晶体管的栅极电极施加读取电压，并且进行所述一个像素单元的信号电压的读取处理。
3.根据权利要求1所述的固体摄像装置，其中，
当所述在行方向上相邻的两个像素单元中与所述第二信号线相连接的所述另一个像素单元是读取像素单元时，所述切换部能够进行这样的操作：将所述第二信号线连接至所述信号读取处理系统，并且将所述第一信号线连接至电源侧，
向所述相邻的像素单元中的所述一个像素单元的所述晶体管的栅极电极施加过驱动电压，从而导通漏极源极连接，并且
向所述另一个像素单元的所述晶体管的栅极电极施加读取电压，并且进行所述另一个像素单元的信号电压的读取处理。
4.根据权利要求1所述的固体摄像装置，
其中，当所述在行方向上相邻的两个像素单元中与所述第一信号线相连接的所述一个像素单元或者与所述第二信号线相连接的所述另一个像素单元作为读取像素单元时，所述切换部将所述第一信号线或所述第二信号线连接至所述信号读取处理系统，并且将所述第二信号线或所述第一信号线连接至电源侧，
所述相邻的像素单元中的所述另一个像素单元的所述晶体管的栅极电极或者所述一个像素单元的所述晶体管的栅极电极施加有过驱动电压，从而导通漏极源极连接，所述一个像素单元的所述晶体管的栅极电极或者所述另一个像素单元的所述晶体管的栅极电极施加有读取电压，并且
进行所述一个像素单元的信号电压或者所述另一个像素单元的信号电压的第一读取处理，并且
其中，当所述在行方向上相邻的两个像素单元中与所述第二信号线相连接的所述另一个像素单元或者与所述第一信号线相连接的所述一个像素单元作为读取像素单元时，所述切换部将所述第二信号线或所述第一信号线连接至所述信号读取处理系统，并且将所述第一信号线或所述第二信号线连接至电源侧，
所述相邻的像素单元中的所述一个像素单元的所述晶体管的栅极电极或者所述另一个像素单元的所述晶体管的栅极电极施加有过驱动电压，从而导通漏极源极连接，所述另一个像素单元的所述晶体管的栅极电极或者所述一个像素单元的所述晶体管的栅极电极施加有读取电压，并且
进行所述另一个像素单元的信号电压或者所述一个像素单元的信号电压的第二读取处理。
5.根据权利要求2所述的固体摄像装置，还包括驱动器，所述驱动器在所述信号电压被读取之后向所述第二驱动线施加复位信号，
其中，在通过所述驱动器进行的复位期间，向所述在行方向上相邻的两个像素单元的所述晶体管的栅极电极施加用于关断的电压。
6.根据权利要求1所述的固体摄像装置，其中，所述信号读取处理系统包括：
多个第一列电路，所述多个第一列电路对应于所述像素单元阵列中的列阵列布置并且对读出至所述第一信号线的信号进行处理；以及
多个第二列电路，所述多个第二列电路对应于所述像素单元阵列中的列阵列布置并且对读出至所述第二信号线的信号进行处理，并且
所述切换部包括：
多个第一开关，所述多个第一开关将所述第一信号线连接至电源或对应的所述第一列电路；以及
多个第二开关，所述多个第二开关将所述第二信号线连接至对应的所述第二列电路或电源。
7.根据权利要求1所述的固体摄像装置，其中，
所述像素单元包括形成于所述第一基板表面侧的第一导电型阱和形成于第二基板表面侧的第二导电型阱，
所述第一导电型阱接收来自所述第一基板表面侧的光并且具有对接收的光的光电转换功能以及电荷累积功能，并且
在所述第二导电型阱中形成有对所述第一导电型阱中累积的电荷进行检测并且包括阈值调制功能的晶体管。
8.根据权利要求7所述的固体摄像装置，其中，累积的电荷与信号电荷是相同的载流子。
9.根据权利要求1所述的固体摄像装置，其中，所述像素单元包括伽马特性，由此当入射光亮度低时提高调制程度。
10.根据权利要求9所述的固体摄像装置，其中，
所述像素单元被构造为：当信号电平高时所述像素单元的容量增大，并且所述像素单元包含根据伽马特性形成高动态范围的功能。
11.根据权利要求7所述的固体摄像装置，其中，在所述第一导电型阱和所述第二导电型阱中至少所述第一导电型阱的侧部形成有第二导电型分隔层。
12.根据权利要求11所述的固体摄像装置，其中，
在所述第二导电型阱或所述第二导电型分隔层上形成有第一导电型源极区域和第一导电型漏极区域，并且
在所述基板的所述第二基板表面侧的所述源极区域与所述漏极区域之间的区域的上方，在所述第二导电型阱中的沟道形成区域上形成有所述栅极电极。
13.根据权利要求7所述的固体摄像装置，还包括反射器，
所述反射器在所述第二基板表面侧的所述晶体管的所述栅极电极处或者在比所述栅极电极更靠近前表面的位置处反射已经通过所述基板的光，从而使被反射的光入射在所述基板的所述第二导电型阱上和所述第一导电型阱上。
14.根据权利要求1所述的固体摄像装置，其中，在像素复位前将电荷从所述漏极注入到像素中，之后紧接着进行复位操作。
15.根据权利要求9所述的固体摄像装置，还包括逆γ校正电路，所述逆γ校正电路使用具有与所述像素单元的所述晶体管相同结构的背栅极端子的晶体管进行逆伽马校正。
16.根据权利要求14所述的固体摄像装置，其中，所述信号读取处理系统包括比较器，并且所述信号读取处理系统使用前一行的复位电平作为所述比较器的基准电平。
17.根据权利要求14所述的固体摄像装置，其中，所述信号读取处理系统包含这样的功能：在D相读取期间进行模拟采样并且在P相读取期间进行数字采样。
18.根据权利要求1所述的固体摄像装置，其中，
所述信号读取处理系统包含这样的功能：在从像素读取信号期间，进行非破坏读出，所述非破坏读出连续进行光电转换而不进行像素复位。
19.一种相机，其包括固体摄像装置、光学系统和信号处理电路，
所述固体摄像装置从基板的第一基板表面侧接收光；
所述光学系统将入射光引导至所述固体摄像装置的所述第一基板表面侧；
所述信号处理电路对所述固体摄像装置的输出信号进行处理，
其中，所述固体摄像装置包括：
像素部，所述像素部形成在基板上，所述基板具有光入射的所述第一基板表面侧和形成有元件的第二基板表面侧，并且所述像素部中以矩阵的形式布置有多个像素单元，所述多个像素单元通过元件分隔层与相邻的像素组相隔离，所述像素组以一个像素单元或多个像素单元为单位；
多条第一驱动线，所述多条第一驱动线是对应于所述像素单元的行阵列布置的；
第二驱动线，所述第二驱动线是两个相邻行中的所述像素单元共用的；
信号线，所述信号线是对应于所述像素单元的列阵列布置的，并且所述信号线被分为第一信号线和第二信号线；
信号读取处理系统，所述信号读取处理系统对已经在所述信号线上被读取的所述像素单元的读取信号进行处理；以及
切换部，所述切换部将所述第一信号线和所述第二信号线连接至电源或所述信号读取处理系统，
其中，所述像素单元接收来自所述第一基板表面侧的光，所述像素单元包括对接收的光的光电转换功能以及电荷累积功能，并且所述像素单元设置有晶体管，所述晶体管检测通过所述电荷累积功能累积的电荷并且具有阈值调制功能，
所述晶体管包含读取晶体管的功能、复位晶体管的功能和选择晶体管的功能，并且具有源极、漏极和在所述源极与所述漏极之间的沟道形成区域上形成的栅极电极，在所述像素单元的行方向上相邻的两个像素单元共用所述漏极或所述源极，所述在行方向上相邻的两个像素单元中的一个像素单元的源极或漏极与所述第一信号线相连接，而所述相邻的两个像素单元中的另一个像素单元的源极或漏极与所述第二信号线相连接，所述像素单元的所述晶体管的所述栅极电极与相应的所述第一驱动线相连接，并且所述在行方向上相邻的两个像素单元的共用的漏极或源极与相应的所述第二驱动线相连接。
固体摄像装置和相机
技术领域
[0001] 本发明涉及具有光电转换元件的固体摄像装置和相机。
背景技术
[0002] 在固体摄像装置(例如，CCD图像传感器和CMOS图像传感器)中，作为受光单元的光电转换元件的光电二极管中的晶格缺陷以及在该受光单元与该受光单元上的绝缘膜之间的界面处的界面态密度(interface statedensity)是暗电流的起源，上述情况是公知的。
[0004] 埋入型光电二极管例如是这样构成的：形成n型半导体区域，并且在这样的n型半导体区域的表面上(即，与绝缘膜的界面附近)形成用于抑制暗电流的p型半导体区域(空穴累积区域)，该p型半导体区域浅并且具有高掺杂物浓度。
[0005] 作为制造这样的埋入型光电二极管的方法，以下步骤是典型的：进行作为p型掺杂物的B或BF2的离子注入，然后进行退火处理，从而在构成光电二极管的n型半导体区域与绝缘膜之间的界面附近形成p型半导体区域。
[0006] 此外，在CMOS图像传感器中，各像素被形成为包括光电二极管和例如读取晶体管、复位晶体管和放大晶体管等各种晶体管。这些晶体管对已经由光电二极管光电转换得到的信号进行处理。在各像素的上部形成有包含多层金属配线的配线层。在配线层上方形成有对入射到光电二极管上的光的波长进行限制的滤色器和/或将光汇聚到光电二极管上的的片上透镜。
[0007] 关于CMOS图像传感器，已经提出了具有各种特性的器件结构。
[0008] 更加具体地，已经提出了体电荷调制器件(Bulk Charge ModulationDevice，BCMD；参见专利文献4)和在光电转换元件中采用类似CCD特征的电荷调制器件(Charge Modulation Device，CMD；参见专利文献1、专利文献2和专利文献3)。
[0009] 另外，已经提出了浮动阱放大器(Floating Well Amplifier，FWA；参见专利文献5和专利文献6)。关于FWA，根据累积到局部最大点的光生空穴的电荷量在表面上形成沟道，源极漏极电流根据所述表面处的所述电荷量而改变，从而使得能够根据信号电荷读取。
[0010] 另外，已经提出了例如将受光单元和信号检测单元分开并且相邻布置的阈值调制图像传感器(VMIS：Vth Modulation Image Sensor，参见专利文献7、专利文献8、专利文献9和专利文献10)等各种器件。
[0011] 此外，在专利文献11中提出了下面所述的固体摄像元件。
[0012] 该固体摄像元件包括具有如下功能的受光元件：对入射光进行光电转换，累积由这样的光电转换获得的信号电荷，并且输出根据累积的信号电荷的量的信号电压。该受光元件具有这样的电位分布：信号电荷易于累积在看成是平面时相同的位置处，并且有利于表面沟道电流流动。
[0013] 这样的CMOS图像传感器是光基本上从器件的前面入射的前面照射型固体摄像装置。
[0014] 另一方面，已经提出了后面(背面)照射型固体摄像装置，该后面(背面)照射型固体摄像装置通过研磨形成有光电二极管和各种晶体管的硅基板的后侧而变得更薄，并且对从该基板的后侧入射的光进行光电转换(参见专利文献12)。
[0015] 引用文献列表
[0016] 专利文献
[0017] 专利文献1：JP 1938092B
[0018] 专利文献2：JP H6-120473A
[0019] 专利文献3：JP S60-140752A
[0020] 专利文献4：JP S64-14959A
[0021] 专利文献5：JP 2692218B
[0022] 专利文献6：JP 3752773B
[0023] 专利文献7：JP H2-304973A
[0024] 专利文献8：JP 2005-244434A
[0025] 专利文献9：JP 2935492B
[0026] 专利文献10：JP 2005-85999A
[0027] 专利文献11：JP 2003-31785A
[0028] 专利文献12：JP H10-65138A
发明内容
[0029] 技术问题
[0030] 然而，关于上述的前面照射型的CMD、BCMD、FWA和VMIS等，由于基板被用作溢出层(overflow)，所以后面(背面)照射是不可能的，并且复位电压高。
[0031] 关于前面照射型的CMD、BCMD、FWA和VMIS等，由于受光单元布置在拾取晶体管(pickup transistor)的旁边，所以存在着开口率下降的缺点。
[0032] 另外，关于现有的光栅(photogate)结构，由于是通过薄膜栅极来接收光，所以存在着蓝色敏感度下降的缺点。
[0033] 此外，在诸如BCMD等采用前面照射并且在n-层上形成有光栅MOS晶体管的情况下，在半导体表面附近发生由于光照导致的载流子生成。这意味着载流子在存在于半导体-绝缘膜界面处的陷阱处被捕获，并且即使当施加复位电压时也无法快速排出这样累积的载流子，这就导致了影响器件特性的缺点。
[0034] 此外，在诸如VMIS等采用前面照射并且邻近地布置有受光光电二极管区域和信号检测晶体管的情况下，由接收光而生成的电荷的累积与调制操作不是动态的操作，并且是分时进行的，这不利于高速处理。
[0035] 同样，采用前面照射并且邻近地布置有受光光电二极管区域和信号检测晶体管的情况下，诸如在信号检测单元的上方设置遮光膜等变形是必要的，这导致了元件制造工艺变得复杂的缺点。
[0036] 同样关于前面照射型BCMD图像传感器，位于光栅电极下方的整个沟道区域是电荷累积区域。这意味着前面照射型BCMD图像传感器的电流-电压特性(ID-VDD)不是饱和特性而是三极管特性，从而存在着难以作为源极跟随器使用的缺点。
[0037] 另外，关于上述前面照射型CMOS图像传感器，存在着如下缺点：光被像素上方的配线遮挡从而降低了各像素的敏感度，并且如果被这样的配线反射的光入射到邻近的像素单元上，就会导致混色等。
[0038] 专利文献11中披露的固体摄像元件使用双层栅极结构从而实现具有单阱的一个晶体管，但是要求在元件分离区域中特别精确的加工，这就导致了元件制造工艺变得复杂的缺点。
[0039] 此外，由于这样的固体摄像元件仍采用前面照射，所以存在着例如蓝色敏感度的下降以及混色等前面照射型具有的上述问题。
[0040] 在专利文献12中披露的后面照射型固体摄像装置中，在基板的前表面侧和后表面侧形成空穴累积区域，但是对通过离子注入形成浅而浓的p型半导体区域有限制。
[0041] 这意味着如果要进一步增大p型半导体区域的掺杂物浓度来抑制暗电流，那么p型半导体区域将变得更深。如果p型半导体区域变得更深，则光电二极管的PN结将远离传输栅极，这会引发传输栅极的读取性能下降的风险。
[0042] 本发明提供了这样的固体摄像装置和相机：能够有效地快速地进行包括光载流子的生成和累积、电荷的读取以及残余电荷的排出(复位)的系列操作，蓝光的敏感度不会劣化，防止由光生成的载流子在硅界面处被捕获，并且使更高的敏感度和像素小型化成为可能，同时还实现足够的驱动性能。
[0043] 解决问题的方案
[0044] 本发明的第一个方面提供了一种固体摄像装置，所述固体摄像装置包括：像素部，所述像素部形成在基板上，所述基板具有光入射的第一基板表面侧和形成有元件的第二基板表面侧，并且所述像素部中以矩阵的形式布置有多个像素单元，所述多个像素单元通过元件分隔层与相邻的像素组相隔离，所述像素组以一个像素单元或多个像素单元为单位；多条第一驱动线，所述多条第一驱动线是对应于所述像素单元的行阵列布置的；第二驱动线，所述第二驱动线是两个相邻行中的所述像素单元共用的；信号线，所述信号线是对应于所述像素单元的列阵列布置的，并且所述信号线被分为第一信号线和第二信号线；信号读取处理系统，所述信号读取处理系统对已经在所述信号线上被读取的所述像素单元的读取信号进行处理；以及切换部，所述切换部将所述第一信号线和所述第二信号线连接至电源或所述信号读取处理系统，其中，所述像素单元接收来自所述第一基板表面侧的光，所述像素单元包括对接收的光的光电转换功能以及电荷累积功能，并且所述像素单元设置有晶体管，所述晶体管检测通过所述电荷累积功能累积的电荷并且具有阈值调制功能，所述晶体管包含读取晶体管的功能、复位晶体管的功能和选择晶体管的功能，并且具有源极、漏极和在所述源极与所述漏极之间的沟道形成区域上形成的栅极电极，在所述像素单元的行方向上相邻的两个像素单元共用所述漏极或所述源极，所述在行方向上相邻的两个像素单元中的一个像素单元的源极或漏极与所述第一信号线相连接，而所述相邻的两个像素单元中的另一个像素单元的源极或漏极与所述第二信号线相连接，所述像素单元的所述晶体管的所述栅极电极与相应的所述第一驱动线相连接，并且所述在行方向上相邻的两个像素单元的共用的漏极或源极与相应的所述第二驱动线相连接。
[0045] 本发明的第二个方面提供了一种相机，所述相机包括：从基板的第一基板表面侧接收光的固体摄像装置；将入射光引导至所述固体摄像装置的所述第一基板表面侧的光学系统；以及对所述固体摄像装置的输出信号进行处理的信号处理电路，其中，所述固体摄像装置包括：像素部，所述像素部形成在基板上，所述基板具有光入射的第一基板表面侧和形成有元件的第二基板表面侧，并且所述像素部中以矩阵的形式布置有多个像素单元，所述多个像素单元通过元件分隔层与相邻的像素组相隔离，所述像素组以一个像素单元或多个像素单元为单位；多条第一驱动线，所述多条第一驱动线是对应于所述像素单元的行阵列布置的；第二驱动线，所述第二驱动线是两个相邻行中的所述像素单元共用的；信号线，所述信号线是对应于所述像素单元的列阵列布置的，并且所述信号线被分为第一信号线和第二信号线；信号读取处理系统，所述信号读取处理系统对已经在所述信号线上被读取的所述像素单元的读取信号进行处理；以及切换部，所述切换部将所述第一信号线和所述第二信号线连接至电源或所述信号读取处理系统，其中，所述像素单元接收来自所述第一基板表面侧的光，所述像素单元包括对接收的光的光电转换功能以及电荷累积功能，并且所述像素单元设置有晶体管，所述晶体管检测通过所述电荷累积功能累积的电荷并且具有阈值调制功能，所述晶体管包含读取晶体管的功能、复位晶体管的功能和选择晶体管的功能，并且具有源极、漏极和在所述源极与所述漏极之间的沟道形成区域上形成的栅极电极，在所述像素单元的行方向上相邻的两个像素单元共用所述漏极或所述源极，所述在行方向上相邻的两个像素单元中的一个像素单元的源极或漏极与所述第一信号线相连接，而所述相邻的两个像素单元中的另一个像素单元的源极或漏极与所述第二信号线相连接，所述像素单元的所述晶体管的所述栅极电极与相应的所述第一驱动线相连接，并且所述在行方向上相邻的两个像素单元的共用的漏极或源极与相应的所述第二驱动线相连接。
[0046] 本发明的有益效果
[0047] 根据本发明能够有效地快速地进行包括如下操作的系列操作：光载流子的生成和累积、电荷的读取以及残余电荷的排出(复位)。
[0048] 此外，蓝色光的敏感度没有劣化，防止了在硅界面处被捕获的由光产生的载流子的影响，并且更高的敏感度和像素的微型化是可能的。
[0050] 图1是示出了本实施方案的固体摄像装置的总体结构的框图。
[0051] 图2示出了实施方案的固体摄像装置的像素部的基本结构。
[0052] 图3示出了本实施方案的像素单元的等效电路。
[0053] 图4示出了前面照射型BMCD的入射光的波长与晶体管位置之间的关系。
[0055] 图6示出了伴随着图2中所示的装置的电位状态的变化，关于在各区域中垂直于半导体基板表面的方向上的半导体基板内部的电子的电位变化。
[0056] 图7示出了沿着图2中的a-a’线的电位分布的示例。
[0057] 图8是含有反射器的像素单元的简化截面图。
[0059] 图10示出了在X方向(水平方向)上以条带形式共用栅极的示例布局。
[0060] 图11示出了漏极侧已经被缩窄的示例布局。
[0061] 图12示出了本实施方案的像素部中的像素单元的另一示例布局。
[0062] 图13是沿着图12中的a-a’线和b-b’线的简化截面图。
[0063] 图14示出了在不同的膜厚度的像素单元上设置的反射器的示例。
[0064] 图15示出了共用接触部像素部的像素单元阵列的示例。
[0065] 图16示出了适用于图15中的布局的等效电路，其中像素部以及共用列电路的信号处理系统被简化。
[0066] 图17示出了作为比较例的在X(水平)方向上布置电源线和复位线作为共用线的情况下进行单像素驱动的情况。
[0067] 图18是这样的图：本发明实施方案的固体摄像装置的漏极接地结构的相邻像素单元和信号读取系统的特征部分被截取并示出。
[0068] 图19是这样的图：本发明实施方案的固体摄像装置的源极接地结构的相邻像素单元和信号读取系统的特征部分被截取并示出。
[0069] 图20示出了与图15中的正方形阵列相似的正方形阵列的信号输出顺序。
[0070] 图21示出了在与图15中的正方形阵列相似的正方形阵列已经被旋转了45度的情况下的锯齿形(zigzag)阵列。
[0071] 图22示出了适用于图21中的布局的等效电路，其中像素部以及共用列电路的信号处理系统被简化。
[0072] 图23示出了在与图15中的正方形阵列相似的正方形阵列已经被旋转了45度的情况下的另一锯齿形阵列。
[0073] 图24示出了适用于图23中的布局的等效电路，其中像素部以及共用列电路的信号处理系统被简化。
[0074] 图25示出了与图21中的锯齿形阵列相似的锯齿形阵列的信号输出顺序。
[0075] 图26示出了与图23中的锯齿形阵列相似的锯齿形阵列的信号输出顺序。
[0076] 图27是用于说明适用于正方形阵列的反射器的形成示例的图。
[0077] 图28示出了反射器和共用配线布局的第一示例。
[0078] 图29示出了反射器和共用配线布局的第二示例。
[0079] 图30示出了反射器和共用配线布局的第三示例。
[0080] 图31示出了在漏极接地结构的情况下前行设定(pre-line set)的基本概念。
[0081] 图32示出了在源极接地结构的情况下前行设定的基本概念。
[0082] 图33示意性地示出了与本实施方案的硬复位功能(hard reset function)相应的信号处理系统。
[0083] 图34是示出了包含逆γ校正电路的信号处理系统的基本概念的等效电路图。
[0084] 图35集体示出了前行复位技术的电平图、2列共用以及2x2像素时序。
[0085] 图36是示出了多个像素以阵列布置并且由多个像素生成一个输出信号的结构示例的平面图。
[0086] 图37是示出了多个像素以阵列布置并且以多个像素为单位分离元件来生成一个输出信号的结构示例的平面图。
[0087] 图38是示出了多个像素以阵列布置并且以多个像素为单位分离元件来生成一个输出信号的结构示例的截面图。
[0088] 图39是示出了多个像素以阵列布置并且以多个像素为单位分离元件来生成一个输出信号的另一结构示例的平面图。
[0089] 图40是沿着图37中的a-a’线和b-b’线的简化截面图。
[0090] 图41示出了采用非破坏读出的宽动态范围(宽D范围)次序的示例。
[0091] 图42示出了采用非破坏读出的低速实时观看(live view)次序的示例。
[0092] 图43示出了采用本发明实施方案的固体摄像装置的相机系统的结构示例。
具体实施方式
[0093] 下面将参照附图详细说明本发明的优选实施方案。
[0094] 需要注意的是，下文中的说明是以如下所示的顺序进行的。
[0095] 1.固体摄像装置的总体结构
[0096] 2.器件结构
[0097] 3.反射器结构
[0098] 4.共用接触部像素部的像素单元阵列的示例
[0099] 5.相机
[0100] 1.固体摄像装置的总体结构
[0101] 图1是示出了本实施方案的固体摄像装置的总体结构的框图。
[0102] 如图1中所示，本固体摄像装置1包括作为感测部的像素部2、行方向(Y方向)控制电路3、列方向(X方向)控制电路4和时序控制电路5。
[0103] 如稍后详细所述，像素部2具有例如以矩阵(即，行和列)的形式布置的多个像素单元2A。
[0104] 本实施方案的像素部2的像素单元2A被设置为采用后面(背面)照射并且具有双阱结构的阈值调制(CMD)图像传感器。
[0105] 本实施方案的像素部2采用双阱结构，并且累积的电荷和沟道电流是相同的载流子。
[0106] 像素部2具有单晶体管构造(结构)，其中读取晶体管、复位晶体管和选择晶体管的功能共用单个晶体管。
[0107] 另外，在像素部2中，在像素阵列中，布置于同一行中的像素单元2A连接至共用的行线H0、H1等等，而布置于同一列中的像素单元2A连接至共用的列线V0、V1等等。
[0108] 在固体摄像装置1中，为了连续读取像素部2的信号，布置有生成内部时钟的时序控制电路5、控制行地址和行扫描的行方向(Y方向)控制电路3以及控制列地址和列扫描的列方向(X方向)控制电路4。
[0109] 行方向(Y方向)控制电路3接收时序控制电路5的时序控制脉冲并且驱动特定的行线H0、H1等。
[0110] 列方向(X方向)控制电路4接收时序控制电路5的时序控制脉冲，接收读出至特定的列线V0、V1等的信号，并且进行特定的处理。
[0112] 稍后将详细说明关于由列方向(X方向)控制电路4从像素单元2A进行的信号读取处理的结构和功能。
[0113] 2.器件结构
[0114] 现在说明本实施方案的固体摄像装置的像素部的具体的器件结构。
[0115] 图2(A)和图2(B)示出了本实施方案的固体摄像装置的像素部的基本结构，其中图2(A)为平面图，图2(B)为沿图2(A)中的a-a′线的简化截面图。
[0116] 如图2中所示，固体摄像装置1被形成为这样的后面(背面)照射型器件：光从基板100的第一基板表面101侧(背面侧)入射，而形成有MOS型晶体管的元件区域部(EAP)形成于第二基板表面102侧(前面侧)。基板100是由硅基板形成的。
[0117] 为了使光从后面照射，基板100是通过使硅晶片成为薄膜而形成的。基板100的厚度取决于固体摄像装置1的类型，但是作为示例，用于可见光的器件时厚度为2～6μm，而用于近红外光的器件时厚度为6～10μm。
[0118] 以这样的方式，基板100具有光入射的第一基板表面101侧以及形成有元件的第二基板表面102侧，并且具有多个像素单元Cel(2A)，多个像素单元被形成得相邻的像素单元被元件分隔层分隔。
[0119] 在本实施方案中，基板100具有以单个或多个像素单元为单位被元件分隔层与相邻的像素组分隔的多个像素单元2A(Cel)。
[0120] 各像素单元Cel包括形成于第一基板表面101侧的第一导电型阱(下文中简称为“第一阱”)110和形成得比第一阱110靠近第二基板表面102侧的第二导电型阱(下文中简称为“第二阱”)120。
[0121] 在本实施方案中，第一导电型为n型而第二导电型为p型。
[0122] n型第一阱110具有接收来自第一基板表面101侧的光的受光单元的功能，并且还具有对所接收光的光电转换功能和电荷累积功能。
[0123] 在第二阱120中，形成有对第一阱110的受光单元处累积的电荷进行检测并具有阈值调制功能的MOS型晶体管130。
[0124] 在第一阱110的侧壁处形成有包围着第一阱110的侧壁的P型元件分隔层(导电层)140，P型元件分隔层140是与第一导电型(在本实施方案中为n型)相反的第二导电+型，并且第一基板表面101(是基板100的入射表面)处形成有p层150。
[0125] 在p+层150的入射表面侧形成有例如由二氧化硅制成的绝缘膜和/或保护膜151。在保护膜151的上方形成有只透过期望波长区域的光的滤色器152。此外，在滤色器152上方形成有将入射光聚焦至第一阱110的受光单元上的微透镜153。
[0126] 由n+层构成的源极区域121和漏极区域122在p型第二阱120的中央部分开形成规定的间隔。在源极区域121与漏极区域122之间形成有沟道形成区域123。
[0127] 在第二阱120不与第一阱110相重叠的区域(端部侧区域)处形成有由p+层构成的阱(基板)接触区域124、阱(基板)接触区域125、阱(基板)接触区域126和阱(基板)接触区域127。
[0128] 另外，在基板100的形成有源极区域121、漏极区域122和阱接触区域124～127的第二基板表面102的表面上通过特定的工艺选择性的形成有由二氧化硅等制成的绝缘膜160。
[0129] 此外，在基板100的第二基板表面102侧，在源极区域121与漏极区域122之间的沟道形成区域123的上方形成有晶体管130的栅极电极131，在栅极电极131与沟道形成区域123之间设置有绝缘膜160。
[0130] 在源极区域121上方的那部分绝缘膜160中形成有开口，并且形成有晶体管130的与源极区域121相连接的源极电极132。
[0131] 以同样的方式，在漏极区域122上方的那部分绝缘膜160中形成有开口，并且形成有晶体管130的与漏极区域122相连接的漏极电极133。
[0132] 另外，在阱接触区域124～127上方的那部分绝缘膜中形成有开口，从而形成与阱接触区域124～127相连接的阱接触电极170。例如，将阱接触电极170的电平设定为地电位GND(0V)或-1.2V等。
[0133] 通过上述的结构，晶体管130被形成为绝缘栅型场效应晶体管(称为MOS晶体管)。
[0134] 晶体管130包括在第二基板表面102侧的第二阱120中形成的源极区域121、漏极区域122和沟道形成区域123以及在第二基板表面102的表面侧上形成的栅极电极131、源极电极132和漏极电极133。
[0135] 需要注意的是，在图2中，“S”表示晶体管130的源极，“D”表示晶体管130的漏极，而“G”表示晶体管130的栅极。
[0136] 以这样的方式，本实施方案的各个像素单元Cel(2A)被设置为采用后面(背面)照射并且具有双阱结构的阈值调制(CMD)型图像传感器。
[0137] 图3示出了本实施方案的像素单元的等效电路。
[0138] 如图3中所示，各像素单元2A(Cel)是由以下部分构成的：由第一阱110形成的光电转换和电荷累积元件单元111、由第二阱120和第二基板表面120侧的电极形成的单个晶体管130。
[0139] 以这样的方式，本实施方案的像素单元Cel采用后面照射并且具有双阱结构，并且具有利用相同的载流子的电荷累积和沟道电流。
[0140] 此外，像素单元Cel具有读取晶体管、复位晶体管和选择晶体管的功能共用一个晶体管的单晶体管构造(结构)。
[0141] 也就是说，在本实施方案中，使用的是后面照射和双阱结构，而不是采用单阱调制技术。下面将说明原因。
[0142] 当 采 用 单 阱 调 制 技 术 时，为 了 改 善 线 性 度，必 须 进 行 袋 注 入(pocketimplantation)，这会减小累积区域并且在像素被小型化的情况下阻碍达到饱和电荷Qs。
[0143] 关于单阱结构，即使调制程度和转换效率较高，但该结构易于受到导致像素间线性度的波动(“猫足(cat leg)”)的普遍发生这一缺陷的影响，并且该问题难以解决。
[0144] 另外，由于在读取期间钉扎(pinning)被去除，所以与列数字CDS的相容性不良。对于模拟CDS，对相同容量的区域增大，这导致难以微型化。
[0145] 当与后面照射相结合时，由于需要复位晶体管，这形成了双晶体管结构，从微型化的观点来看，这是不利的。
[0146] 另一方面，关于本实施方案，通过采用后面照射和双阱结构，电荷累积和沟道电流使用相同的载流子，从而使用于元件分离的分离载流子是充足的。
[0147] 因此，在本实施方案中，晶体管结构不需要是环状的，并且能够使用与普通晶体管相同的漏极(D)-栅极(G)-源极(S)的单向结构。
[0148] 此外，在本实施方案中，采用了这样的结构：信号载流子被排出至晶体管130的漏极。
[0149] 通过这样操作，通过一个晶体管完全实现了读取(拾取)晶体管、复位晶体管和选择晶体管共用单个晶体管的横向复位结构。
[0150] 也就是说，由于本实施方案的像素单元结构不是双层栅极结构而是能够使用单层栅极结构，所以在元件分离区域中不需要特别精确的加工。
[0151] 此外，由于相邻的像素单元能够共用漏极、共用源极和/或共用栅极，所以大幅提高了布局效率，这使像素能够被微型化。
[0152] 此外，由于采用了通过晶体管的漏极的横向复位，所以通过使用水平配线作为漏极并且以共用的像素为单位设置分离配线，能够共用列并且能够缩减列电路。
[0153] 此外，由于能够在晶体管栅极的上方形成空空间，所以在这样的空间中能够设置使用金属等配线的反射器结构。这样，能够反射已经透过硅(Si)基板的光，并且使这样的光在硅中再次进行光电转换，从而提高例如对近红外光的敏感度。
[0154] 此外，关于现有的结构，由于受光时栅极被设定为关断，并且硅(Si)基板的表面被钉扎从而导致在界面处产生的暗电流与空穴再结合，就存在着未完全再结合的成分导致暗电流的不一致和白点缺陷的问题。
[0155] 另一方面，关于本结构，由于使用了双阱，在Si表面处产生的暗电流电子能够从沟道被排出至漏极，所以具有能够完全不受到在界面处发生的暗电流和白点的影响的优点。
[0156] 因此，由于即使在列读取期间栅极导通的情况下暗电流和白点也不会成为问题，所以信号的非破坏读出是可能的。
[0157] 下面将详细说明实现增大的像素密度的阵列结构、装有反射器的结构、信号读取处理系统的结构和功能以及信号的非破坏读出处理。
[0158] 现在说明具有上述结构的像素单元的操作。
[0159] 光从第一基板表面(后面)101(背面侧)入射到像素单元内部，并且主要由于像素单元内的n型第一阱110内的光电效应生成电子/空穴对，并且生成的空穴穿过形成单元间的界面的p型元件分隔层140，并且排出至外部。
[0160] 只有电子累积在n型第一阱110中，并且被累积在作为MOS晶体管的晶体管130的源极与漏极之间的栅极区域的半导体表面附近形成的电位阱中。此后，通过晶体管130放大并检测出累积电荷的信号，累积的电荷被适当地排出，并且对混色和饱和电荷量进行控制。
[0161] 此外，固体摄像装置1的传感器的半导体层的厚度为大约2～10μm，这样的厚度对于光的波长范围内的光电转换而言足够实现足够的量子效率。
[0162] 另一方面，对于前面照射型装置而言，通常需要将半导体基板保持在防止元件损坏的某厚度(达到数百μm)，这就意味着通过元件基板的漏极与源极间的漏电流是无法忽略的，并且可能成为问题。
[0163] 另一方面，关于本实施方案，由于元件厚度足够薄，所以能够减少通过基板的漏电流并且还能够避免这样的问题。
[0164] 这样就完成了本实施方案的固体摄像装置1的结构和功能的说明。
[0165] 下面将更加详细地说明本实施方案的固体摄像装置1。
[0166] 图4示出了在前面照射型BMCD的情况下入射光的波长与晶体管的布局之间的关系。
[0167] 在图4中的前面照射型BMCD 10中，在基板前侧形成有绝缘膜11、透明电极12、遮光电极13等。此外，附图标记14表示横向漏极、附图标记15表示栅极绝缘膜、附图标记16表示硅基板。
[0168] 在图4中的前面照射的情况下，光从设置有晶体管的那侧进入。在此情况下，采用的是这样的结构：横向漏极区域14被遮光电极13覆盖，并且光从在其它部分中的开口透过绝缘膜11和透明电极12、栅极绝缘膜15等并且透入硅基板16的内部。
[0169] 尽管具有长波长的红色光和近红外光LIR从硅的表面透入相对较深，但是光电转换是在蓝色光LB和近紫外光未透入这样深的位置进行的。此外，当短波长的光透过表面处的多层绝缘膜时，由于层界面处的散射、吸收和反射，易于发生能量损失。
[0170] 另一方面，关于图2中的本实施方案的后面照射，采用的是这样的结构：光从未布置有晶体管130的那侧透入硅基板100内，并且尽管大量的长波长的光到达晶体管的附近，但只有少量的短波长的光到达那里。
[0171] 为了使包含入射光的波长的量子效率最大化，关于如何设置源极与漏极之间的扩散层和阱层已经提出了各种提案。
[0172] 然而，关于透过二氧化硅膜(绝缘膜)的光如何影响晶体管特性的可能性的讨论极少。本实施方案涉及该主题，并且使相关的机理(尽管是定性的)更加清楚了一些。
[0173] 图5示出了在使用前面照射型的情况下由透明电极/栅极二氧化硅膜(SiO2)/单晶硅形成的能带状态的概况。
[0174] 栅极氧化膜的特性根据制造方法和处理而变化显著，并且当几乎不进行控制的情况下，捕获电子和/或空穴的陷阱保持在氧化物膜中。在图中，示出了这样的情况：在二氧化硅膜的导带下方存在捕获2.0eV位置处的电子的陷阱。
[0176] 现在，如果我们关注入射光中例如波长λ＝450nm的蓝色光成分，根据爱因斯坦光量子方程E＝hv，其相当于E＝2.76eV。如图中所示，能量基本上等于根据透明电极的费米能级测量的氧化物膜中的电子陷阱的能级的位置。
[0177] 在此时，当向透明栅极电极施加比硅基板相对更大的负电压时，由于光电效应飞出金属表面(透明电极)的电子在氧化物膜中被激发并且在陷阱中被捕获。
[0179] 关于本实施方案中的后面照射，由于具有短波长的高能光的能量的大部分在所述光到达晶体管区域之前在硅基板内的光载流子的生成中被消耗，所以具有这样的主要优点：不存在与前面照射相同的缺点。
[0180] 图6是示出了根据图2中所示的装置的电位状态的变化，关于在各区域中垂直于半导体基板表面的方向上的半导体基板内部的电子的电位变化的系列图。
[0181] 在所有的状态中，阱接触电极170的电压VGND被设定为0V。
[0182] (i)栅极读取
[0183] 如果晶体管130的栅极电压VG被设定在1.0V，并且漏极电压VD被设定在1.8V，那么源极电压VS为大约1.6V～1.4V，累积的电荷(电子)减少，并且从源极流向漏极的沟道电子电流被调制相应的量，并因此而减小。通过测定这样的电流变化，能够得知累积电子的电荷量的变化。
[0184] (ii)栅极累积(非读取状态)
[0185] 如果晶体管130的栅极电压VG被设定为0V而漏极电压VD被设定为1.8V，那么源极电压VS为1.2V以下，并且电子累积于在晶体管130的源极和漏极之间的栅极区域中的半导体基板附近形成的电位阱内。
[0186] (iii)栅极累积(非复位状态，硬复位)
[0187] 如果晶体管130的栅极电压VG被设定为0V～-1.0V而漏极电压VD被设定为1.8V，那么产生这样的状态：源极电压VS为高阻抗Hi-Z或LD，并且累积的电子溢出(OF)。
这就是像素单元Cel饱和。在此时，信号被保持。
这就是像素单元Cel饱和。在此时，信号被保持。
[0188] (iiii)复位
[0189] 如果晶体管130的栅极电压VG被设定为0V～-1.0V而漏极电压VD被设定为3.0V以上(例如，3.7V)，那么源极电压VS为高阻抗Hi-Z或LD，并且存在于累积阱内部的电子通过漏极电极被排出到外部。
[0190] 以这样的方式，根据本实施方案，通过调制漏极电压VD和(在一些情况下)栅极电压(例如图6中，通过增大漏极与栅极间的电位差)作为像素信号复位，将累积的信号电荷(电子)排出至漏极电极。
[0192] 在本实施方案中，在高动态范围(DR)中利用γ特性。
[0193] 这里，将说明像素单元的γ特性。
[0194] 图7示出了沿图2(A)中的a-a’线的电位分布的一个示例。
[0195] 如图7中所示，双阱的一个特性是传感器累积区域具有宽电位形状。这意味着双阱的一个特性为容量根据信号电平而变化，并且显现为非线性(γ特性)。
[0196] 对于单阱结构而言，线性度(“猫足(cat leg)”)是非线性的，并且当信号电平低时信号下降。
[0197] 另一方面，对于双阱结构而言，对于当信号电平低时增大增益的γ特性而言，逆γ校正是可能的，并且在低照度条件下增益变为负。由于与信号同时的噪声被压缩，所以能够减少噪声。
[0198] 以这样的方式，对于本实施方案，积极运用γ特性，并且如图2中所示，设置有深的n型伽马袋(gamma pocket)180来累积低电平信号。
[0199] 在这样的伽马袋180中，信号载流子和信号电流被集中在一点处，改善了低电平信号的调制度。
[0200] 在后续阶段还能够在进行信号处理的DSP上进行逆伽马校正从而实现全面的噪声压缩。
[0201] 此外，如图7中所示，像素单元Cel具有这样的结构：当信号电平高时容量增大，并且利用γ特性来实现高动态范围(DR)。
[0202] 这就完成了本实施方案的像素单元的结构和功能的说明。
[0203] 下面将说明像素部2含有反射器的结构以及像素单元的布局等。
[0204] 3.反射器结构
[0205] 图8(A)和图8(B)是含有反射器的像素单元的简化截面图。
[0206] 需要注意的是，在像素部2中，多个像素单元Cel布置成矩阵。另外，采用的是拜耳(Bayer)阵列。
[0207] 图8(A)和图8(B)中所示的像素单元具有在第一阱110的侧壁和第二阱120的侧+壁上形成的p型元件分隔层(导电层)140A。该像素单元具有由形成晶体管130的n层构成的源极区域141和漏极区域142，晶体管130形成在p型元件分隔层140A内侧。在像素单元中，在源极区域141侧和漏极区域142侧形成有阱接触区域143。在该示例中，阱接触区域143形成于源极区域侧。
[0208] 栅极接触电极190形成于与p型元件分隔层140A相对的位置处。
[0209] 另外，除了元件分隔层140A上之外，在像素单元Cel的栅极电极131的前面侧(不入射光的一侧)形成有反射器200。
[0210] 在本实施方案中，通过与相邻像素单元共用一个或多个漏极接触部、源极接触部、基板(阱)接触部或者栅极接触部，能够提高布局效率。
[0211] 也就是说，能够用单个晶体管设置像素单元实现了如下结构，在元件分离的四个方向上布置漏极接触部、源极接触部、栅极接触部和阱接触部并且栅极占据整个像素，从而使晶体管的随机噪声显著减小。
[0212] 例如，在X方向和Y方向中的Y方向(垂直方向，行方向)上相邻的像素单元间共用漏极接触部和源极接触部，并且在X方向(水平方向，列方向)上相邻的像素单元间共用栅极接触部和阱接触部。
[0213] 以这样的方式，能够在相对于栅极的四个方向上布置漏极接触部、源极接触部、栅极接触部和阱(基板)接触部。
[0214] 这样，在本实施方案中，如图9中所示，能够使用这样的布局：其中，也能够采用所谓的锯齿形阵列。
[0215] 在图9中的示例中，采用的是这样的结构：布置有已经旋转了45度的普通的正方形拜耳阵列。
[0216] 图10示出了在X方向(水平方向)上以条带形式共用栅极的示例布局。
[0218] 在图10中，SCNT表示源极接触部，DCNT表示漏极接触部、GCNT表示栅极接触部，而WCNT表示阱接触部。
[0219] 如图10中所示，通过采用以水平条带的形式共用栅极并且阱(基板)接触部WCNT位于源极侧或漏极侧的布局，能够使反射器200易于设置。
[0220] 在此情况下，阱(基板)接触部WCNT可以布置得跳过X(水平)方向上的一个位置。
[0221] 此外，能够根据耐压和布局决定基板接触部是在漏极侧还是在源极侧。
[0222] 当基板接触部位于源极侧时，电位差减小，从而具有利于增大像素密度的优点。
[0223] 图11示出了漏极侧被缩窄的示例布局。
[0224] 当阱(基板)接触部WCNT设定在漏极侧时，实现耐压所需要的漏极宽度减小，或“缩窄”。
[0225] 以这样的方式，通过加宽源极侧的沟道，源极侧被加深，并且收集信号的部分与易于调制的部分将会一致，从而获得高调制特性。
[0226] 图12示出了本实施方案的像素部中的像素单元的另一示例布局。此外，图13(A)是沿着图12中的a-a’线的简化截面图，图13(B)是沿着图12中的b-b’线的简化截面图。
[0227] 在图12中的示例布局中，阱(基板)接触部(WCNT)不是形成在硅基板100的第二基板表面102侧而是形成在第一基板表面101(背面)侧。各栅极电极131被形成得在第二基板表面102侧在包括p型元件分隔层140A的整个像素单元上。
[0228] 在此情况下，能够使用与未图示的用于防止混色的配线和遮光膜相同的结构。
[0229] 通过使用这样的结构，反射器200的配线变得对称，从耐压的观点来看，这是有利的。
[0230] 这里，将更加具体地说明反射器200。
[0231] 关于采用后面照射以及双阱结构的本实施方案的像素单元Cel，由于能够在晶体管130的栅极电极131的上方设置空空间，所以能够形成利用这里的金属等配线的反射器结构。
[0232] 已经透过硅基板100的光被反射器200反射，并且在硅基板100的第一阱110中再次经过光电转换，这能够提高例如对近红外光的敏感度。
[0233] 在此情况下，如图14(A)中所示，基板比较厚(大约6μm～10μm)并且通过利用反射器200对近红外光的反射，例如在低照度监视相机中的应用成为可能。
[0234] 另外，如图14(B)中所示，如果硅基板100的厚度被主动地减薄设定为反射G～R的光的厚度，由于大约基板厚度的一半就足够了，所以能够进一步将像素尺寸减小至一半，这能够防止混色。
[0235] 对于可见光来说，一般情况下，由于硅基板需要2μm～3μm的厚度，光需要以达到大约25度的入射角来被接收，并且纵横比的极限是1∶2，像素尺寸的极限大约是1μm～1.5μm。
[0236] 然而，当使用如本实施例中的反射器200时，由于大约1μm～1.5μm厚度的一半的硅基板就足够了，所以能够具有亚微米大小的像素。
[0237] 此外，在此情况下，优选使用对于可见光具有高透光率的ITO膜作为电极。
[0238] 在本实施方案中，反射器200是金属配线(Al等)。下面说明示例结构。
[0239] 需要注意的是，尽管未详细说明，但在一些情况下，反射器是由非导电绝缘膜等构成的。
[0240] 接着，将说明能够共用列电路来缩小规模的结构。
[0241] 在此情况下，在像素部2的像素单元的矩阵(阵列)排列中，通过将列中的漏极接触部分为两个以上的组，共用列方向(X方向)控制电路4中的列电路，这能够减小规模。
[0242] 4.共用接触部像素部的像素单元阵列的示例
[0243] 图15(A)和图15(B)示出了共用接触部像素部的示例像素单元阵列，其中图15(A)示出了像素单元布局的示例，图15(B)示出了与图15(A)相对应的图形布局。
[0244] 图16示出了适用于图15中的布局的等效电路，并且像素部以及共用列电路的信号处理系统被简化。
[0245] 需要注意的是，在下面的说明中，设定信号Sel被提供至被选择的晶体管的栅极。
[0246] 此外，虽然下面对共用接触部像素部的示例像素单元阵列进行了说明，但是也能够制造为这样的结构：源极和/或漏极利用配线相连接并且是共用的。
[0247] 作为一个示例，即使如图1中所示各像素单元的源极和漏极是分离的，仍能够制造为这样的结构：在行方向上相邻的像素单元的漏极和/或源极通过配线相连接并且是共用的。
[0248] 在该示例中，垂直方向(Y方向)上的两行共用漏极。
[0249] 在图15(A)中的示例中，选择性图示的16个单元Cel布置为矩阵。
[0250] 作为基本规则，采用的是拜耳阵列。
[0251] G(绿，Gr)像素Cel 11布置于第一行第一列，B(蓝)像素Cel 12布置于第一行第二列，R(红)像素Cel 21布置于第二行第一列，而G(Gb)像素Cel 22布置于第二行第二列。
[0252] 以同样的方式，G(Gr)像素Cel 13布置于第一行第三列，B像素Cel14布置于第一行第四列，R像素Cel 23布置于第二行第三列，而G(Gb)像素Cel 24布置于第二行第四列。
[0253] G像素Cel 31布置于第三行第一列，B像素Cel 32布置于第三行第二列，R像素Cel 41布置于第四行第一列，而G(Gb)像素Cel 42布置于第四行第二列。
[0254] 以同样的方式，G(Gr)像素Cel 33布置于第三行第三列，B像素Cel34布置于第三行第四列，R像素Cel 43布置于第四行第三列，而G(Gb)像素Cel 44布置于第四行第四列。
[0255] 在像素单元排列的各列中，在相邻的奇数行和偶数行中的像素单元共用漏极接触部DCNT。
[0256] 在图15中的示例中，像素单元Cel 11和像素单元Cel 21共用漏极接触部DCNT，像素单元Cel 31和像素单元Cel 41共用漏极接触部DCNT。
[0257] 以这样的方式，像素单元Cel 12和像素单元Cel 22共用漏极接触部DCNT，并且像素单元Cel 32和像素单元Cel 42共用漏极接触部DCNT。
[0258] 像素单元Cel 13和像素单元Cel 23共用漏极接触部DCNT，并且像素单元Cel 33和像素单元Cel 43共用漏极接触部DCNT。
[0259] 像素单元Cel 14和像素单元Cel 24共用漏极接触部DCNT，并且像素单元Cel 34和像素单元Cel 44共用漏极接触部DCNT。
[0260] 在图15中的示例中，第一行中的像素单元Cel 11～Cel 14与共用漏极接触部DCNT的第二行中的像素单元Cel 21～Cel 24形成组GRP1。
[0261] 以这样的方式，第三行中的像素单元Cel 31～Cel 34与共用漏极接触部DCNT的第四行中的像素单元Cel 41～Cel 44形成组GRP2。
[0262] 在相邻组之间在各列中相邻的像素单元还共用源极接触部SCNT。
[0263] 在图15中的示例中，组GRP1中的像素单元Cel 21和组GRP2中的像素单元Cel31共用源极接触部SCNT。
[0264] 组GRP1中的像素单元Cel 22和组GRP2中的像素单元Cel 32共用源极接触部SCNT。
[0265] 组GRP1中的像素单元Cel 23和组GRP2中的像素单元Cel 33共用源极接触部SCNT。
[0266] 组GRP1中的像素单元Cel 24和组GRP2中的像素单元Cel 34共用源极接触部SCNT。
[0267] 此外，在图15(B)中，LGND1～LGND5等示出了与阱接触部WCNT相连接的地线，并且LSGN1～LSGN4等示出了与源极接触部SCNT相连接的信号线。
[0268] 在图15(B)中，LGT1～LGT3示出了与栅极接触部相连接的栅极线，并且LDRN1～LDRN4示出了与漏极接触部相连接的漏极线。
[0269] 在本实施方案中，栅极线对应于第一驱动线，而漏极线对应于第二驱动线。
[0270] 地线LGND和信号线LSGN在Y方向(行方向)上布置于各列中。
[0271] 此外，栅极线LGT在X方向(列方向)上布置于各行中。
[0272] 此外，一条漏极线LDRN在X方向(列方向)上是对各组布置的。
[0273] 这些地线LGND、信号线LSGN、栅极线LGT和漏极线LDRN是由多层配线结构形成的。
[0274] 例如，通过最下层的第一金属配线(1MT)形成地线LGND。
[0275] 通过第二下层的第二金属配线(2MT)形成信号线LSGN。
[0276] 栅极线LGT和漏极线LDRN通过位于两者之间的绝缘膜彼此保持绝缘，并且通过最上层的第三金属配线(3MT)形成。
[0277] 在本实施方案中，在GRP1～GRP3各组中，共用漏极接触部的像素单元被形成为使得栅极接触部GCNT与阱(基板)接触部WCNT在X方向(列方向)上具有相反的定向。
[0278] 上述单元还被形成为：在奇数列与偶数列中定向是相反的。
[0279] 更加具体地，在组GRP1中，在第一列中的像素单元11的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0280] 在第一列中的像素单元21的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0281] 像素单元Cel 11的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT1(y-2)，并且阱接触部WCNT与布置于第二列中的地线LGND2相连接。
[0282] 像素单元Cel 21的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT2(y-1)，并且阱接触部WCNT与布置于第一列中的地线LGND1相连接。
[0283] 在第二列中的像素单元12的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0284] 在第二列中的像素单元22的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0285] 像素单元Cel 12的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT1(y-2)，并且阱接触部WCNT与布置于第二列中的地线LGND2相连接。
[0286] 像素单元Cel 22的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT2(y-1)，并且阱接触部WCNT与布置于第三列中的地线LGND3相连接。
[0287] 在第三列中的像素单元13的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0288] 在第三列中的像素单元23的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0289] 像素单元Cel 13的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT1(y-2)，并且阱接触部WCNT与布置于第四列中的地线LGND4相连接。
[0290] 像素单元Cel 23的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT2(y-1)，并且阱接触部WCNT与布置于第三列中的地线LGND3相连接。
[0291] 在第四列中的像素单元14的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0292] 在第四列中的像素单元24的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0293] 像素单元Cel 14的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT1(y-2)，并且阱接触部WCNT与布置于第四列中的地线LGND4相连接。
[0294] 像素单元Cel 24的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT2(y-1)，并且阱接触部WCNT与布置于第五列中的地线LGND5(未图示)相连接。
[0295] 在组GRP1中，第一行中的各晶体管130的漏极与第二行中的各相邻晶体管130的漏极通过漏极接触部DCNT共同连接至漏极线LDRN1(y-2)。
[0296] 也就是说，组GRP1的第一行中的各单元的每个晶体管130的漏极与第二行中的各单元的每个晶体管的漏极共同连接至在X方向上布置的单条漏极线LDRN1(y-2)。
[0297] 在组GRP2中，在第一列中的像素单元31的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0298] 在第一列中的像素单元41的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0299] 像素单元Cel 31的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT3(y)，并且阱接触部WCNT与布置于第二列中的地线LGND2相连接。
[0300] 像素单元Cel 41的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT4(y+1)，并且阱接触部WCNT与布置于第一列中的地线LGND1相连接。
[0301] 在第二列中的像素单元32的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0302] 在第二列中的像素单元42的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0303] 像素单元Cel 32的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT3(y)，并且阱接触部WCNT与布置于第二列中的地线LGND2相连接。
[0304] 像素单元Cel 42的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT4(y+1)，并且阱接触部WCNT与布置于第三列中的地线LGND3相连接。
[0305] 在第三列中的像素单元33的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0306] 在第三列中的像素单元43的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0307] 像素单元Cel 33的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT3(y)，并且阱接触部WCNT与布置于第四列中的地线LGND4相连接。
[0308] 像素单元Cel 43的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT4(y+1)，并且阱接触部WCNT与布置于第三列中的地线LGND3相连接。
[0309] 在第四列中的像素单元34的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0310] 在第四列中的像素单元44的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0311] 像素单元Cel 34的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT3(y)，并且阱接触部WCNT与布置于第四列中的地线LGND4相连接。
[0312] 像素单元Cel 44的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT4(y+1)，并且阱接触部WCNT与布置于第五列中的地线LGND5(未图示)相连接。
[0313] 在组GRP2中，第三行中的各晶体管130的漏极与第四行中的各相邻晶体管130的漏极通过漏极接触部DCNT共同连接至漏极线LDRN2(y)。
[0314] 也就是说，组GRP2的第三行中的各单元的每个晶体管130的漏极与第四行中的各单元的每个晶体管的漏极共同连接至在X方向上布置的单条漏极线LDRN2(y)。
[0315] 在组GRP3中，在第一列中的像素单元51的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0316] 在第一列中的像素单元61的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0317] 像素单元Cel 51的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT5(y+2)，并且阱接触部WCNT与布置于第二列中的地线LGND2相连接。
[0318] 像素单元Cel 61的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT6(y+3)，并且阱接触部WCNT与布置于第一列中的地线LGND1相连接。
[0319] 在第二列中的像素单元52的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0320] 在第二列中的像素单元62的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0321] 此外，像素单元Cel 52的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT5(y+2)，并且阱接触部WCNT与布置于第二列中的地线LGND2相连接。
[0322] 像素单元Cel 62的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT6(y+3)，并且阱接触部WCNT与布置于第三列中的地线LGND3相连接。
[0323] 在第三列中的像素单元53的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0324] 在第三列中的像素单元63的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0325] 此外，像素单元Cel 53的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT5(y+2)，并且阱接触部WCNT与布置于第四列中的地线LGND4相连接。
[0326] 像素单元Cel 63的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT6(y+3)，并且阱接触部WCNT与布置于第三列中的地线LGND3相连接。
[0327] 在第四列中的像素单元54的栅极接触部GCNT形成于X方向的右侧(图中)，而阱接触部WCNT形成于X方向的左侧(图中)。
[0328] 在第四列中的像素单元64的栅极接触部GCNT形成于X方向的左侧(图中)，而阱接触部WCNT形成于X方向的右侧(图中)。
[0329] 此外，像素单元Cel 54的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT5(y+2)，并且阱接触部WCNT与布置于第四列中的地线LGND4相连接。
[0330] 像素单元Cel 64的晶体管130的栅极通过栅极接触部GCNT连接至栅极线LGT6(y+3)，并且阱接触部WCNT与布置于第五列中的地线LGND5(未图示)相连接。
[0331] 在组GRP3中，第五行中的各晶体管130的漏极与第六行中的各相邻晶体管130的漏极通过漏极接触部DCNT共同连接至漏极线LDRN3(y+2)。
[0332] 也就是说，组GRP3的第五行中的各单元的每个晶体管130的漏极与第六行中的各单元的每个晶体管的漏极共同连接至在X方向上布置的单条漏极线LDRN3(y+2)。
[0333] 此外，如上所述，相邻组间的各列中相邻的像素单元之间共用源极接触部SCNT。
[0334] 在图15和图16中的示例中，组GRP1的像素单元Cel 21与组GRP2的像素单元Cel 31共用源极接触部SCNT。
[0335] 组GRP1的像素单元Cel 22与组GRP2的像素单元Cel 32共用源极接触部SCNT。
[0336] 组GRP1的像素单元Cel 23与组GRP2的像素单元Cel 33共用源极接触部SCNT。
[0337] 组GRP1的像素单元Cel 24与组GRP2的像素单元Cel 34共用源极接触部SCNT。
[0338] 组GRP2的像素单元Cel 41与组GRP3的像素单元Cel 51共用源极接触部SCNT。
[0339] 组GRP2的像素单元Cel 42与组GRP3的像素单元Cel 52共用源极接触部SCNT。
[0340] 组GRP2的像素单元Cel 43与组GRP3的像素单元Cel 53共用源极接触部SCNT。
[0341] 组GRP2的像素单元Cel 44与组GRP3的像素单元Cel 54共用源极接触部SCNT。
[0342] 接着，将参照图16说明信号线与信号读取处理系统。
[0343] 如图16中所示，在各列中在Y方向上布置有信号线LSGN 1～LSGN4作为用于顶部读取和底部读取的两条信号线。
[0344] 在第一列中，信号线LSGN1布置得被分为第一信号线LSGN1-T和第二信号线LSGN1-B。
[0345] 在第二列中，信号线LSGN2布置得被分为第一信号线LSGN2-T和第二信号线LSGN2-B。
[0346] 在第三列中，信号线LSGN3布置得被分为第一信号线LSGN3-T和第二信号线LSGN3-B。
[0347] 在第四列中，信号线LSGN4布置得被分为第一信号线LSGN4-T和第二信号线LSGN4-B。
[0348] 与列阵列相对应，布置有顶部开关TSW401、TSW402、TSW403、TSW404等作为第一开关，并且布置有底部开关BSW411、BSW412、BSW413、BSW414等作为第二开关。
[0349] 另外，与列阵列相对应，布置有顶侧列电路400-1、400-2、400-3、400-4等作为第一列电路，并且布置有底侧列电路410-1、410-2、410-3、410-4等作为第二列电路。
[0350] 通过作为第一开关的顶部开关TSW401、TSW402、TSW403、TSW404等以及作为第二开关的底部开关BSW411、BSW412、BSW413、BSW414等形成切换部。
[0351] 与在Y(垂直)方向上相邻的并且共用漏极接触部的两个像素单元Cel的晶体管130的源极相连接的源极接触部SCNT交替地(分别地)连接至第一列中的信号线LSGN1-T、LSGN1-B。
[0352] 在图16中的示例中，连接至第一行第一列上的晶体管130的源极的源极接触部SCNT以及连接至第五行第一列上的晶体管130的源极的源极接触部SCNT与信号线LSGN1-T相连接。
[0353] 连接至第二行第一列上的晶体管130的源极的源极接触部SCNT以及连接至第六行第一列上的晶体管130的源极的源极接触部SCNT与信号线LSGN1-B相连接。
[0354] 连接至第一行第二列上的晶体管130的源极的源极接触部SCNT以及连接至第五行第二列上的晶体管130的源极的源极接触部SCNT与信号线LSGN2-T相连接。
[0355] 连接至第二行第二列上的晶体管130的源极的源极接触部SCNT以及连接至第六行第二列上的晶体管130的源极的源极接触部SCNT与信号线LSGN2-B相连接。
[0356] 连接至第一行第三列上的晶体管130的源极的源极接触部SCNT以及连接至第五行第三列上的晶体管130的源极的源极接触部SCNT与信号线LSGN3-T相连接。
[0357] 连接至第二行第三列上的晶体管130的源极的源极接触部SCNT以及连接至第六行第三列上的晶体管130的源极的源极接触部SCNT与信号线LSGN3-B相连接。
[0358] 连接至第一行第四列上的晶体管130的源极的源极接触部SCNT以及连接至第五行第四列上的晶体管130的源极的源极接触部SCNT与信号线LSGN4-T相连接。
[0359] 连接至第二行第四列上的晶体管130的源极的源极接触部SCNT以及连接至第六行第四列上的晶体管130的源极的源极接触部SCNT与信号线LSGN4-B相连接。
[0361] 开关SW411设置有与第一列中的信号线LSGN1-B的一端部相连接的端子a、与电源电压VDD的电源SVDD相连接的端子b以及与列电路410-1的反相输入端子(-)相连接的端子c。
[0362] 开关SW402设置有与第二列中的信号线LSGN2-T的一端部相连接的端子a、与电源电压VDD的电源SVDD相连接的端子b以及与列电路400-2的反相输入端子(-)相连接的端子c。
[0363] 开关SW412设置有与第二列中的信号线LSGN2-B的一端部相连接的端子a、与电源电压VDD的电源SVDD相连接的端子b以及与列电路410-2的反相输入端子(-)相连接的端子c。
[0364] 开关SW403设置有与第三列中的信号线LSGN3-T的一端部相连接的端子a、与电源电压VDD的电源SVDD相连接的端子b以及与列电路400-3的反相输入端子(-)相连接的端子c。
[0365] 开关SW413设置有与第三列中的信号线LSGN3-B的一端部相连接的端子a、与电源电压VDD的电源SVDD相连接的端子b以及与列电路410-3的反相输入端子(-)相连接的端子c。
[0366] 开关SW404设置有与第四列中的信号线LSGN4-T的一端部相连接的端子a、与电源电压VDD的电源SVDD相连接的端子b以及与列电路400-4的反相输入端子(-)相连接的端子c。
[0367] 开关SW414设置有与第四列中的信号线LSGN4-B的一端部相连接的端子a、与电源电压VDD的电源SVDD相连接的端子b以及与列电路410-4的反相输入端子(-)相连接的端子c。
[0369] 开关SW401～开关SW404等的端子c分别与恒流负载电路I401相连接，并且这样的连接点通过电容C401与比较器401相连接。
[0370] 比较器401的反相输入端子(-)与电容C401相连接，并且非反相输入(+)提供有基准电位。作为一个示例，提供斜坡(PAMP)波形作为基准电位。
[0371] 用于复位的开关402连接于比较器401的反相输入端子(-)与输出之间。作为一个示例，开关402是由MOS晶体管形成的。
[0372] 列电路410-1～至410-4等被形成为电容耦合列差分放大器，并且分别包括比较器411、开关412、电容C411和恒流负载电路I411。
[0373] 开关SW411～开关SW414等的端子c分别与恒流负载电路I411相连接，并且这样的连接点通过电容C411与比较器411相连接。
[0374] 比较器411的反相输入端子(-)与电容C411相连接，并且非反相输入(+)提供有基准电位。作为一个示例，提供斜坡(PAMP)波形作为基准电位。
[0375] 用于复位的开关412连接于比较器411的反相输入端子(-)与输出之间。作为一个示例，开关412是由MOS晶体管形成的。
[0376] 在本实施方案中，在上述像素阵列结构中，作为驱动单个像素的替代方案，利用在Y方向(行方向)上相邻的两个像素间共用源极和漏极的结构特性，并且借助在Y(垂直、行)方向上相邻的共用漏极的像素单元晶体管进行供给。
[0377] 为了进行复位，通过在X(水平、列)方向上连接的单漏极线LDRN供给驱动脉冲。
[0378] 换言之，在使用同一漏极端子进行电源电压供给和复位的摄像元件中，在用于信号读取的驱动期间电源供给是通过在垂直方向上相邻的像素晶体管进行的，而对于复位而言，驱动脉冲是利用在水平方向上连接的漏极配线供给的。
[0379] 图17示出了作为比较例的在X(水平)方向上布置电源线和复位线作为共用线的进行单像素驱动的情况。
[0380] 在图17中，为了易于理解，使用相同的附图标记表示与图16中的电路相同的那部分电路结构。
[0381] 关于该比较例，由于信号读取的驱动是利用共用线(在X(水平)方向上布置的电源线和复位线)进行的，所以当像素密度增大时，由于配线电阻而将发生IR降，造成存在驱动性能不足的风险。
[0382] 另一方面，关于本实施方案的固体摄像装置，信号读取驱动期间的电源供给是通过Y(垂直)方向上相邻的像素晶体管进行的。此外，关于本固体摄像装置，由于复位用的驱动脉冲是利用在水平方向上连接的漏极配线供给的，所以抑制了IR降的产生，并且能够保持充分的驱动性能，而不会使驱动性能变得不足。
[0383] 图18是这样的图：本发明实施方案的固体摄像装置的漏极接地结构的相邻像素单元和信号读取系统的特征部分被截取并示出。
[0384] 作为一个示例，图18中的固体摄像装置示出了图16中的组GRP2的单元Cel 31和单元Cel 41以及信号读取系统作为摘取部分。
[0385] 在本实施方案中，为了利用在上下相邻的像素单元间的布局中共用漏极和源极的结构特征，进行如下所述的信号读取。
[0386] 在共用漏极的两个单元中，当设定单元Cel 41(是Cel 31在Y(垂直、列)方向上的相邻像素)作为读取像素时，电源SVDD通过开关SW401连接至相邻的像素单元Cel 31的源极输出。
[0387] 然后，向在Y(垂直)方向上的相邻像素单元Cel 31的栅极131(Sel.y)施加过驱动电压，从而使漏极-源极连接处于导通状态。
[0388] 通过这样的设置，由于电源SVDD变为通过相邻的像素单元Cel 31与读取像素单元Cel 41相连接，所以从Y(垂直)方向对各个像素提供电源电压VDD。
[0390] 在共用漏极的两个单元中，当设定单元Cel 31(是Cel 41在Y(垂直、列)方向上的相邻像素)作为读取像素时，电源SVDD通过开关SW501连接至相邻的像素单元Cel 41的源极输出。
[0391] 然后，向在Y(垂直)方向上的相邻像素单元Cel 41的栅极131(Sel.y+1)施加过驱动电压，从而使漏极-源极连接处于导通状态。
[0392] 通过这样的设置，由于电源SVDD变为通过相邻的像素单元Cel 41与读取像素单元Cel 31相连接，所以从Y(垂直)方向对各个像素提供电源电压VDD。
[0393] 这就意味着能够消除当从水平方向上的复位驱动器RDRV提供电源时发生的压降。
[0394] 以这样的方式，通过从Y方向上相邻的像素单元提供电源，可以切断来自复位驱动器RDRV的供给，或者可以将来自复位驱动器RDRV的供给连接于相同的电位。
[0395] 然而，过驱动量由于各像素的阈值Vth的波动而变化，并且各读取像素的漏极电压可能波动，这能够影响输出图像。
[0396] 关于这一点，通过利用水平方向上用于复位的配线连接漏极，从而具有了使水平线上的漏极电压变为恒定的效果，从而构成了用于吸收波动的机制。
[0397] 特别地，当拍摄在某些点具有高亮度的物体时，存在着将会失去过驱动状态的风险。然而，通过在水平(宽度)方向上整体连接漏极，能够借助电流平均化效应利用周围像素的驱动性能进行补偿，这使得能够保持对于高亮度物体的耐久性。
[0398] 除了复位功能之外，复位配线还具有使电流平均化的功能。
[0399] 在过驱动期间信号电荷如下被保持。当施加过驱动电压时，沟道电位变为漏极电压，并且由于这样状态的沟道电位，累积电荷增多，使得信号电荷被保持。
[0400] 上述说明适用于漏极接地结构，但是也能够将本发明应用于如图19中所示的源极接地结构。
[0401] 图19是这样的图：本发明实施方案的固体摄像装置的源极接地结构的相邻像素单元和信号读取系统的特征部分被截取并示出。
[0402] 通过这样的设定能够实现源极接地结构：将上面说明中的漏极设置为源极，将上面说明中的源极设置为漏极，将上面说明中的VDD设置为VSS，并且将负载电路从恒流负载电路变为恒阻负载电路R401或R411等。
[0403] 如上所述，根据本实施方案，通过从与读取信号相同的方向供给电源，能够避免IR降效应，这适于增大像素密度。
[0404] 通过使用在Y(垂直)方向上的相邻像素单元的晶体管130作为电源开关晶体管，就不必独立设置开关晶体管，这就去除了像素微型化的一个阻碍。
[0405] 通过共用水平复位配线，能够吸收像素间的电压波动。
[0406] 在该结构中，能够对奇数列和偶数列分别进行复位，以奇数的D相Do、奇数的P相Po、偶数的D相De和偶数的P相Pe的顺序采样，并且通过垂直地进行数字加运算以及水平地进行数字加运算(垂直的是计数器加运算)，任意相同颜色的加运算都是可能的。
[0407] 图20(A)和图20(B)示出了与图15中的正方形阵列相似的正方形阵列的信号输出顺序。图20(A)示出了未共用水平列的情况，图20(B)示出了如图16中所示的共用水平列的情况。
[0408] 需要注意的是，在图20(A)和图20(B)中，为了按照信号输出的顺序重新排列，上下方向相比于布置图是反转的。
[0409] 此外，在本示例中，以V行H列的方式为各行各列分配数字，并且除了像素单元的RGB之外，还为输出信号分配与像素阵列保持一致的数字。例如，第一行第一列的信号分配为R11，第一行第二列的信号分配为G12。
[0410] 在图20(A)中的示例的情况下，在底部侧和顶部侧以与像素单元阵列相一致的顺序输出信号。
[0411] 在图20(B)中的示例的情况下，按照分时进行输出。
[0412] 例如，第一步在底部侧读出像素单元G12、G14的信号并且在顶部侧读出像素单元B22、B24的信号，第二步在底部侧读出像素单元R11、R13的信号并且在顶部侧读出像素单元G21、G23的信号。
[0413] 以这样的方式，能够对各个颜色进行同色信号读取，从而能够进行任意颜色的同色加运算。
[0414] 如上所述，关于图15和图16中示出的示例，通过将读取分为奇数列和偶数列，以两行的间隔交替读出Gb、Gr。
[0415] 在本实施方案中，由于两行之间共用漏极，所以需要根据上/下列阵列并行处理(2倍速)。另外，由于从上下每两行交替输出Gr/Gb行，所以在垂直方向上使用数字加运算或者2/4间隔。
[0416] 通过分离水平复位漏极(例如，分为奇数列和偶数列)，能够水平地共用两个以上的列(1/n减速)。
[0417] 列缩减也就成为可能。
[0418] 另外，通过与颜色编码同步地对相同列中的信号进行数字加运算，任意颜色的同色加运算成为可能。
[0419] 图21(A)和图21(B)示出了在与图15中的正方形阵列相似的正方形阵列已经被旋转了45度的情况下的锯齿形阵列。图21(A)示出了像素单元的布局的示例，而图21(B)示出了与图21(A)相对应的图形布局。
[0420] 图22示出了适用于图21中的布局的等效电路，并且像素部以及共用列电路的信号处理系统被简化。
[0421] 通过将电极和电极下方的结构简单地旋转45度并且为锯齿形阵列操纵配线能够实现所述锯齿形阵列。
[0422] 在此情况下，基本的操作与图15和图16中的正方形阵列的操作是相同的，由此能够对奇数列和偶数列分别进行复位，并且按照奇数的D相Do、奇数的P相Po、偶数的D相De和偶数的P相Pe的顺序采样。通过垂直地进行数字加运算以及水平地进行数字加运算(垂直的是计数器加运算)，任意相同颜色的加运算都是可能的。
[0423] 图23(A)和图23(B)示出了在与图15中的正方形阵列相似的正方形阵列已经被旋转了45度的情况下的另一锯齿形阵列。
[0424] 图23(A)示出了像素单元的布局的示例，而图23(B)示出了与图23(A)相对应的图形布局。
[0425] 此外，图24示出了适用于图23中的布局的等效电路，并且像素部以及共用列电路的信号处理系统被简化。
[0426] 尽管在图21和图22中的示例中的信号读取排列与图15和图16中的情况相同，但是在图23和图24中的示例中，使用的是底部列与顶部列交替的排列。
[0427] 在此情况下，基本的操作与图15和图16中的正方形阵列的操作也是相同的，由此也能够对奇数列和偶数列分别进行复位，并且按照奇数的D相Do、奇数的P相Po、偶数的D相De和偶数的P相Pe的顺序采样。在此情况下同样地，通过垂直地进行数字加运算以及水平地进行数字加运算(垂直的是计数器加运算)，任意相同颜色的加运算也是可能的。
[0428] 图25(A)和图25(B)示出了与图21中的锯齿形阵列相似的锯齿形阵列的信号输出顺序。图25(A)示出了未共用水平列的情况，而图25(B)示出了如图22中所示共用水平列的情况。
[0429] 此外，在本示例中，以V行H列的方式为各行各列分配数字，并且除了像素单元的RGB之外，还为输出信号分配与像素阵列保持一致的数字。
[0430] 在图25(A)中的示例的情况下，在底部侧和顶部侧以与像素单元阵列相一致的顺序输出信号。
[0431] 在图25(B)中的示例的情况下，按照分时进行输出。
[0432] 例如，第一步在底部侧读出像素单元R11、R13的信号并且在顶部侧读出像素单元G22、G24的信号，第二步在底部侧读出像素单元B12、B14的信号并且在顶部侧读出像素单元G23、G25的信号。
[0433] 以这样的方式，能够对各个颜色进行同色信号读取，从而能够进行任意颜色的同色加运算。
[0434] 图26(A)和图26(B)示出了与图23中的锯齿形阵列相似的锯齿形阵列的信号输出顺序。图26(A)示出了未共用水平列的情况，而图26(B)示出了如图24中所示共用水平列的情况。
[0435] 此外，在本示例中，以V行H列的方式为各行各列分配数字，并且除了像素单元的RGB之外，还为输出信号分配与像素布局保持一致的数字。
[0436] 在图26(A)中的示例的情况下，在底部侧和顶部侧以与像素单元阵列相一致的顺序输出信号。
[0437] 在图26(B)中的示例的情况下，按照分时进行输出。
[0438] 例如，第一步在底部侧读出像素单元R11、R13、R15的信号并且在顶部侧读出像素单元G21、G23、G25的信号。第二步，在底部侧读出像素单元G22、G24、G26的信号并且在顶部侧读出像素单元B12、B14、B16的信号。
[0439] 以这样的方式，能够对各个颜色进行同色信号读取，从而能够进行任意颜色的同色加运算。
[0440] 这就完成了像素单元阵列的具体示例的说明。
[0441] 这里，对在使用上述的图15(A)和图15(B)中的正方形阵列的情况下的反射器的形成的示例进行说明。
[0442] 在本实施方案的像素单元阵列中，能够在相对于栅极的四个方向上布置漏极接触部DCNT、源极接触部SCNT、栅极接触部GCNT和阱(基板)接触部WCNT。因此，如图27(A)中所示，整个受光区域为栅极区域。
[0443] 因此，如图27(B)中所示，基本上能够形成与整个栅极区域相重合的反射器200。
[0444] 与此同时，当使用图15(A)和图15(B)中的正方形阵列时，能够使用多层结构中的任意配线形成反射器。
[0445] 下面说明形成反射器的第一示例至第三示例。
[0446] 图28示出了反射器和共用配线布局的第一示例。
[0447] 图29示出了反射器和共用配线布局的第二示例。
[0448] 图30示出了反射器和共用配线布局的第三示例。
[0449] 图28中的第一示例与图15中的示例不同，第一示例是这样的情况：栅极线LGT为第一金属配线，漏极线LDRN为第二金属配线，而信号线LSGN和地线LGND为第三金属配线。
[0450] 在此情况下，使用栅极线LGT的第一金属配线作为反射器200。
[0451] 反射器200对应于栅极区域选择性地形成。
[0452] 以和图15相同的方式，图29中的第二示例是这样的情况：地线LGND为第一金属配线，信号线LSGN为第二金属配线，而栅极线LGT和漏极线LDRN为第三金属配线。
[0453] 在此情况下，使用地线LGND的第一金属配线作为反射器200。
[0454] 以和图28中的示例相同的方式，图30中的第三示例是这样的情况：栅极线LGT为第一金属配线，漏极线LDRN为第二金属配线，而信号线LSGN和地线LGND为第三金属配线。
[0455] 在此情况下，使用栅极线LGT的第一金属配线作为反射器200，并且反射器200被形成为条带状。
[0456] 这就完成了像素单元结构、像素单元阵列和反射器的形成的示例的说明。
[0457] 现在将对包含列电路侧的信号处理系统的特性结构和功能进行说明。
[0458] 首先，在本实施方案中，固体摄像装置1包括使用前行的复位电平来作为列电路400(410)的比较器401(411)的基准电平的前行设定功能，从而改善对高亮度级的耐久性。
[0459] 图31(A)和图31(B)示出了在漏极接地结构的情况下前行设定的基本概念。图31(A)示出了漏极接地结构的等效电路，图31(B)是时序图。
[0460] 图32(A)和图32(B)示出了在源极接地结构的情况下前行设定的基本概念。图32(A)示出了源极接地结构的等效电路，图32(B)是时序图。
[0461] 图31(A)中的漏极接地等效电路相当于图18中的电路，图32(A)中的源极接地等效电路相当于图19中的电路。
[0462] 在此情况下，在比较器401(411)以斜坡波形VRAMP进行比较操作前(D相读取前)，接通列电路400(410)的开关(SW)402(412)来连接比较器的输入和输出，并且将电路复位。
[0463] 通过这样的操作，将前行的复位电平用作列电路400(410)的比较器401(411)的基准电平，从而改善对高亮度级的耐久性。
[0464] 漏极接地结构的操作与源极接地结构的操作是基本相同的。
[0465] 将以时序顺序说明这样的操作。
[0466] 时刻t1
[0467] 在使用电容C401、C411的电容耦合型列差分放大器的情况下，必须对基准电平进行复位，作为一个示例，使用前行的信号来复位基准电平(“前行复位”)。
[0468] 时刻t2
[0469] 对于正在被处理的像素单元Cel 31和像素单元Cel 41，首先在读取像素单元Cel41的信号时，过驱动部的像素单元Cel 31的源极线通过开关SW401连接至电源SVDD侧。
[0470] 过驱动高电压随后施加至像素单元Cel 31的晶体管130-1的栅极131(Sel.y)。
[0471] 结果，电源电压VDD施加至漏极线，并且该电源电压供给至读取像素单元Cel 41的漏极。
[0472] 适于信号读取的读取电压VreadOut施加至读取像素单元Cel 41的栅极131(Sel.y+1)，像素单元Cel 41的源极通过开关SW411连接至VSL线，并且通过恒流负载电路I411产生信号电压。该信号电压通过电容C411被比较器411(列差分放大器)接收。
[0473] 时刻t3
[0474] 接着，当在读取像素单元Cel 31的信号时，像素单元Cel 41和像素单元Cel 31的功能交换，并且过驱动部像素单元Cel 41的源极线通过开关SW411连接至电源SVDD侧。
[0475] 过驱动高电压随后施加至像素单元Cel 41的栅极131(Sel.y+1)。
[0476] 结果，电源电压VDD施加至漏极线，并且该电源电压供给至读取像素单元Cel 31的漏极。
[0477] 适于信号读取的读取电压VreadOut施加至读取像素单元Cel 31的栅极131(Sel.y)，像素单元Cel 31的源极通过开关SW401连接至VSL线，并且通过恒流负载电路I401产生信号电压。该信号电压通过电容C401被比较器401(列差分放大器)接收。
[0478] 时刻t4
[0479] 以这样的方式，在已经交替读取信号电压之后，为了得到与空信号的CDS差分，复位驱动器RDRV从水平方向上将复位脉冲施加在共用漏极配线上。
[0480] 这样的复位脉冲是以信号RstDy的方式供给的。
[0481] 在此时，向像素单元Cel 31的栅极131(Sel.y)、像素单元Cel 41的栅极131(Sel.y+1)提前施加低电压来断开源极。
[0482] 时刻t5
[0483] 通过采用与时刻t2相同的顺序读取像素单元Cel 41的空信号并且以在后续阶段处的信号处理等方式计算与视频信号的差分，数字CDS是可能的。
[0484] 时刻t6
[0485] 通过采用与时刻t3相同的顺序读取像素单元Cel 31的空信号并且以在后续阶段处的信号处理等方式计算与视频信号的差分，数字CDS是可能的。
[0486] 时刻t7
[0487] 最后，为了进行下一行的信号扫描，在紧跟着时刻t6的空信号读取之后，通过CP脉冲接通开关412从而进行与时刻t1相同的操作，从而将电容C401的耦合电容复位。
[0488] 此后，以相同的周期每次对两行交替地进行信号读取驱动。
[0489] 此外，在本实施方案中，使用这样的功能来减少残像：就在像素复位之前首先从漏极将电荷注入到像素中来形成饱和状态(硬复位)，然后进行复位操作。
[0490] 图33(A)和图33(B)示意性地示出了与本实施方案的硬复位功能相应的信号处理系统。图33(A)示出了等效电路，图33(B)示出了时序图。
[0491] 在此情况下，在信号传输线与列电路410(400)间布置的开关SW411(SW401)与电容C411(C401)之间，布置有晶体管Q411、电容C412以及电流源I412和电流源I413。
[0492] 关于晶体管Q411，漏极与电源电位相连接，源极与电容C411(C401)相连接，并且电容C412通过开关SW412连接于该连接点(源极与电容C411(C401)的连接点)与地线之间。
[0493] 电流源I412通过开关SW413与晶体管Q411的源极相连接，并且电流源I413与晶体管Q411的栅极相连接。晶体管Q411的栅极与开关SW411相连接。
[0494] 硬复位是这样的状态：当晶体管130的栅极电压VG设定为0V～-1.0V并且漏极电压VD设定为1.8V时，源极电压VS是高阻抗Hi-Z或LD并且累积电子溢出(OF)。也就是说，像素单元Cel饱和。信号在此时被保持。
[0495] 此后，在复位操作期间，晶体管130的栅极电压VG设定为0V～-1.0V并且漏极电压VD设定为3.0V以上(例如3.7V)。在此情况下，源极电压VS为高阻抗Hi-Z或LD，并且在累积阱中存在的电子通过漏极电极排出至外部。
[0496] 在此情况下，通过仅在信号侧进行模拟采样来避免会延长采样时间的向信号侧的泄漏以及进行数字CDS等，通过添加一个电容获得了大幅的改善。
[0497] 例如，通过D相的模拟采样与P相的数字采样的组合，能够以小的尺寸改善对高亮度级的耐久性。
[0498] 需要注意的是，与模拟SHD和数字CDS相对应的电路结构也能够适用于具有所谓的浮动扩散(floating diffusion，FD)结构的像素单元。
[0499] 此外，在本实施方案中，像素单元积极地具有γ特性。与此相对应，使用具有与像素单元的晶体管130相同结构的背栅极端子的晶体管来设置逆γ校正电路。
[0500] 图34是示出了包含逆γ校正电路的信号处理系统的基本概念的等效电路图。
[0501] 逆γ校正电路420包括具有背栅极端子的晶体管421、构成电流反射镜的晶体管422和晶体管423、开关SW421、电容C421以及电流源I421、电流源I422和电流源I423。
[0502] 晶体管421的源极与电流源I421相连接，并且该连接点与开关SW401相连接。晶体管421的漏极与晶体管422的源极相连接。晶体管422的栅极和漏极彼此相连接并且该连接点与电流源I422、晶体管423的栅极以及开关SW421相连接。
[0503] 晶体管423的漏极与电源电位相连接，其源极与电流源I423相连接，并且该连接点与晶体管421的基板以及电容C401相连接。电容C421还连接至开关SW421。
[0504] 由于时序图与图33(B)相同，这里不再示出。
[0505] 利用逆γ校正电路420降低γ特性，也就是说，进行模/数转换使γ特性的非线性变为线性。
[0506] 以这样的方式，本实施方案的信号处理系统具有上述特性。
[0507] 关于典型的列数字CDS/ADC，用一个H(水平)期间缓慢地进行CDS/ADC，假设在FD中存储的信号。
[0508] 然而，对于阈值调制技术而言，由于即使在CDS/ADC期间接收的光也会导致信号变化的发生，所以在高亮度条件下使用高速电子快门时，存在着信号误差和黑浮动(floating black)的风险。
[0509] 典型地，通过高速模拟CDS来避免这样的现象，但是对于本技术而言，由于考虑了快门速度和信号幅值的黑电平的校正也是可以想到的，所以对于实用的范围内的电子快门速度，这样的现象并不被认为是特别的问题。
[0510] 如较早所述，通过仅在信号侧进行模拟采样等来避免会延长采样时间的向信号侧的泄漏，通过添加一个电容获得了大幅的改善。
[0511] 本发明还能够利用使用前行的复位电平的前行复位技术实现与列数字CDS复位的相容性。
[0512] 图35(A)和图35(B)集体示出了前行复位技术的电平图、2列共用以及2x2像素时序。
[0513] 图35(A)示出了操作电压，图35(B)示出了两列共用的静止图像顺序的示例。
[0514] 此外，关于本实施方案，例如如图36中所示，通过以阵列的方式排列像素单元(晶体管)并且利用多个像素生成一个输出信号，能够实现高Qs/低噪声动态范围(D范围)。
[0515] 可以在固体摄像元件内或者通过元件外部的信号处理IC实现生成一个输出信号的方法。当通过元件外部的信号处理IC实现时，具有诸如能够校正缺陷像素的优点。
[0516] 此外，关于本实施方案，例如如图37中的平面图和图38(A)中的简化截面图所示，在最终生成一个输出的前提下，将元件分成多个像素组成的单元，从而使信号可以在以阵列布置的上述多个像素内被混合。通过这样的设置，能够进一步扩大传感器累积区域并且实现高动态范围(D范围)。
[0517] 此外，根据本实施方案，例如如图38(B)中的简化截面图所示，以阵列布置的多个像素内的滤色器编码不是同色而是补色(例如对于原色B(蓝色)加上原色R(红色)的补色为品红色(magenta))。
[0518] 因此，能够使用在摄像机等中使用的补色信号处理，这提供了与使用原色时相同的颜色再现性能，并且由于能够共用滤色器材料，所以有利于批量生产。
[0519] 另外，关于本实施方案，例如如图39以及图40(A)和图40(B)所示，与相邻的像素单元共用一个或多个漏极接触部、源极接触部、基板(阱)接触部和/或栅极接触部的像素单元可以使用下面说明的结构。
[0520] 也就是说，关于以多个像素为单位分离元件的结构，由于省略了复位漏极下方的元件分离p阱，所以具有能够降低复位电压的效果。
[0521] 此外，本实施方案的固体摄像装置1具有这样的结构：通过在像素的信号读取期间不进行像素复位而连续进行光电转换能够实现不劣化暗电流的非破坏读出。
[0522] 通过进行非破坏读出，例如能够实现具有高S/N的宽动态范围(宽的D范围)，并且能够实现低速曝光或B门曝光(bulb exposure)期间的实时观看(live view)功能。
[0523] 此外，通过进行非破坏读出，诸如与视频非同步或同步地并且同时地进行的静止图像低速曝光、同时使用AE和AF以及通过高速部分扫描在整个区域上的随机实时AE/AF等各种实现都是可能的。
[0524] 图41示出了根据非破坏读出的宽动态范围(宽D范围)次序的示例。
[0525] 在图41中，纵轴表示信号电平，水平轴表示曝光时间。
[0526] 步骤ST1
[0527] 进行复位并且进行黑扫描。这里，捕获阈值Vth波动图像。
[0528] 步骤ST2
[0529] 在时刻t11处，进行第一中间扫描(SCAN#1)。这里，捕获高亮度图像并且获得Vth差分。
[0530] 步骤ST3
[0531] 在时刻t12处，进行第二中间扫描(SCAN#2)。这里，捕获中等亮度图像并且获得Vth差分。
[0532] 步骤ST4
[0533] 在时刻t13处，进行最终扫描(Final SCAN)并且进行复位。这里，捕获低亮度图像(CDS)。
[0534] 尽管未图示，但作为步骤ST5，通过合成高亮度图像、中等亮度图像和低亮度图像，实现了宽动态范围。
[0535] (将各图像乘以时间比，并且对各电平进行图像合成来产生高DR图像)[0536] 图42示出了采用非破坏读出的低速实时观看(live view)次序的示例。
[0537] 在图42中，纵轴表示信号电平，横轴表示曝光时间。
[0538] 步骤ST11
[0539] 进行复位和黑扫描。这里，获取阈值Vth波动图像。
[0540] 步骤ST12
[0541] 进行第一中间扫描(SCAN#1)。这里，获得#1图像捕获以及#0 Vth差分，并且作为用于监视而显示的一个示例。
[0542] 步骤ST13
[0543] 进行第二中间扫描(SCAN#2)。这里，获得#2图像捕获以及#1 Vth差分，并且作为用于监视而显示的一个示例。
[0544] 步骤ST14
[0545] 进行最终扫描(Final SCAN)。这里，获得#n图像捕获以及#n Vth差分，并且作为用于监视而显示的一个示例。
[0546] 步骤ST15
[0547] 进行捕获扫描，随后进行复位。这里，进行最终图像捕获CDS以及存储器中的记录。
[0548] 步骤ST16
[0549] 对于非同步的情况，步骤ST15(静止图像)经过1/30秒的转换并且被显示。
[0550] 以这样的方式，通过进行如同示例的非破坏读出，能够实现具有高S/N的宽动态范围(宽D范围)以及在低速曝光或B门曝光期间的实时观看等。
[0551] 如上所述，根据本实施方案，基板100设置有光入射的第一基板表面101侧和形成有元件的第二基板表面102侧，并且还形成有通过元件分隔层与相邻的单元分离的多个像素单元Cel(2A)。
[0552] 各像素单元Cel包括形成于第一基板表面101侧的第一导电型(在本实施方案中为n型)阱(第一阱)110和形成于第一阱110的第二基板表面102侧的第二导电型(p型)阱(第二阱)120。
[0553] n型第一阱110起到接收来自第一基板表面101侧的光的受光单元的作用，并且具有光电转换功能和对于接收的光的电荷累积功能。
[0554] 在第二阱120中，形成有对第一阱110的受光单元中累积的电荷进行检测并且具有阈值调制功能的MOS型晶体管130。
[0555] 由于在第一阱110(和第二阱120)的侧壁上形成有包围着第一阱110的p型元件分隔层(导电层)140(是与第一导电型(在本实施方案中为n型)相反的第二导电型)，获得了下面的效果。
[0556] 能够通过具有漏极(D)/栅极(G)/源极(S)结构的一个晶体管来设置像素，并且由于与逻辑处理良好的相容性，增加的制造步骤数被最小化。
[0557] 由于能够共用漏极接触部、源极接触部、栅极接触部和阱接触部，所以布局效率就高，这使得能够将像素最小化。
[0558] 由于栅极面积大，所以晶体管噪声极低。
[0559] 此外，由于整个像素成为了累积区域，所以饱和信号电平就高并且能够实现高动态范围(DR)。
[0560] 此外，由于从界面生成的暗电流被排出至漏极，所以在界面处不会发生暗电流图像缺陷。
[0561] 另外，无论栅极的ON/OFF状态，都能够进行无暗电流劣化的非破坏读出。
[0562] 此外，整个受光单元形成栅极并且通过安装反射器，能够实现对于近红外线的高敏感度以及极小的像素。
[0563] 此外，通过逆γ校正功能能够实现低噪声。
[0564] 当信号像素被驱动时，由于是使用在X(水平)方向上布置的电源线和复位线这样的共用的线来进行用于信号读取的驱动，所以存在着当像素的数量增多时由于配线电阻导致发生IR降的风险，从而导致驱动性能不足。
[0565] 另一方面，本实施方案的固体摄像装置1在进行用于信号读取的驱动时通过在Y(垂直)方向上相邻的像素晶体管提供电源。此外，由于本固体摄像装置使用在水平方向上连接的漏极配线提供用于复位的驱动脉冲，所以抑制了IR降的发生并且能够保持足够的驱动性能而不会使驱动性能变得不足。
[0566] 如上所述，根据本实施方案，通过从与信号被读取的方向相同的方向供给电源，能够防止受到IR降的影响，这就适于增多像素的数量。
[0567] 通过使用在Y(垂直)方向上相邻的像素单元的遮光电极130作为电源切换晶体管，就变得不需要单独设置切换晶体管，这就去除了像素最小化的一个阻碍。
[0568] 通过共用水平复位配线，能够吸收像素间的电压波动。
[0569] 具有上述特性的固体摄像装置能够适用于数码相机或摄像机的摄像装置。
[0570] 图43示出了已经应用了本发明实施方案的固体摄像元件的相机系统的一个示例结构。
[0571] 5.相机
[0572] 如图43中所示，本相机系统500包括能够应用本实施方案的固体摄像装置1的摄像装置510。
[0573] 相机系统500包括将入射光引导至摄像装置510的像素区域(即，聚焦被摄物体的图像)的光学系统，例如是将入射光(图像光)聚焦在摄像表面上的透镜520。
[0574] 相机系统500包括驱动摄像装置510的驱动电路(DRV)530和对摄像装置510的输出信号进行处理的信号处理电路(PRC)540。
[0575] 驱动电路530包括生成各种类型的时序信号的时序生成器(未图示)并且使用特定的时序信号驱动摄像装置510，其中各种类型的时序信号包括驱动摄像装置510内部的电路的启动脉冲和时钟脉冲。
[0576] 此外，信号处理电路540对摄像装置510的输出信号进行诸如相关双采样(Correlated Double Sampling，CDS)等信号处理。
[0577] 例如，将经过信号处理电路540处理的图像信号记录在诸如存储器等记录媒介中。记录在记录媒介中的图像信息通过打印机等被硬拷贝。此外，在监视器(包括液晶显示器等)上将经过信号处理电路540处理的图像信号显示为视频。
[0579] 本发明不限于上面给出的实施方案的说明。
[0580] 例如，本实施方案中的数值和材料仅是示例，并且本发明不限于此。另外，在不背离本发明的范围的前提下，能够进行各种变化。
[0581] 附图标记列表
[0582] 1 固体摄像装置
[0583] 2 像素部
[0584] 2A、Cel11～Cel64 像素单元
[0585] 3 行方向(Y方向)控制电路
[0586] 4 列方向(X方向)控制电路
[0587] 5 时序控制电路
[0588] 100 基板
[0589] 101 第一基板表面
[0590] 102 第二基板表面
[0591] 110 第一导电型阱(第一阱)
[0592] 120 第二导电型阱(第二阱)
[0593] 130 晶体管
[0594] 131 栅极电极
[0595] 132 源极电极
[0596] 133 漏极电极
[0597] 140，140A 第二导电型元件分隔层
[0598] 150 p+层
[0599] 152 滤色器
[0600] 153 微透镜
[0601] 160 绝缘膜
[0602] 170 阱(基板)接触电极
[0603] 180 伽马袋
[0604] 190 伽马接触电极
[0605] 200 反射器
[0606] DCNT 漏极接触部
[0607] SCNT 源极接触部
[0608] GCNT 栅极接触部
[0609] WCNT 阱(基板)接触部
[0610] 400，410 列电路
[0611] 401，411 比较器
[0612] 402，412 开关
[0613] C401，C411 电容
[0614] I401，I411 恒流负载电路
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种通过照片直方图调节相机参数的方法 | 2020-05-25 | 512 |
| 使用长寿命放射性同位素的实时伽马相机死区时间确定 | 2020-05-17 | 971 |
| 伽马相机和利用伽马相机检测辐射射线的方法 | 2020-05-12 | 184 |
| 一种多伽马光子符合成像系统及方法 | 2020-05-19 | 1013 |
| 具有轨迹优化的心脏SPECT系统 | 2020-05-26 | 123 |
| 适用于在放射性环境中工作的相机 | 2020-05-24 | 511 |
| 人员携带放射性物质的实时检测系统及方法 | 2020-05-24 | 811 |
| 基于活体小动物伽马相机成像的图像显示及优化方法 | 2020-05-17 | 625 |
| 用于在使用时间编码的图案目标的情况下校准由至少一个传感器相机构成的图像采集传感器的方法 | 2020-05-23 | 600 |
| 相机伽马校正曲线提取方法 | 2020-05-13 | 228 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈