制造FinFET器件的方法
阅读：3发布：2021-08-10
专利汇可以提供制造FinFET器件的方法专利检索，专利查询，专利分析的服务。并且本 发明 首先通过接收FinFET前体来制造FinFET器件。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区和位于衬底上的伪栅极堆叠件，该伪栅极堆叠件包括环绕鳍的一部分，这被称为栅极 沟道 区。去除伪栅极堆叠件以形成栅极沟槽并且在栅极沟槽中沉积栅极介电层。在栅极介电层上共形的沉积金属应激层(MSL)。在MSL上沉积 覆盖 层 。对MSL施加 热处理 以实现体积膨胀。然后去除覆盖层并且在MSL上形成金属栅极(MG)。，下面是制造FinFET器件的方法专利的具体信息内容。
1.一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：
接收鳍式场效应晶体管前体，所述鳍式场效应晶体管前体包括：
衬底；
鳍，位于所述衬底上；
隔离区，位于所述鳍的两侧；和
伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分；
去除所述伪栅极堆叠件，以形成栅极沟槽；
在所述栅极沟槽的栅极沟道区中沉积栅极介电层；
在所述栅极介电层上形成金属应激源层(MSL)，其中，选择所述金属应激源层，以在热处理期间具有更大的体积膨胀，所述金属应激源层包括非晶态钨，并且其中，通过如下步骤形成所述非晶态钨：
在所述栅极介电层上共形地沉积多晶W层；和
对所述多晶W层施加注入工艺，以将其转化为所述非晶态钨；
在所述金属应激源层上沉积覆盖层；
对所述金属应激源层实施所述热处理；
在所述热处理之后去除所述覆盖层；以及
在所述金属应激源层上形成金属栅极(MG)。
2.根据权利要求1所述的方法，其中，通过原子层沉积(ALD)来形成非晶态钨的所述金属应激源层。
3.根据权利要求1所述的方法，其中，所述热处理的温度高于所述金属应激源层的沉积工艺的温度。
4.根据权利要求1所述的方法，其中，选择所述覆盖层，以在所述热处理期间具有比所述金属应激源层的体积膨胀更小的体积膨胀。
5.根据权利要求4所述的方法，其中，所述覆盖层包括氮化硅。
6.根据权利要求1所述的方法，其中，所述覆盖层包括氮化硅。
7.根据权利要求1所述的方法，其中，选择所述覆盖层的厚度，以满足所述栅极沟道的诱导应变的预定幅度。
8.根据权利要求1所述的方法，其中，选择所述金属应激源层的厚度，以与所述覆盖层的厚度相配合，从而满足所述栅极沟道的诱导应变的预定幅度。
9.根据权利要求1所述的方法，其中，在去除所述覆盖层之后，所述金属应激源层保留在栅极介电层的顶部。
10.根据权利要求1所述的方法，其中，所述金属栅极包括在接受所述热处理之后沉积在W的所述金属应激源层上的多晶W层。
11.一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：
接收鳍式场效应晶体管前体，所述鳍式场效应晶体管前体包括：
衬底；
鳍，位于所述衬底上；
隔离区，位于所述鳍的两侧；和
伪栅极堆叠件，位于所述衬底上，环绕所述鳍的一部分，其中，所述鳍的所述一部分为栅极沟道区；
去除所述伪栅极堆叠件，以露出所述栅极沟道区；
在所述沟道区中沉积高k(HK)栅极介电层；
在所述高k栅极介电层上沉积共形的金属应激源层(MSL)，其中，选择所述金属应激源层以在后续的热处理中获得第一体积膨胀，所述金属应激源层包括非晶态钨，并且其中，通过如下步骤形成所述非晶态钨的金属应激源层：
在所述栅极介电层上沉积共形的多晶W层；和
对所述多晶W层施加注入工艺，以将其转化为所述非晶态钨；
在所述金属应激源层上沉积覆盖层，其中，选择所述覆盖层以在所述后续的热处理中获得第二体积膨胀，所述第二体积膨胀小于所述第一体积膨胀；
对所述金属应激源层实施热处理，以实现所述第一体积膨胀，其中，所述热处理的温度高于金属应激源层沉积的温度；
在所述热处理之后去除所述覆盖层；以及
在所述金属应激源层上形成金属栅极(MG)。
12.根据权利要求11所述的方法，其中，所述覆盖层包括氮化硅。
13.一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：
接收鳍式场效应晶体管前体，所述鳍式场效应晶体管前体包括：
衬底；
鳍，位于所述衬底上；
隔离区，位于所述鳍的两侧；和
伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分的至少一个伪栅极堆叠件，其中，所述鳍的所述一部分为栅极沟道区；
去除所述伪栅极堆叠件，以露出所述栅极沟道区；
在所述沟道区中沉积高k(HK)栅极介电层；
在所述高k栅极介电层上沉积共形的非晶态钨金属应激源层(MSL)；
在所述非晶态钨金属应激源层上沉积氮化硅(SiN)覆盖层；
对所述非晶态钨金属应激源层实施热处理以将其转化为多晶W，从而实现体积膨胀；
在所述热处理之后去除所述氮化硅覆盖层；以及
在所述多晶W的所述金属应激源层上形成金属栅极(MG)。
14.根据权利要求13所述的方法，其中，所述热处理的温度高于所述非晶态钨金属应激源层沉积的温度。
制造FinFET器件的方法
技术领域
背景技术
[0002] 半导体集成电路(IC)工业经历了指数式增长。IC材料和设计方面的技术改进产生了数代IC，每一代都比先前一代具有更小更复杂的电路。在IC发展的过程中，功能密度(即，每一芯片区域互连器件的数目)通常增大而几何尺寸(即，使用制造工艺可制造的最小的部件(或线))却缩小。按比例缩小工艺通常提供了提高生产效率和降低相关成本的益处。
[0003] 这样的按比例缩小还增加了加工和制造IC的复杂性，为实现这些改进，需要IC加工和制造方面类似的发展。例如，已经引入诸如鳍状场效应晶体管(FinFET)的三维晶体管来代替平面晶体管。尽管目前的FinFET器件和制造FinFET器件的方法通常已经足以实现预期的目的，但是它们不能在各方面都尽如人意。例如，形成三维应变沟道在FinFET工艺发展中增加了挑战。我们期望在该领域继续改进。
发明内容
[0004] 为解决上述问题，本发明提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，该方法包括：接收FinFET前体，所述FinFET前体包括：衬底；鳍，位于所述衬底上；隔离区，位于所述鳍的两侧；和伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分；去除所述伪栅极堆叠件，以形成栅极沟槽；在所述栅极沟槽的栅极沟道区中沉积栅极介电层；在所述栅极介电层上形成金属应激源层(MSL)；在所述MSL上沉积覆盖层；对所述MSL实施热处理；在所述热处理之后去除所述覆盖层；以及在所述MSL上形成金属栅极(MG)。
[0005] 其中，选择所述MSL，以在所述热处理期间具有基本上更大的体积膨胀。
[0006] 其中，所述MSL包括非晶态钨(α-W)。
[0007] 其中，所述MSL包括选自由Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Co、Ni、TiC、TiAlC、TaAlC和Cu所组成的组中的一种或多种导电材料。
[0009] 其中，通过如下步骤形成所述α-W：
[0010] 在所述栅极介电层上基本共形地沉积多晶W层；以及
[0011] 对所述多晶W层施加注入工艺，以将其转化为所述α-W。
[0012] 其中，所述热处理的温度基本上高于所述MSL的沉积工艺的温度。
[0013] 其中，选择所述覆盖层，以在所述热处理期间具有比所述MSL的体积膨胀基本上更小的体积膨胀。
[0015] 其中，所述覆盖层包括氮化硅，而所述MSL包括α-W。
[0016] 其中，选择所述覆盖层的厚度，以满足所述栅极沟道的诱导应变的预定幅度。
[0017] 其中，选择所述MSL的厚度，以与所述覆盖层的厚度相配合，从而满足所述栅极沟道的诱导应变的预定幅度。
[0018] 其中，在去除所述覆盖层之后，所述MSL保留在栅极介电层的顶部。
[0019] 其中，所述MG包括在接受所述热处理之后沉积在W的所述MSL上的多晶W层。
[0020] 此外，还提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，该方法包括：接收FinFET前体，所述FinFET前体包括：衬底；鳍，位于所述衬底上；隔离区，位于所述鳍的两侧；和伪栅极堆叠件，位于所述衬底上，环绕所述鳍的一部分(栅极沟道区)；去除所述伪栅极堆叠件，以露出所述栅极沟道区；在所述沟道区中沉积高k(HK)栅极介电层；在所述HK栅极介电层上沉积共形的金属应激源层(MSL)，其中，选择所述MSL以在后续的热处理中获得第一体积膨胀；在所述MSL上沉积覆盖层，其中，选择所述覆盖层以在所述后续的热处理中获得第二体积膨胀，所述第二体积膨胀基本上小于所述第一体积膨胀；对所述MSL实施热处理，以实现所述第一体积膨胀，其中，所述热处理的温度基本上高于MSL沉积的温度；在所述热处理之后去除所述覆盖层；以及在所述MSL上形成金属栅极(MG)。
[0021] 其中，所述MSL包括非晶态钨(α-W)。
[0022] 其中，通过如下步骤形成所述α-W的MSL：在所述栅极介电层上沉积基本共形的多晶W层；以及对所述多晶W层施加注入工艺，以将其转化为所述α-W。
[0023] 其中，所述覆盖层包括氮化硅。
[0024] 此外，还提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，该方法包括：接收FinFET前体，所述FinFET前体包括：衬底；鳍，位于所述衬底上；隔离区，位于所述鳍的两侧；和伪栅极堆叠件，位于所述衬底上，包括环绕所述鳍的一部分(栅极沟道区)的至少一个伪栅极堆叠件；去除所述伪栅极堆叠件，以露出所述栅极沟道区；在所述沟道区中沉积高k(HK)栅极介电层；在所述HK栅极介电层上沉积共形的非晶态钨(α-W)金属应激源层(MSL)；在所述α-W MSL上沉积氮化硅(SiN)覆盖层；对所述α-W MSL实施热处理以将其转化为多晶W，从而实现基本的体积膨胀；在所述热处理之后去除所述SiN覆盖层；以及在所述多晶W的所述MSL上形成金属栅极(MG)。
[0026] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0027] 图1是根据本发明的各方面用于制造FinFET器件的实例方法的流程图。
[0028] 图2是根据本发明的各方面FinFET前体的侧面透视图。
[0029] 图3A示出沿图2中的线A-A获得的FinFET前体的截面图。
[0030] 图3B示出沿图2中的线B-B获得的FinFET前体的截面图。
[0031] 图4A、图5A、图6A、图7A和图8A示出沿图2中的线A-A获得的FinFET器件的截面图。
[0032] 图4B、图5B、图6B、图7B和图8B示出沿图2中的线B-B获得的FinFET器件的截面图。
具体实施方式
[0033] 为了实施本发明的不同的部件，本发明提供了许多不同的实施例或实例。以下描述部件或布置的具体实例是为了简化本发明。当然，这些仅仅是实例而不用于限制。例如，以下的描述中第一部件形成在第二部件上方或上可以包括其中第一部件和第二部件直接接触形成的实施例，而且还可以包括其中在第一部件和第二部件之间形成额外的部件，从而第一部件和第二部件不是直接接触的实施例。此外，在各种实例中本发明可以重复编号和/或字母。这种重复是为了简明和清楚的目的并且其本身并不规定所论述的各种实施例和/或配置之间的关系。
[0034] 可以从本发明的一个或多个实施例得益的器件的实例包括FinFET器件。例如，FinFET器件可以是互补金属氧化物半导体(CMOS)器件，包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件。本发明将继续公开FinFET实例来示出本发明的各种实施例。然而，应该理解，除非明确说明，本发明不应该限于器件的具体类型。
[0035] 图1是根据本发明的各方面用于制造FinFET器件的方法100的流程图。图2是用于根据图1的方法制造的FinFET(标记为参考标号200)的前体的侧面透视图。图3A、图4A、图5A、图6A、图7A和图8A示出沿图2中的线A-A获得的FinFET器件的截面图。图3B、图4B、图5B、图6B、图7B和图8B示出沿图2中的线B-B获得的FinFET器件的截面图，线B-B垂直于线A-A的方向。应该理解，可以在该方法之前、期间和之后提供额外的步骤，并且对于该方法的其他实施例，可以代替或者排除所描述的这些步骤中的一些步骤。
[0036] 参考图1、图2、图3A和图3B，方法100开始于步骤102，接收FinFET前体(precursor)200。FinFET前体200包括衬底210。衬底210可以是块状硅衬底。可选地，衬底210可以包括诸如晶体结构的硅或者锗的元素半导体；诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；或者它们的组合。可能的衬底210还包括绝缘体上硅(SOI)衬底。使用注氧隔离(SIMOX)、晶圆接合和/或其他合适的方法来制造SOI衬底。
[0037] 一些示例性的衬底210还包括绝缘层。绝缘层包括任何合适的材料，包括氧化硅、蓝宝石和/或它们的组合。示例性的绝缘层可以是埋氧层(BOX)。通过诸如注入(例如SIMOX)、氧化、沉积和/或其他合适的工艺来形成绝缘层。在一些示例性的FinFET前体200中，绝缘层是绝缘体上硅衬底的部件(例如层)。
[0038] FinFET前体200还可以包括位于衬底210上的各种掺杂区。掺杂区可以掺杂诸如硼或BF2的p型掺杂物；诸如磷或砷的n型掺杂物；或者它们的组合。掺杂区可以直接形成在衬底210上、P阱结构中、N阱结构中、双阱结构中或者使用凸起结构。衬底210可以进一步包括各种有源区，诸如配置用于N型金属氧化物半导体晶体管器件的区和配置用于P型金属氧化物半导体晶体管器件的区。
[0039] FinFET前体200还可以包括形成在衬底210上的隔离区220以隔离衬底210的有源区。可以使用传统的隔离技术(诸如浅沟槽隔离(STI))来形成隔离区220，以限定和电隔离各种区。隔离区220包括氧化硅、氮化硅、氮氧化硅、气隙、其他合适的材料或者它们的组合。通过任何合适的工艺来形成隔离区220。例如，STI的形成包括光刻工艺、在衬底210中蚀刻沟槽的蚀刻工艺(例如，通过使用干蚀刻和/或湿蚀刻)、用一种或多种介电材料填充沟槽(例如，通过使用化学汽相沉积工艺)的沉积。在一些实例中，填充的沟槽可以具有多层结构，诸如由氮化硅或氧化硅填充的热氧化物衬层。在本实施例中，余留在沟槽间的衬底210形成鳍225，并且鳍225被隔离区220隔开。
[0040] FinFET前体200还可以包括形成在衬底210上方的一个或多个伪栅极堆叠件240，其包括位于鳍225的一部分上方的部分(被称为栅极沟道区230)。在实施高温热工艺(诸如源极/漏极形成期间的热工艺)之后，用高k(HK)和金属栅极(MG)来代替伪栅极堆叠件240。伪栅极堆叠件240可以包括介电层242、多晶硅层244。通过任何合适的工艺或处理来形成伪栅极堆叠件240。例如，可以通过包括沉积、光刻图案化和蚀刻工艺的步骤来形成栅极堆叠件240。沉积工艺包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、其他合适的方法、和/或它们的组合。光刻图案化工艺包括光刻胶涂覆(例如旋涂)、软烘焙、掩模对准、曝光、曝光后烘焙、光刻胶显影、冲洗、干燥(例如硬烘焙)、其他合适的工艺、和/或它们的组合。蚀刻工艺包括干蚀刻、湿蚀刻、和/或其他蚀刻方法(例如反应离子蚀刻)。介电层
242包括氧化硅、氮化硅或者任何其他合适的材料。
242包括氧化硅、氮化硅或者任何其他合适的材料。
[0041] FinFET前体200还可以包括沿伪栅极堆叠件240形成的侧壁间隔件250。侧壁间隔件250可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅、或它们的组合的介电材料。用于侧壁间隔件250的典型的形成方法包括，在栅极堆叠件上方沉积介电材料，然后非均匀的回蚀刻介电材料。回蚀刻工艺可以包括多步骤蚀刻以获得蚀刻选择性、灵活性和期望的过蚀刻控制。
[0042] FinFET前体200还可以包括形成在衬底210上的源极/漏极部件260。可以通过使栅极沟道区230旁边的鳍225的一部分凹进以形成源极/漏极凹槽并且在源极/漏极凹槽中的凹进的鳍225上外延生长半导体材料层来形成源极/漏极部件260。半导体材料层包括诸如锗(Ge)或硅(Si)的元素半导体材料；或者诸如砷化镓(GaAs)、砷化铝镓(AlGaAs)的化合物半导体材料；或者诸如硅锗(SiGe)、磷砷化镓(GaAsP)的合金半导体。外延工艺包括CVD沉积技术(例如汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延、和/或其他合适的工艺。可以通过一种或多种外延或外延工艺来形成源极/漏极部件260。可以在外延工艺期间原位掺杂源极/漏极部件260。例如，外延生长的SiGe源极/漏极部件260可以掺杂硼；以及外延生长的Si外延源极/漏极部件260可以掺杂碳以形成Si:C源极/漏极部件，掺杂磷以形成Si:P源极/漏极部件，或者掺杂碳和磷以形成SiCP源极/漏极部件。在一个实施例中，非原位掺杂源极/漏极部件260，可以实施注入工艺(即结点注入工艺)以掺杂源极/漏极部件260。可以实施一种或多种退火工艺来激活源极/漏极外延部件。退火工艺包括快速热退火(RTA)和/或激光退火工艺。
[0043] FinFET前体200还可以包括形成在衬底210上的层间介电(ILD)层270，其包括位于伪栅极堆叠件240之间的部分。ILD层270包括氧化硅、氮氧化物或者其他合适的材料。ILD层270包括单层或多层。通过诸如CVD、ALD和旋涂(SOG)的合适的技术来形成ILD层270。可以实施化学机械抛光(CMP)工艺来去除多余的ILD层270并且使ILD层270的顶面与伪栅极堆叠件
240的顶面齐平。
240的顶面齐平。
[0044] 参考图1和图4A-图4B，一旦接收到FinFET前体200，该方法100继续进行步骤104，去除伪栅极堆叠件240以露出鳍255的栅极沟道区230进而在FinFET器件500上形成栅极沟槽305。可以通过光刻图案化和蚀刻工艺去除伪栅极堆叠件240。可选地，可以通过选择性湿蚀刻或者选择性干蚀刻去除伪栅极堆叠件240。
[0045] 参考图1和图5A-图5B，该方法100继续进行步骤106，在衬底210上的沟道区230上方沉积栅极介电层310。栅极介电层310可以包括通过诸如原子层沉积(ALD)、化学汽相沉积(CVD)和臭氧氧化的任何合适的方法沉积的界面层(IL)。IL包括氧化物、HfSiO和氮氧化物。栅极介电层310还可以包括通过合适的技术沉积在IL上的高k(HK)介电层，这些技术诸如ALD、CVD、金属有机CVD(MOCVD)、物理汽相沉积(PVD)、热氧化、和它们的组合、或者其他合适的技术。HK介电层可以包括LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化硅(SiON)、或者其他合适的材料。
[0046] 参考图1和图6A-图6B，方法100继续进行步骤108，在栅极沟槽305中的栅极沟道区230上的栅极介电层310上沉积金属应激源层(MSL，metal stressor layer)320和覆盖层
330。MSL320可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Co、Ni、TiC、TiAlC、TaAlC或者任何合适的材料。在栅极介电层310上基本共形地沉积具有第一厚度t1的MSL320。可以通过PVD、ALD、CVD或者它们的组合来沉积MSL320。覆盖层330可以包括氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)、氮碳化硅(SiCN)，或者其他合适的材料。可以通过低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积CVD(ALDCVD)，或者其他合适的工艺来沉积覆盖层330。覆盖层330具有第二厚度t2。
330。MSL320可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Co、Ni、TiC、TiAlC、TaAlC或者任何合适的材料。在栅极介电层310上基本共形地沉积具有第一厚度t1的MSL320。可以通过PVD、ALD、CVD或者它们的组合来沉积MSL320。覆盖层330可以包括氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)、氮碳化硅(SiCN)，或者其他合适的材料。可以通过低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积CVD(ALDCVD)，或者其他合适的工艺来沉积覆盖层330。覆盖层330具有第二厚度t2。
[0047] 在本实施例中，形成具有晶体结构的MSL320，从而使其在后续的热处理中经历体积膨胀(之后将详细描述)。同时，形成覆盖层330，从而其在后续的热处理中经历比其中一个MSL320基本上更小的体积膨胀。在一个实施例中，通过CVD在栅极沟道区230上的栅极介电层310上基本共形地沉积非晶钨(α-W)MSL320，并且在α-W MSL320上沉积SiN覆盖层。在另一实施例中，首先在栅极介电层310上共形地沉积多晶W层，然后将注入工艺(诸如惰性气体，包括氩注入和氦注入)施加至多晶W层以将其转化为α-W MSL320。之后，在α-W MSL320上沉积SiN覆盖层330。
[0048] 参考图1和图7A-图7B，方法100继续进行步骤110，实施热处理以再结晶FinFET器件500的MSL320。在热处理期间，MSL320在覆盖层330下方获得体积膨胀，这引起朝向下面的栅极沟道区230的有效应变。在本实施例中，热处理的温度高于形成MSL层320的温度。MSL320的厚度从t1增加至t3。热处理可以包括快速热退火(RTA)、激光退火、熔炉退火、和/或闪光灯退火。在热处理之后，从栅极沟道区230去除覆盖层330。去除工艺可以包括湿蚀刻或者干蚀刻工艺。例如，通过含磷酸的蚀刻工艺来去除SiN覆盖层330。又例如，通过氢氟酸(HF)或者缓冲的HF来蚀刻掉SiN覆盖层。
[0049] 参考图1和图8A-图8B，方法100继续进行步骤112，去除位于MSL320上的覆盖层330并且在MSL320上形成金属栅极(MG)340。通过干蚀刻、湿蚀刻、和/或其他蚀刻方法来去除覆盖层330。MG340可以包括单层或多层。MG340可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Co、Ni、TiC、TiAlC、TaAlC、或者任何合适的材料。可以通过ALD、PVD、CVD、或者其他合适的工艺来形成MG340。例如，MG340包括沉积在再结晶的W MSL320上的多晶W。
[0050] 可以实施CMP以去除多余的MG340、MSL320和介电层310。CMP为MG340和ILD层270提供了基本上平坦的顶面。
[0051] 可以在方法100之前、期间和之后提供额外的步骤，并且对于方法100的其他实施例来说，可以代替、排除或者移动所描述的这些步骤的一些步骤。
[0052] FinFET器件500可以包括额外的部件，这可以通过后续的工艺来形成。例如，可以在衬底上方形成各种接触件/通孔/线和多层互连部件(例如，金属层和层间电介质)，被配置以连接器件500的各种部件或结构。例如，多层互连件包括诸如传统的通孔或接触件的垂直互连件，和诸如金属线的水平互连件。各种互连部件可以实施包括铜、钨和/或硅化物的各种导电材料。
[0053] 基于以上所述，本发明提供了用于制造FinFET器件的方法。该方法对金属MSL采用MSL形成和热处理以获得MSL的体积膨胀。该方法证明了实现三维栅极沟道应变来提高载流子迁移率和提高器件性能。
[0054] 本发明提供了制造FinFET器件的许多不同的实施例，其提供了优于目前的方法的一个或多个改进。在一个实施例中，一种用于制造FinFET器件的方法包括接收FinFET前体。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区，和位于衬底上的伪栅极堆叠件，其环绕鳍的一部分(被称为栅极沟道区)。该方法还包括去除伪栅极堆叠件以形成栅极沟槽，在栅极沟槽中的栅极沟道区中沉积栅极介电层，在栅极沟道区上的栅极介电层上形成共形的金属应激源层(MSL)，在MSL上沉积覆盖层，对MSL实施热处理以实现体积膨胀，在热处理之后去除覆盖层，以及在栅极沟道区上的MSL上形成金属栅极(MG)。
[0055] 在另一实施例中，一种用于制造FinFET器件的方法包括接收FinFET前体。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区和位于衬底上的伪栅极堆叠件，其环绕鳍的一部分(被称为栅极沟道区)。该方法还包括去除伪栅极堆叠件以露出栅极沟道区，在栅极沟道区中沉积高k(HK)栅极介电层，在HK栅极介电层上沉积共形的金属应激源层(MSL)。选择MSL以在后续的热处理中获得第一体积膨胀。该方法还包括在MSL上沉积覆盖层。选择覆盖层以在后续的热处理中获得第二体积膨胀，从而第二体积膨胀基本上小于第一体积膨胀。该方法还包括对MSL实施热处理以实现第一体积膨胀。热处理的温度基本上高于MSL沉积的温度。该方法还包括在热处理之后去除覆盖层以及在MSL上形成金属栅极(MG)。
[0056] 在又一实施例中，一种用于制造FinFET器件的方法包括接收FinFET前体。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区，和位于衬底上的伪栅极堆叠件，其环绕鳍的一部分(被称为栅极沟道区)。该方法还包括去除伪栅极堆叠件以露出栅极沟道区，在栅极沟道区上沉积高k(HK)栅极介电层，在HK栅极介电层上沉积非晶态的钨(α-W)金属应激源层(MSL)，在α-W MSL上沉积氮化硅(SiN)覆盖层；对α-W MSL实施热处理以将其转化为多晶W进而实现基本的体积膨胀，在热处理之后去除SiN覆盖层以及在多晶W MSL上形成金属栅极(MG)。
[0057] 上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 磁阻存储器的形成方法 | 2020-11-17 | 3 |
| 带有贱金属耐腐蚀层的由钨制成的接触件 | 2021-04-12 | 4 |
| 使用掺杂氧化物沟槽填充之沟槽绝缘 | 2021-10-21 | 4 |
| 散热模块及其制作方法 | 2020-09-24 | 5 |
| 具有使用谐振元件的衍射光栅的防反射覆盖层结构 | 2020-06-21 | 2 |
| 具有高孔径比的有机发光二极管显示器及其制造方法 | 2020-08-16 | 2 |
| 一种光纤机械接续装置 | 2021-07-02 | 0 |
| 光信息记录介质的制造方法 | 2021-01-22 | 2 |
| 一种高温薄膜传感器用抗氧化复合防护层及其制造方法 | 2021-06-22 | 4 |
| 深覆盖层面板坝趾板止水铜片施工期的保护结构 | 2020-07-06 | 5 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈