[0001] 本
申请是申请日为2007年4月25日且题为“复合覆盖层及其制作方法”的第200710101861.9号
发明专利申请的分案申请。
技术领域
[0002] 本发明涉及一种复合覆盖层及其制作方法，尤指一种用于镶嵌内连线工艺的复合覆盖层及其制作方法。
背景技术
[0003] 镶 嵌 内 连 线 技 术 是 目 前 集 成 电 路 内 多 重 金 属 内 连 线(multi-levelinterconnects)的主要技术，也可说是目前
半导体工业中
铜导线的主要制作方式，其可概分为单镶嵌(single damascene)工艺以及双镶嵌(dual damascene)工艺。其中双镶嵌工艺因可减少工艺步骤、降低导线与插塞间的
接触电阻、增进可靠性等优点，而被大幅采用于镶嵌内连线技术中。此外，为降低金属内连线的电阻值以及寄生电容效应，以增加
信号传递速度，现行的双镶嵌工艺大多是在低介电(low-K)材料所构成的介电层中蚀刻出具有沟槽(trench)与引线孔(via)的双镶嵌图案，再填入铜金属并加以平坦化，进而完成金属内连线的制作。依在介电层中蚀刻图案的方式来区分，双镶嵌工艺又可再细分为沟槽优先(trench-first)工艺、引线孔优先(via-first)、部分引线孔优先(partial-via-first)工艺、以及自行对准(self-aligned)工艺等。
[0004] 请参阅图1至图5，图1至图5为已知的沟槽优先双镶嵌工艺的示意图。如图1所示，首先提供基底10，其上具有导电层12，导电层12上则具有由氮化
硅(silicon nitride)构成的底层14。底层14上依序具有超低
介电常数(ultra low-K，以下简称为ULK)层16、覆盖层(cap layer)18、金属硬掩模层(metal hard mask)20、以及抗反射底层(bottom anti-reflective coating，BARC)22。随后，在抗反射层22上形成
光刻胶层30，并利用已知的光刻技术形成开口32，用以定义出镶嵌导线的沟槽图案。
[0005] 请参阅图2。接着进行蚀刻工艺，经由光刻胶层30的开口32蚀刻金属掩模层20直到覆盖层18，由此形成沟槽凹口34。接着，去除剩下的光刻胶层30以及底部抗反射层22。
[0006] 接下来请参阅图3。在基底10上沉积另一抗反射层36，且抗反射层36填满沟槽凹口34。接着，再在抗反射层36上形成另一光刻胶层40，并利用已知的光刻技术形成开口42，其
位置恰好在沟槽凹口34的正上方，用以定义出镶嵌导线的引线孔图案。而如图4所示，利用光刻胶层40作为蚀刻硬掩模，进行蚀刻工艺，经由开口42蚀刻抗反射层36、覆盖层18以及ULK层16，由此在ULK层16上半部形成部分引线孔44。接着，利用
氧气
等离子体等方式去除剩下的光刻胶层40以及抗反射层36。
[0007] 如图5所示，接下来，利用金属掩模层20作为蚀刻硬掩模，进行蚀刻工艺，向下蚀刻未被金属掩模层20覆盖到的覆盖层18以及ULK层16，由此将先前形成的沟槽凹口34以及部分引线孔44转移至ULK层16中。再蚀刻底层14，以形成具有沟槽以及引线孔的双镶嵌图案50，其包括沟槽开口52以及引线孔开口54。
[0008] 一 般 说 来，覆 盖 层 18 为 硅 氧 层，例 如 以 四 乙 基 氧 硅 烷(tetraethylorthosilicate，以下简称为TEOS)作为前驱体所得的TEOS硅氧层。此TEOS硅氧层具有压缩应
力(compressive stress)，当此压缩
应力直接施加于其下具低机械强度(mechanical strength)及张应力(tensile stress)的ULK层16时，将造成ULK层16中发生线路
变形(line distortion)的状况。此外，由于TEOS硅氧层极易
吸附水气，而被TEOS硅氧层吸附的水气在后续工艺脱附出来后，容易进入ULK层16并在其内造成凯氏孔洞开口(Kelvin via open)的效应，降低工艺的
稳定性，甚至影响后续形成的金属内连线的电学表现。
发明内容
[0009] 因此，本发明于此提供一种利用复合覆盖层及其制作方法，可有效降低ULK层中线路变形(line distortion)与凯氏孔洞产生的问题。
[0010] 根据本发明的
权利要求，提供一种复合覆盖层(multi cap layer)的制作方法，该方法包含有提供至少包含有导电层、底层以及介电层的基底、在该基底表面形成复合覆盖层。该复合覆盖层至少包含有第一覆盖层与形成于该第一覆盖层上的第二覆盖层。接下来在该复合覆盖层表面形成
图案化的金属硬掩模层(metal hard mask layer)，以及进行蚀刻工艺，经由该图案化的金属硬掩模层蚀刻该复合覆盖层，且在该第二覆盖层中形成至少一开口。
[0011] 根据本发明的权利要求，另提供一种复合覆盖层的制作方法。该方法包含有提供至少包含有导电层、底层以及介电层的基底，并在该基底表面形成复合覆盖层。该复合覆盖层至少包含有张应力层与第一保护层(protecting layer)，且该张应力层的厚度大于该第一保护层的厚度。
[0012] 根据本发明的权利要求，提供一种复合覆盖层，包含有第一保护层以及张应力层。该张应力层的厚度大于该第一保护层的厚度。
[0013] 根据本发明的权利要求，更提供一种复合覆盖层，包含有第一保护层、设置于该第一保护层上的张应力层、以及设置于该张应力层上的第二保护层。
[0014] 本发明所提供的利用复合覆盖层及其制作方法，利用复合覆盖层提供相对于其前层的应力，避免前层应力造成的变形，同时利用复合覆盖层的保护层避免前层所吸附的水气在后续工艺脱附出来而形成的凯氏孔洞开口。
附图说明
[0015] 图1至图5为已知的沟槽优先双镶嵌工艺的示意图。
[0016] 图6至图11为本发明所提供的复合覆盖层的制作方法的第一优选
实施例。
[0017] 图12为根据本发明所提供复合覆盖层所形成的镶嵌结构成品率的比较图。
[0018] 图13为孔洞对于镶嵌结构成品率影响的比较图。
[0019] 图14至图17为本发明所提供的复合覆盖层的制作方法的第二优选实施例。
[0020] 附图标记说明
[0021] 10 基底 12 导电层
[0022] 14 底层 16 超低介电层数层
[0023] 18 覆盖层 20 金属掩模层
[0024] 22 抗反射底层 30 光刻胶图案
[0025] 32 沟槽开口 34 沟槽凹口
[0026] 36 抗反射底层 40 光刻胶图案
[0027] 42 引线孔开口 44 部分引线孔
[0028] 50 双镶嵌图案 52 沟槽开口
[0029] 54 引线孔开口
[0030] 100 基底 102 导电层
[0031] 104 底层 106 介电层
[0032] 110 复合覆盖层 112 第一覆盖层
[0033] 114 第二覆盖层 120 金属硬掩模层
[0034] 122 开口 124 引线孔或沟槽
[0035] 130 抗反射底层 132 光刻胶层
[0036] 134 开口 136 部分引线孔
[0037] 150 双镶嵌图案 152 沟槽开口
[0038] 154 引线孔开口
[0039] 200 基底 202 导电层
[0040] 204 底层 206 介电层
[0041] 210 复合覆盖层 212 第一覆盖层
[0042] 214 第二覆盖层 216 第三覆盖层
[0043] 220 硬掩模层 222 开口
具体实施方式
[0044] 请参阅图6至图11，图6至图11为本发明所提供的复合覆盖层的制作方法的第一优选实施例。如图6所示，首先提供基底100，其上具有导电层102，导电层102上则具有由氮化硅构成的底层104。底层104上形成有介电层106。介电层106包含有ULK介电材料，同时具有张应力，且该张应力约为30至80百万帕斯卡(mega Pascal，以下简称为MPa)。
[0045] 请参阅图7。接下来分别利用沉积工艺在介电层106上形成第一覆盖层112与第二覆盖层114，第一覆盖层112与第二覆盖层114作为一复合覆盖层110。该沉积工艺是利用等离子体增强
化学气相沉积(plasma-enhancedchemical vapor deposition，以下简称为PECVD)工艺、次
大气压化学气相沉积(sub-atmosphere chemical vapor deposition，以下简称为SACVD)工艺、或低压气相沉积(low pressure chemical vapor deposition，以下简称为LPCVD)来加以实施。且形成第一覆盖层112与第二覆盖层114的沉积工艺可利用同位(in-situ)方式进行。同时该沉积工艺中可通入硅甲烷(silane，SiH4)、TEOS、四甲基硅烷(tetra-methyl silane，以下简称为4MS)、四甲基环四硅氧烷(tetra-methyl cyclo tetra-siloxane，以下简称为TMCTS)、二乙氧基甲基硅烷(diethoxy-methyl-silane，以下简称为DEMS)、或其他含硅化合物作为前驱体(precursor)，并以二氧化
碳(CO2)、氧化亚氮(N2O)、氧气(O2)、臭氧(O3)等作为第一覆盖层112与第二覆盖层114的
氧化剂(oxidizing agents)。此外在形成第一覆盖层112与第二覆盖层114之前，本第一优选实施例亦可利用氦气(He)、氩气(Ar)、氮气(N2)、
氨气(NH3)、CO2、或O2进行前处理(pre-treatment)；或者可再以相同成分在形成第一覆盖层112与第二覆盖层114之后，分别对第一覆盖层112与第二覆盖层114进行后处理(post-treatment)。
[0046] 第一覆盖层112与第二覆盖层114分别为TEOS层。而如图7所示，第一覆盖层112为张应力TEOS层；而第二覆盖层114为保护层，如气密(hermetical)TEOS层，且张应力TEOS层厚于气密TEOS层。在形成张应力TEOS层时，沉积工艺中使用的高频
无线电波功率为(high frequency RF power)约为750至850瓦特，低频无线电波功率(lower frequency RF power)约为100至200瓦特；而在形成气密TEOS层的沉积工艺中，所使用的高频无线电波功率约为230至330瓦特，低频无线电波功率约为10至100瓦特。
[0047] 值得注意的是，张应力TEOS层具有约为50至100MPa的张应力，而该气密TEOS层具有约为-150至-300MPa的压应力。
[0048] 请参阅图8。接下来是在复合覆盖层110表面形成图案化的硬掩模层，如图案化的金属硬掩模层(metal hard mask layer)120。此外，亦可在金属硬掩模层120上再形成抗反射底层。并进行蚀刻工艺，透过图案化的金属硬掩模层120蚀刻复合覆盖层110，而在第二覆盖层114中形成至少一开口122，开口122用以作为镶嵌结构的引线孔开口或沟槽开口。随后可根据沟槽优先(trench-first)工艺、引线孔优先(via-first)、部分引线孔优先(partial-via-first)工艺、以及自行对准(self-aligned)工艺等工艺要求，进行后续工艺，以获得镶嵌结构。如本第一优选实施例中，开口122用以作为沟槽优先双镶嵌工艺中的沟槽开口。
[0049] 请参阅图9。接着在基底100上沉积抗反射层130，且抗反射层130填满开口122。接着，再在抗反射层130上形成光刻胶层132，并利用已知光刻技术形成开口134，其位置正好在开口122的正上方，用以定义出镶嵌导线的引线孔图案。而如图10所示，利用光刻胶层132作为蚀刻掩模，随后进行蚀刻工艺，经由开口134蚀刻抗反射层130、复合覆盖层110以及ULK层106，由此在ULK层106上半部形成部分引线孔136。接着，利用氧气等离子体等方式去除剩下的光刻胶层132以及抗反射层130。
[0050] 请参阅图11。接下来，利用金属掩模层120作为蚀刻硬掩模，进行蚀刻工艺，向下蚀刻未被金属掩模层120覆盖到的复合覆盖层110以及ULK层106，由此将先前形成的开口122以及部分引线孔136转移至ULK层106中。再蚀刻底层104，以形成具有沟槽以及引线孔的双镶嵌图案150，其包括沟槽开口152以及引线孔开口154。
[0051] 请参阅图12与图13，图12为根据本发明所提供的复合覆盖层所形成的镶嵌结构电学表现的比较图；而图13为凯氏孔洞开口对于镶嵌结构电学表现影响的比较图。在图12与图13中，编号3～6号的芯片包含有已知技术中所采用的
单层TEOS覆盖层的镶嵌结构；而编号7～9号的芯片则包含有根据本第一优选实施例所提供的双层(bi-layer)复合覆盖层所形成的镶嵌结构。根据本第一优选实施例所提供的复合覆盖层110，第二覆盖层
114(即气密TEOS层)提供的压应力，通过第一覆盖层112(即张应力TEOS层)作为一缓冲，故可避免直接影响介电层106而造成的变形。同时蚀刻工艺中所产生的水气可通过第二覆盖层114(即气密TEOS层)阻绝，较不易为第一覆盖层112所吸收。因此如图12与图
13所示，根据本第一优选实施例所提供的复合覆盖层110所得的镶嵌结构的电学表现可大幅提升。
[0052] 接下来，请参阅图14至图17，图14至图17为本发明所提供的复合覆盖层的制作方法的第二优选实施例，同理本第二优选实施例所提供的复合覆盖层亦用于镶嵌内连线工艺中。如图14所示，首先提供基底200，其上具有导电层202，导电层202上则具有由氮化硅构成的底层204。底层204上形成有介电层106。介电层106则包含有ULK材料，且具有约为30至80MPa的张应力。
[0053] 请参阅图15。接下来分别利用沉积工艺在介电层206上形成第一覆盖层212与第二覆盖层214，第一覆盖层212作为第一保护层(protecting layer)，第一覆盖层212与第二覆盖层214作为复合覆盖层210。该沉积工艺包含有PECVD工艺、SACVD工艺、或LPCVD。且形成第一覆盖层212与第二覆盖层214的沉积工艺利用同位(in-situ)方式进行。同时该沉积工艺中可通入硅甲烷(SiH4)、TEOS、4MS、TMCTS、或DEMS等材料作为前驱体，并以CO2、N2O、O2、O3等作为第一覆盖层212与第二覆盖层214的氧化剂。此外在形成第一覆盖层212与第二覆盖层214之前，本第二优选实施例亦可利用He、Ar、N2、NH3、CO2、或O2进行前处理；
或者可再以相同成分对在形成第一覆盖层212与第二覆盖层214之后，分别对第一覆盖层
212与第二覆盖层214进行后处理。
[0054] 第一覆盖层212与第二覆盖层214分别为TEOS层。且第一覆盖层212为气密TEOS层；而第二覆盖层214为张应力TEOS层。张应力TEOS层的厚度Y大于气密TEOS层的厚度X。如上所述，形成气密TEOS层的沉积工艺中使用的高频无线电波功率约为230至330瓦特，低频无线电波功率约为10至100瓦特；而形成张应力TEOS层的沉积工艺中使用的高频无线电波功率约为750至850瓦特，低频无线电波功率约为100至200瓦特。同理，张应力TEOS层具有约为50至100Mpa的张应力；而气密TEOS层具有约为-150至-300Mpa的压应力。此时可如前所述，在基底200上形成图案化的硬掩模层，而该后续工艺由于同于第一优选实施例所述，同于第一优选实施例所述，故于此不再赘述。
[0055] 请参阅图16。根据本发明所提供的第二优选实施例，更可在形成第二覆盖层214后，在其上再形成第三覆盖层216，作为第二保护层。第三覆盖层216亦为利用沉积工艺，如PECVD工艺、SACVD工艺、或LPCVD工艺形成于第二覆盖层214上的气密TEOS层，且该沉积工艺中使用的高频无线电波功率为约为230至330瓦特，低频无线电波功率约为10至100瓦特，且第三覆盖层216具有约为-150至-300Mpa的压应力。而用以形成第一覆盖层
212、第二覆盖层214、与第三覆盖层216的沉积工艺可利用同位方式进行。此外，第三覆盖层216具有厚度Z。值得注意的是，第二覆盖层214的厚度Y大于第一覆盖层212的厚度X与第三覆盖层216的厚度Z的总和。第一覆盖层212的厚度X、第二覆盖层214的厚度Y、与第三覆盖层216的厚度Z的比值为1∶2∶1至1∶10∶1，并以1∶3∶1较佳。
[0056] 请参阅图17。如前所述，接下来是在复合覆盖层210表面形成图案化的掩模层220，如图案化的氮化硅、氧化硅、或金属硬掩模层。此外，亦可在硬掩模层220上再形成抗反射底层。并进行蚀刻工艺，透过图案化的硬掩模层220蚀刻复合覆盖层210，而在第二覆盖层214与第三覆盖层216中形成至少一开口222。本第二优选实施例中，开口222用以作为镶嵌结构的引线孔开口或沟槽开口。随后再进行蚀刻工艺，通过开口222向下蚀刻第一覆盖层212与介电层206至底层204，最后移除暴露出来的底层204而形成镶嵌结构的引线孔或沟槽。由于该步骤与第一优选实施例所述相同，故在本第二优选实施例中不再赘述。
[0057] 根据本第二优选实施例所提供的复合覆盖层210，第一覆盖层212与第三覆盖层216提供的压应力，通过厚度较厚的第二覆盖层214得到缓冲，因此可避免介电层206直接受其应力影响而造成变形。另外，由于第三覆盖层216为气密TEOS层，其可在蚀刻工艺当中，阻绝水分被吸水性较高的张应力TEOS层，即第二覆盖层214所吸收。而第一覆盖层212则可避免仍被吸收的水气在后续工艺中释放而进入介电层206中造成凯氏孔洞开口。请再参阅图12与图13，在图12与图13中，编号11～18号的芯片包含有本第二优选实施例所提供的三层(tri-layer)复合覆盖层所形成的镶嵌结构。如图12与图13可知，根据本第二优选实施例所提供的复合覆盖层所得的镶嵌内连线，其电学表现稳定且大幅超越已知技术。
[0058] 请再次参阅图7。根据本发明所提供的第一优选实施例所述，本发明提供一种用于制作镶嵌内连线的复合覆盖层110，包含有第一覆盖层112以及第二覆盖层114。第一覆盖层112为张应力层；而第二覆盖层114则用以作为第一保护层。且如图7所示，张应力层(即第一覆盖层112)的厚度大于第一保护层(即第二覆盖层114)。
[0059] 请继续参阅图7。第一覆盖层112与第二覆盖层114包含有TEOS，且第二覆盖层114为气密TEOS层。此外，第一覆盖层112具有约为50至100Mpa的张应力，而第二覆盖层
114则具有约为-150至-300Mpa的压应力。
[0060] 请再次参阅图15。根据本发明所提供的第二优选实施例，提供复合覆盖层210，包含有第一覆盖层212以及第二覆盖层214。第一覆盖层212用以作为第一保护层；而第二覆盖层214则为张应力层。且如图13所示，张应力层(即第二覆盖层214)的厚度大于第一保护层(即第一覆盖层212)。
[0061] 请继续参阅图15。第一覆盖层212与第二覆盖层214包含有TEOS，且第一覆盖层212为气密TEOS层。此外，第二覆盖层214具有约为50至100Mpa的张应力，而第一覆盖层
212则具有约为-150至-300Mpa的压应力。
[0062] 根据第一优选实施例与第二优选实施例所提供的复合硬掩模层110、210，第一保护层所提供的应力，通过张应力层缓冲，因此可避免第一保护层的应力直接影响到前层而造成变形。同时，由于第一保护层为气密TEOS层，其可避免吸水性较高的张应力层在蚀刻工艺吸收水气，因此该被张应力层吸收的水气在后续工艺中被释放出来造成前层凯氏孔洞开口的缺点，可为气密TEOS层所避免。
[0063] 接下来请参阅图16。根据本发明所提供的第二优选实施例，复合覆盖层210更可包含第三覆盖层216，，设置于第二覆盖层214之上，用以作为第二保护层。第三覆盖层保护层216亦包含有TEOS，且为气密TEOS层。作为第二保护层的第三覆盖层216具有约为-150至-300Mpa的压应力。
[0064] 如图16所示，第一覆盖层212、第二覆盖层214、与第三覆盖层216分别具有厚度：X、Y、Z，而第二覆盖层214的厚度Y大于第一覆盖层212的厚度X与第三覆盖层216的厚度Z的总和。第一覆盖层212的厚度X、第二覆盖层214的厚度Y、与第三覆盖层216的厚度Z的比值为1∶2∶1至1∶10∶1，并以1∶3∶1较佳。
[0065] 根据第二优选实施例所提供的复合硬掩模层210，可通过第一保护层与第二保护层所提供的应力，可通过厚度较厚的张应力所减缓，因此可避免后续所形成的镶嵌内连线因其应力所造成的变形。同时，由于第二保护层为气密TEOS层，其可避免吸水性较高的张应力层在蚀刻工艺吸收水气，而第一保护层则可避免张应力层所吸收的水气在后续工艺中释出而进入前层造成前层孔洞的缺点。
[0066] 综上所述，本发明所提供的用于镶嵌内连线工艺的复合覆盖层，可通过较厚的张应力层缓减应力，避免前层直接受到应力影响造成变形；同时利用复合覆盖层的保护层，可避免前层吸附水气，并避免其所吸附的水气在后续工艺脱附出来而影响工艺结果，故本发明所提供复合覆盖层可确切提升镶嵌内连线的电学表现。
[0067] 以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
