技术领域
[0001] 本
申请涉及一种显示装置，特别涉及一种显示装置的像素电路。
背景技术
[0002] 虽着科技的进步，消费者对于显示装置的画质需求越来越高。在此要求下，当显示装置在一图框时间(frame time)内欲显示一目标
亮度时，一般情况下，为提供发光元件(如发光
二极管)正常的驱动
电流以及较长的发光比率(emission ratio)，以使人眼对此产生亮度积分的作用而
感知到所设定的目标亮度，但此驱动方式下，发光元件达到目标亮度的反应时间(response time)较长，消费者会因此容易感受到动态模糊(motion blur)的现象。若给予发光元件越大的驱动电流则发光元件达到该目标亮度的反应时间越短，然而以较大电流驱动则必须相对应调整显示装置在一图框时间内为较低的发光比率以维持人眼能感知到相同的目标亮度，但在一图框时间内发光比率过低，人眼则会容易察觉显示装置有闪烁的现象产生。
[0003] 由此可见，上述现有的方式，显然仍存在不便与
缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。
发明内容
[0004] 本申请公开的一实施方式涉及一种像素电路，其包含第一
开关、电容、驱动晶体管及
发光二极管。第一开关响应于扫描
信号而输出数据
电压。电容的第一端与第一开关耦接于
节点，其第二端用以接收参考信号。驱动晶体管耦接于节点，并根据节点的电压而输出电流。发光二极管耦接于驱动晶体管，并根据电流而发光。数据电压通过第一开关被写入节点，参考信号于不同操作期间为不同电压，电容据以耦合不同电压间的电压差至节点。驱动晶体管于不同操作期间根据数据电压与电压差而输出第一电流及根据数据电压而输出第二电流，从而使发光二极管于不同操作期间分别发出第一亮度光及第二亮度光。
[0005] 本申请公开的另一实施方式涉及一种像素电路，其包含第一开关、电容、驱动晶体管及发光二极管。电容的第一端与第一开关耦接于节点，其第二端用以接收参考信号。驱动晶体管耦接于节点，并根据节点的电压而输出电流。发光二极管耦接于驱动晶体管，并根据电流而发光。于第一期间，第一开关响应于扫描信号而输出数据电压至节点，且参考信号包含第一电压。于第二期间，参考信号包含第二电压，
电容耦合第二电压与第一电压的电压差至节点，驱动晶体管根据节点存储的电压而输出第一电流至发光二极管。于第三期间，参考信号包含第一电压，驱动晶体管根据节点存储的电压而输出第二电流至发光二极管。
[0006] 因此，根据本申请的技术内容，本申请
实施例提供一种像素电路，借此在同一数据电压下，通过参考信号的调整而提供不同的电流大小。一旦像素电路通过上述技术特征提供大电流时，即可缩短反应时间(response time)，使本申请的像素电路应用的领域更广。当像素电路通过上述技术特征提供小电流时，可使一图框时间内维持较长的发光比率使显示不间断，可降低显示闪烁的现象。
附图说明
[0007] 图1为依据本申请公开的实施例所绘制的像素电路的示意图。
[0008] 图2为依据本申请公开的实施例所绘制的
波形示意图。
[0009] 图3为依据本申请公开的实施例所绘制的如图1所示的像素电路的操作示意图。
[0010] 图4为依据本申请公开的实施例所绘制的如图1所示的像素电路的操作示意图。
[0011] 图5为依据本申请公开的实施例所绘制的如图1所示的像素电路的操作示意图。
[0012] 图6为依据本申请公开的实施例所绘制的像素电路的示意图。
[0013] 图7为依据本申请公开的实施例所绘制的像素电路的示意图。
[0014] 图8为依据本申请公开的实施例所绘制的像素电路的示意图。
[0015] 图9为依据本申请公开的实施例所绘制的像素电路的示意图。
[0016] 图10为依据本申请公开的实施例所绘制的像素电路的示意图。
[0017] 图11为依据本申请公开的实施例所绘制的像素电路的示意图。
[0018] 图12为依据本申请公开的实施例所绘制的波形示意图。
[0019] 附图标记说明：
[0020] T1、T3、T4：开关
[0021] T2：驱动晶体管
[0022] C：电容
[0023] N：节点
[0024] D：发光二极管
[0025] VDATA：数据电压
[0026] SCAN[N]：扫描信号
[0027] SCAN[N+1]：次级扫描信号
[0028] VREF[N]：参考信号
[0029] OVDD：电源供应电压
[0031] OVSS：电源供应电压
[0032] P1-P3：期间
[0033] VREF_H：第一电压
[0034] VREF_L：第二电压
[0035] I1-I2：电流
具体实施方式
[0036] 下文是举实施例配合
说明书附图作详细说明，以更好地理解本申请的实施方式，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
[0037] 在全篇说明书与本申请相关申请文件所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本申请公开的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本申请公开的描述上额外的引导。
[0038] 此外，在本申请中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。
[0039] 图1为依据本申请公开的实施例所绘制的像素电路的示意图。如图所示，像素电路包含开关T1、驱动晶体管T2、开关T3、开关T4、电容C及发光二极管D。于连接关系上，开关T1的一端、电容C的第一端及驱动晶体管T2的控制端耦接于节点N。发光二极管D通过开关T3耦接于驱动晶体管T2的一端。开关T4耦接于发光二极管D。
[0040] 开关T1的一端用以接收数据电压VDATA，开关T1的控制端用以接收扫描信号SCAN[N]，因此，开关T1响应于扫描信号SCAN[N]而输出数据电压VDATA至节点N。电容C的第二端用以接收参考信号VREF[N]。驱动晶体管T2的一端用以接收电源供应电压OVDD，并根据节点N的电压而决定输出电流的大小，发光二极管D是根据驱动晶体管T2输出的电流而发光，开关T3则用以根据控制信号EM[N]来决定是否导通一流经发光二极管D的电流路径。此外，开关T4则根据扫描信号SCAN[N]以决定是否重置发光二极管D的
阳极端的电压。发光二极管D的
阴极端用以接收电源供应电压OVSS。在一实施例中，电源供应电压OVSS为
低电压或为接地电压。
[0041] 图2为依据本申请公开的实施例所绘制的波形示意图。请参阅图2以理解本申请图1所示的像素电路的整体操作方式。于第一期间P1，扫描信号SCAN[N]为低位准信号，控制信号EM[N]及参考信号VREF[N]为高位准信号。此时，开关T1及开关T4依据低位准的扫描信号SCAN[N]而开启，开关T3依据高位准的控制信号EM[N]而关闭。
[0042] 像素电路于第一期间P1的操作方式请参阅图3，其是依据本申请公开的实施例所绘制的如图1所示的像素电路的操作示意图。如图所示，开关T1输出数据电压VDATA至节点N，由电容C存储数据电压VDATA。开关T4重置发光二极管D的阳极端的电压。此外，由于开关T3关闭，此时不会提供电流给发光二极管D。
[0043] 请继续参阅图2，于第二期间P2，扫描信号SCAN[N]为高位准信号，控制信号EM[N]及参考信号VREF[N]为低位准信号。此时，开关T1及开关T4依据高位准的扫描信号SCAN[N]而关闭，开关T3依据低位准的控制信号EM[N]而开启。
[0044] 像素电路于第二期间P2的操作方式请参阅图4，其是依据本申请公开的实施例所绘制的如图1所示的像素电路的操作示意图。如图所示，开关T1关闭而停止输出数据电压VDATA至节点N。电容C的第二端所接收的参考信号VREF[N]，由第一期间P1的第一电压VREF_H转换为第二期间P2的第二电压VREF_L，此时，将耦合第一电压VREF_H与第二电压VREF_L的电压差至节点N，使得节点N存储的电压变为数据电压VDATA与上述电压差。在一实施例中，第一电压VREF_H大于第二电压VREF_L。节点N存储的电压Vnode可以式1表示如下：
[0045] Vnode＝VDATA-(VREF_H-VREF_L)…式1
[0046] 请继续参阅图4，开关T3依据低位准的控制信号EM[N]而开启，驱动晶体管T2依据数据电压VDATA与电压差之间的差值而通过开关T3以输出第一电流I1给发光二极管D，发光二极管D据以发出第一亮度光。在一实施例中，开关T3开启的期间(即上述控制信号EM[N]为低位准的期间)部分重叠于参考信号VREF[N]为第二电压VREF_L的期间。上述电流I1的电流公式如式2所示：
[0047] IOLED＝K(VSG-|VTH|)2…式2
[0048] 将驱动晶体管T2于第二期间P2的状态带入式2：
[0049] IOLED＝K(OVDD-(VDATA-(VREF_H-VREF_L))-|VTH|)2…式3
[0050] 将上述式3
整理可得电流I1的电流值为：
[0051] IOLED＝K(OVDD-VDATA+VREF_H-VREF_L-|VTH|)2…式4
[0052] 如式5所示，由于参考信号VREF[N]的调整，进而耦合第一电压VREF_H与第二电压VREF_L的电压差至节点N，使得第一电流I1较高。在一实施例中，第二电压VREF_L为低电压或接地电压，因此，就式5而言，增加了第一电压VREF_H与第二电压VREF_L的电压差，据此，第一电流I1会相对地较高，较高的电流可缩短反应时间，使本申请的像素电路应用的领域更广，例如可应用于高
分辨率装置(诸如
虚拟现实(virtual reality,VR)装置)上。
[0053] 请继续参阅图2，于第三期间P3，扫描信号SCAN[N]及参考信号VREF[N]为高位准信号，控制信号EM[N]为低位准信号。此时，开关T1及开关T4依据高位准的扫描信号SCAN[N]而关闭，开关T3依据低位准的控制信号EM[N]而开启。
[0054] 像素电路于第三期间P3的操作方式请参阅图5，其是依据本申请公开的实施例所绘制的如图1所示的像素电路的操作示意图。如图所示，开关T1关闭而停止输出数据电压VDATA至节点N。电容C的第二端所接收的参考信号VREF调整回原先的第一电压VREF_H，使得节点N存储的电压恢复为数据电压VDATA。换言之，电容C的第二端于第一期间P1及第三期间P3所接收的参考信号VREF相同，据此，节点N于第一期间P1及第三期间P3存储的电压亦相同。
[0055] 此时，开关T3依据低位准的控制信号EM[N]而开启，驱动晶体管T2依据数据电压VDATA而通过开关T3以输出第二电流I2给发光二极管D，发光二极管D据以发出第二亮度光。将驱动晶体管T2于第三期间P3的状态带入上述式2，可得以下式5：
[0056] IOLED＝K(OVDD-VDATA-|VTH|)2…式5
[0057] 如式5所示，由于参考信号VREF[N]调整为第一电压VREF_H，据此，节点N存储的电压恢复为数据电压VDATA，此时，相较于第一电流I1，第二电流I2相应地降低，据此，在同一数据电压VDATA下，通过参考信号VREF[N]的调整而提供不同的电流大小，例如：使得第一电流I1大于第二电流I2。如此，像素电路通过上述技术特征提供小电流时，可使一图框时间内维持较长的发光比率(emission)使显示不间断，可降低显示闪烁的状况。
[0058] 图6为依据本申请公开的实施例所绘制的像素电路的示意图。相较于图1所示的像素电路，图6的像素电路的开关T4耦接于发光二极管D与电容C的第二端之间。在一实施例中，请参阅图2，于第一期间P1，扫描信号SCAN[N]为低位准信号，开关T4相应地开启，由参考信号VREF[N]来对发光二极管D的阳极端进行重置，在此实施例中，于第一期间P1，参考信号VREF[N]的电压不大于电源供应电压OVSS加上发光二极管D的导通电压。需说明的是，图6中标号与图1相同的元件具有相应的操作方式，因此，除上述不同点外，图6中像素电路的操作于此不作赘述。
[0059] 图7为依据本申请公开的实施例所绘制的像素电路的示意图。相较于图6所示的像素电路，图7的像素电路的开关T3的一端用以接收电源供应电压OVDD，另一端耦接于驱动晶体管T2。开关T3用以决定是否导通一流经发光二极管D的电流路径。需说明的是，图7中标号与图6相同的元件具有相应的操作方式，因此，除上述不同点外，图7中像素电路的操作于此不作赘述。
[0060] 图8为依据本申请公开的实施例所绘制的像素电路的示意图。相较于图1所示的像素电路，图8的像素电路亦可不须开关T4以对发光二极管D的阳极端进行重置。需说明的是，图8中标号与图1相同的元件具有相应的操作方式，因此，除上述不同点外，图8中像素电路的操作于此不作赘述。
[0061] 图9为依据本申请公开的实施例所绘制的像素电路的示意图。相较于图8所示的像素电路，图9的像素电路的开关T3的一端用以接收电源供应电压OVDD，另一端耦接于驱动晶体管T2。开关T3是用以决定是否导通一流经发光二极管D的电流路径。需说明的是，图9中标号与图8相同的元件具有相应的操作方式，因此，除上述不同点外，图9中像素电路的操作于此不作赘述。
[0062] 图10为依据本申请公开的实施例所绘制的像素电路的示意图。相较于图1所示的像素电路，图10的像素电路的电容C的第二端所接收的信号为次级扫描信号SCAN[N+1]。请一并参阅图2与图12，两图皆是依据本申请公开的实施例所绘制的波形示意图，由于图12中的次级扫描信号SCAN[N+1]的波形类似于图2的参考信号VREF[N]的波形，因此，图10的像素电路可采用图12中的次级扫描信号SCAN[N+1]来加以控制，其整体操作类似于图1所示的像素电路，且采用次级扫描信号SCAN[N+1]来作控制仅需应用栅极
驱动器(图中未示)的次级扫描线即可，不须额外连接一条参考信号线以提供上述参考信号VREF[N]。如此，可节省应用本申请的像素电路的整体显示装置(图中未示)的体积。
[0063] 图11为依据本申请公开的实施例所绘制的像素电路的示意图。相较于图10所示的像素电路，图11的像素电路的开关T3的一端用以接收电源供应电压OVDD，另一端耦接于驱动晶体管T2。需说明的是，图11中标号与图10相同的元件具有相应的操作方式，因此，除上述不同点外，图11中像素电路的操作于此不作赘述。
[0064] 由上述本申请实施方式可知，应用本申请具有下列优点。本申请实施例通过提供一种像素电路，借此在同一数据电压下，通过参考信号的调整而提供不同的电流大小。一旦像素电路通过上述技术特征提供大电流时，即可增进反应时间(response time)，使本申请的像素电路应用的领域更广。当像素电路通过上述技术特征提供小电流时，可使显示不间断，并可降低显示闪烁的现象。
[0065] 技术领域通常知识者可以容易理解到公开的实施例实现一或多个前述举例的优点。阅读前述说明书之后，技术领域通常知识者将有能
力对如同此处公开内容作多种类的变动、置换、等效物以及多种其他实施例。因此本申请的保护范围当视
权利要求所界定者与其均等范围为主。
