磁阻随机存取存储器器件及其制造方法专利检索-湿蚀刻刻蚀微细加工表面处理表面处理和涂层专利检索查询-专利查询网

磁阻随机存取 存储器器件及其制造方法

阅读：4发布：2021-09-24

专利汇可以提供磁阻随机存取存储器器件及其制造方法专利检索，专利查询，专利分析的服务。并且在MRAM器件的方法中，在衬底上沿着第二方向交替地并且重复地形成第一和第二图案。每个第一图案和每个第二图案在垂直于第二方向的第一方向上延伸。第二图案的一些被去除以形成在第一方向上延伸的第一开口。形成填充第一开口的源极线。在第一和第二图案以及源极线上形成掩模。掩模包括在第一方向上的第二开口，每个第二开口在第二方向上延伸。第二图案通过第二开口暴露的部分被去除以形成第三开口。形成填充第三开口的第三图案。被第一和第三图案围绕的第二图案被去除以形成第四开口。形成填充第四开口的接触插塞。，下面是磁阻随机存取存储器器件及其制造方法专利的具体信息内容。

权利要求

1.一种制造磁阻随机存取存储器器件的方法，包括：
在衬底上沿着第二方向交替地并且重复地形成第一和第二图案，所述第二方向平行于所述衬底的顶表面，每个所述第一图案和每个所述第二图案在第一方向上延伸，所述第一方向平行于所述衬底的所述顶表面并且垂直于所述第二方向；
去除所述第二图案的一些以形成第一开口，每个所述第一开口沿着所述第一方向延伸；
在所述第一开口中形成源极线；
在所述第一和第二图案以及所述源极线上形成掩模，所述掩模包括沿着所述第一方向彼此间隔开的多个第二开口，每个所述第二开口沿着所述第二方向延伸；
去除所述第二图案通过所述第二开口暴露的部分以形成第三开口；
在所述第三开口中形成第三图案；
去除被所述第一和第三图案围绕的所述第二图案以形成第四开口；以及
在所述第四开口中形成接触插塞。
2.根据权利要求1所述的方法，其中湿法蚀刻工艺被用于形成所述第一开口和所述第四开口二者。
3.根据权利要求1所述的方法，其中所述第一和第三图案包括相同的材料。
4.根据权利要求1所述的方法，其中形成所述第一开口包括：在所述第二图案沿着所述第二方向计数时，去除所述第二图案中的每个第（3n-2）个第二图案，其中n是正整数。
5.根据权利要求1所述的方法，还包括：在所述第一和第二图案上形成第一覆盖层。
6.根据权利要求5所述的方法，其中所述第一覆盖层包括与所述第一图案的材料相同的材料。
7.根据权利要求1所述的方法，其中形成所述第一开口包括：
通过干法蚀刻工艺去除所述第二图案中的被选择第二图案的上部分和与其相邻的所述第一图案的上部分，以形成凹部而不蚀刻所述第二图案中的其他第二图案；以及通过湿法蚀刻工艺去除所述第二图案中的被选择第二图案的下部分以形成所述第一开口，所述第一开口与所述凹部流体连通。
8.根据权利要求7所述的方法，其中形成所述源极线包括：
在所述第一开口和所述凹部中形成导电层；以及
去除所述导电层的在所述凹部中的部分。
9.根据权利要求8所述的方法，还包括：在去除所述导电层的在所述凹部中的部分之后，在所述凹部中形成第二覆盖层。
10.根据权利要求9所述的方法，其中所述第二覆盖层包括与所述第一图案的材料相同的材料。
11.根据权利要求9所述的方法，其中形成所述第三开口包括：通过干法蚀刻工艺去除所述第二图案的被所述第二开口暴露的部分，同时在所述干法蚀刻工艺期间使用所述第二覆盖层保护所述源极线。
12.根据权利要求1所述的方法，其中所述第一和第二图案分别包括硅氮化物和硅氧化物。
13.根据权利要求1所述的方法，其中形成所述第一和第二图案包括：
在所述衬底上形成多个牺牲层图案，每个所述牺牲层图案在所述第一方向上延伸，所述牺牲层图案在所述第二方向上彼此间隔开；
在所述牺牲层图案的侧壁上形成第一间隔物；
去除所述牺牲层图案；
形成接触所述第一间隔物的第二间隔物；
在所述衬底上形成填充层，所述填充层填充所述第二间隔物之间的空间；以及去除所述第一和第二间隔物以及所述填充层的上部分，以将所述第一间隔物和所述填充层转变为所述第一图案并且将所述第二间隔物转变为所述第二图案。
14.一种磁阻随机存取存储器器件，包括：
在衬底中的多个掩埋栅结构，每个所述掩埋栅结构在所述第一方向上延伸，所述第一方向平行于所述衬底的顶表面，所述多个掩埋栅结构在所述第二方向上彼此间隔开，所述第二方向平行于所述衬底的所述顶表面并且垂直于所述第一方向；
多个源极线，在所述衬底上位于所述掩埋栅结构之间，每个所述源极线在所述第一方向上延伸，所述多个源极线设置在所述第二方向上；
多个接触插塞，在所述衬底上位于所述源极线之间，所述多个接触插塞没有交叠所述掩埋栅结构并且设置在所述第一方向和所述第二方向二者上；
多个衬垫，电连接到所述接触插塞；以及
多个磁隧道结结构，电连接到所述衬垫。
15.一种制造磁阻随机存取存储器器件的方法，该方法包括：
在衬底中形成多个有源区，所述有源区沿着第二方向彼此间隔开；
在每个有源区中形成一对第一栅结构；
在所述成对的第一栅结构之间形成牺牲图案，所述牺牲图案在垂直于所述第二方向的第一方向上延伸并且沿着所述第二方向彼此间隔开；
在所述牺牲图案的侧壁上形成第一间隔物；
去除所述牺牲图案；以及
形成第二间隔物，所述第二间隔物填充覆盖共同有源区的每对相邻第一间隔物之间的开口并且部分地填充覆盖不同有源区的每对相邻第一间隔物之间的开口。
16.根据权利要求15所述的方法，还包括：
在所述第一间隔物和所述第二间隔物上以及在覆盖不同有源区的每对相邻第一间隔物之间的开口中形成填充层；以及
平坦化所述填充层以将所述第一间隔物和剩余的填充层转变为第一图案并且将所述第二间隔物转变为第二图案，所述第一和第二图案在所述第二方向上交替地并且重复地形成。
17.根据权利要求16所述的方法，还包括：
去除所述第二图案的一些以形成在所述第一方向上延伸的第一开口；以及在所述第一开口中形成源极线。
18.根据权利要求17所述的方法，还包括：
在所述第一和第二图案以及所述源极线上形成掩模，所述掩模包括在所述第一方向上彼此间隔开的多个第二开口，每个所述第二开口在所述第二方向上延伸；
去除所述第二图案的通过所述第二开口暴露的部分以形成第三开口；以及在所述第三开口中形成第三图案。
19.根据权利要求17所述的方法，还包括：
去除被所述第一和第三图案围绕的所述第二图案以形成第四开口；以及
在所述第四开口中形成接触插塞。
20.根据权利要求16所述的方法，其中每个第一间隔物覆盖各自的第一栅结构。

说明书全文

磁阻随机存取存储器器件及其制造方法

技术领域

[0001] 示例实施方式涉及半导体器件及其制造方法。更具体地，示例实施方式涉及磁阻随机存取存储器（MRAM）器件及其制造方法。

背景技术

[0002] MRAM器件可包括电连接到多个磁隧道结（MTJ）结构的接触插塞和源极线。接触插塞和源极线可由于设计规则的减小而形成为具有小尺寸和彼此相邻。发明内容

[0003] 示例实施方式提供一种制造具有精细图案的MRAM器件的方法。

[0004] 示例实施方式提供一种包括精细元件的MRAM器件，其表现良好的特性。

[0005] 根据示例实施方式，提供一种制造MRAM器件的方法。在该方法中，在衬底上沿着第二方向交替地并且重复地形成第一和第二图案，第二方向基本上平行于衬底的顶表面。
每个第一图案和每个第二图案在第一方向上延伸，第一方向基本上平行于衬底的顶表面并
且基本上垂直于第二方向。去除第二图案的一些以形成第一开口，每个第一开口沿着第一
方向延伸。在第一开口中形成源极线。在第一和第二图案以及源极线上形成掩模。掩模包
括沿着第一方向彼此间隔开的多个第二开口，每个第二开口沿着第二方向延伸。去除第二
图案通过所述第二开口暴露的部分以形成第三开口。在第三开口中形成第三图案。去除被
第一和第三图案围绕的第二图案以形成第四开口。在第四开口中形成接触插塞。

[0006] 在示例实施方式中，湿法蚀刻工艺可以被用于形成第一开口和第四开口二者。

[0007] 在示例实施方式中，第一和第三图案可以包括基本上相同的材料。

[0008] 在示例实施方式中，源极线和接触插塞可以均包括导电材料。

[0009] 在示例实施方式中，形成第一开口可以包括：在第二图案沿着第二方向计数时，去除第二图案中的每个第（3n-2）个第二图案。这里，n是正整数。

[0010] 在示例实施方式中，在第一和第二图案上可以形成第一覆盖层。

[0011] 在示例实施方式中，第一覆盖层可以包括与第一图案的材料基本上相同的材料。

[0012] 在示例实施方式中，在形成第一开口时，通过干法蚀刻工艺可以去除第二图案中的被选择第二图案的上部分和与其相邻的第一图案的上部分，以形成凹部而不蚀刻第二图
案中的其他第二图案。通过湿法蚀刻工艺可以去除第二图案中的被选择第二图案的下部分
以形成第一开口，第一开口与凹部流体连通。

[0013] 在示例实施方式中，在形成源极线时，在第一开口和凹部中可以形成导电层。导电层的在凹部中的部分可以被去除。

[0014] 在示例实施方式中，在去除导电层在凹部中的部分之后，可以进一步形成填充凹部的第二覆盖层。

[0015] 在示例实施方式中，第二覆盖层可以包括与第一图案的材料基本上相同的材料。

[0016] 在示例实施方式中，在形成第三开口时，通过干法蚀刻工艺可以去除第二图案通过第二开口暴露的部分，同时在干法蚀刻工艺期间使用第二覆盖层保护源极线。

[0017] 在示例实施方式中，第一和第二图案可以分别包括硅氮化物和硅氧化物。

[0018] 在示例实施方式中，在形成第一和第二图案时，在衬底上可以形成多个牺牲层图案。每个牺牲层图案可以在第一方向上延伸，牺牲层图案可以在第二方向上彼此间隔开。在牺牲层图案的侧壁上可以形成第一间隔物。可以去除牺牲层图案。可以形成接触第一间隔
物的第二间隔物。在衬底上可以形成填充层，填充层填充第二间隔物之间的空间。第一和
第二间隔物以及填充层的上部分可以被去除，使得第一间隔物和填充层可以被转变为第一
图案并且第二间隔物可以被转变为第二图案。

[0019] 根据示例实施方式，提供一种制造MRAM器件的方法，其中，在衬底中形成多个有源区，有源区沿着第二方向彼此间隔开。在每个有源区中形成一对第一栅结构。在成对的
第一栅结构之间形成牺牲图案，牺牲图案在垂直于第二方向的第一方向上延伸并且沿着第
二方向彼此间隔开。在牺牲图案的侧壁上形成第一间隔物，然后去除牺牲图案。形成第二
间隔物，第二间隔物填充覆盖共同有源区的每对相邻第一间隔物之间的开口并且仅部分地
填充覆盖不同有源区的每对相邻第一间隔物之间的开口。

[0020] 根据示例实施方式，提供一种MRAM器件。该MRAM器件包括：在衬底中的多个掩埋栅结构、多个源极线、多个接触插塞、多个衬垫以及多个MTJ结构。每个掩埋栅结构在基本上平行于衬底的顶表面的第一方向上延伸，多个掩埋栅结构设置在基本上平行于衬底的
顶表面并且基本上垂直于第一方向的第二方向上。多个源极线在衬底上位于掩埋栅结构之
间。每个源极线在第一方向上延伸，多个源极线设置在第二方向上。多个接触插塞在衬底
上位于源极线之间。多个接触插塞没有交叠掩埋栅结构并且设置在第一方向和第二方向二
者上。多个衬垫电连接到接触插塞。多个MTJ结构电连接到衬垫。

[0021] 根据示例实施方式，在制造MRAM器件的方法中，通过三重图案化技术（TPT）在衬底上形成具有微小尺寸的第一和第二图案，第二图案通过湿法蚀刻工艺而形成以形成开口，并且形成填充开口的源极线和接触插塞。因此，可以容易地形成具有微小尺寸的源极线和接触插塞，并且可以避免由于源极线与接触插塞之间的接触而引起的故障。
附图说明

[0022] 从以下结合附图的详细描述，示例实施方式将被更清楚地理解，在附图中：

[0023] 图 1、3、4、6、8、9、11、12、14、15、17、19、21、23、26、28、30、32、34、36、38、39、40、42、43、44、46、47、49、51和53是根据本发明构思的实施方式的MRAM器件的垂直截面图；

[0024] 图25和图31是根据本发明构思的实施方式的MRAM器件的水平截面图；以及

[0025] 图2、5、7、10、13、16、18、20、22、24、27、29、33、35、37、41、45、48、50、52和54是根据本发明构思的实施方式的MRAM器件的平面图。

具体实施方式

[0026] 在下文将参照附图更全面地描述不同的示例实施方式，附图中示出一些示例实施方式。然而，本发明构思可以以多种不同的形式实施，而不应被解释为限于这里所阐述的示例实施方式。而是，提供这些示例实施方式使得本说明书将透彻和完整，并将本发明构思的范围充分传达给本领域技术人员。附图中，为清晰，层和区域的尺寸和相对尺寸可以被夸
大。

[0027] 将理解，当称一个元件或层在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或耦接到另一元件或层，或者还可以存在居间元件或层。相反，当称一个元件“直接在”另一元件或层上、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。相同的附图标记始终指代相同的元件。如这里所使用的，术语“和/或”包括一个或多个所列相关项目的任何和所有组合。

[0028] 将理解，虽然这里可以使用术语第一、第二、第三、第四等描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分，而不背离本发明构思的教导。

[0029] 为便于描述此处可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间相对性术语以描述如附图所示的一个元件或特征与另一个（些）元件或特征之间的关系。将理解，空间相对性术语是用来概括除附图所示取向之外器件在使用或操作中的不
同取向的。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示例性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向（旋转90度或在其他取向），这里所用的空间相对性描述符做相应解释。

[0030] 这里所用的术语仅是为了描述特定实施方式的目的，并非要限制本发明构思。如这里所使用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。将进一步理解的，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。

[0031] 这里参照截面图描述了示例实施方式，这些图为理想化示例实施方式（和中间结构）的示意图。因而，由例如制造技术和/或公差引起的图示形状的变化是可能发生的。因此，示例实施方式不应被解释为限于这里示出的区域的特定形状，而是包括由例如制造引
起的形状偏差在内。例如，图示为矩形的注入区将通常具有圆化或弯曲的特征和/或在其
边缘处的注入浓度的梯度而不是从注入区到非注入区的二元变化。因此，附图所示的区域
在本质上是示意性的，它们的形状并非要示出器件区域的真实形状，也并非要限制本发明
构思的范围。

[0032] 除非另行定义，这里使用的所有术语（包括技术术语和科学术语）都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。将进一步理解的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境
中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。

[0033] 图1至图54是横截面图和平面图，示出根据示例实施方式的MRAM器件的制造方法的各阶段。特别地，图2、5、7、10、13、16、18、20、22、24、27、29、33、35、37、41、45、48、50、52和54是MRAM器件的平面图，图1、3、4、6、8、9、11、12、14、15、17、19、21、23、26、28、30、32、38、
42、46、47、49、51和53是沿着线A-A’截取的垂直截面图，图34、36、39和43是沿着线B-B’截取的垂直截面图，图40和44是沿着线C-C’截取的垂直截面图，图25是沿着线D-D’截
取的水平截面图，图31是沿着线E-E’截取的水平截面图。在以下的讨论中，第一方向和第二方向定义水平平面，垂直方向垂直于水平平面。

[0034] 参照图1和图2，杂质可被注入到衬底100在第一区域I中的上部分内以形成多个杂质区103，隔离层110可以形成在衬底100上以将衬底100划分成有源区105和场区。

[0035] 衬底100可以是硅衬底、锗衬底、硅-锗衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底等。衬底100可以包括其中可以形成存储器单元的第一区域I和其中可以形成外围电路的第二区域II。

[0036] 杂质可以包括例如磷、砷等的n型杂质，或者例如硼、镓等的p型杂质。杂质区103可以用作MRAM器件的存储器单元的源极/漏极区。

[0037] 隔离层110可以通过浅沟槽隔离（STI）工艺形成。具体地，在衬底100的上部分处形成第一沟槽（未示出）之后，充分地填充第一沟槽的绝缘层可以形成在衬底100上，绝缘层的上部可以被平坦化，直到衬底100的顶表面被暴露。绝缘层可以通过化学气相沉积
（CVD）工艺、高密度等离子体化学气相沉积（HDP-CVD）工艺等形成。在示例实施方式中，在形成隔离层110之前，衬垫（未示出）可以使用氮化物而形成在第一沟槽的内壁上。

[0038] 在形成隔离层110之前或者之后，可以形成杂质区103。

[0039] 衬底100可以被部分地去除，以形成第二沟槽107。

[0040] 在示例实施方式中，第一掩模层可以形成在衬底100上，第一掩模层可以通过光刻工艺来图案化以形成第一掩模120。衬底100的上部分可以使用第一掩模120作为蚀刻
掩模而被蚀刻，以形成第二沟槽107。在示例实施方式中，第二沟槽107可形成为在基本上
平行于衬底100的顶表面的第一方向上延伸。如图2所示，可以形成多个第二沟槽107，这
些第二沟槽107可以在基本上平行于衬底100的顶表面并且基本上垂直于第一方向的第二
方向上彼此间隔开。在示例实施方式中，两个第二沟槽107可以形成在每个有源区105内。

[0041] 第一掩模层可包括例如硅氧化物。

[0042] 参照图3，第一栅极绝缘层130可以形成在第二沟槽107的内壁上，第一栅电极层140可以形成在第一栅极绝缘层130和第一掩模120上以充分地填充第二沟槽107。

[0043] 在示例实施方式中，第一栅极绝缘层130可以通过对衬底100的被第二沟槽107暴露的上部分执行热氧化工艺或者自由基（radical）氧化工艺而形成。在其它示例实施
方式中，第一栅极绝缘层130可以通过在第二沟槽107的内壁和第一掩模120上经过例如
CVD工艺沉积硅氧化物层或金属氧化物层、然后去除硅氧化物层或金属氧化物层在第一掩
模120上的部分而形成。金属氧化物可以包括例如铪氧化物、钽氧化物、锆氧化物等。

[0044] 第一栅电极层140可以包括金属或金属氮化物（例如钨、钛氮化物、钽氮化物等）和/或金属硅化物。第一栅电极层140可以通过原子层沉积（ALD）工艺、物理气相沉积（PVD）工艺等来形成。

[0045] 参照图4和图5，第一栅电极层140的上部分可以被去除，以形成部分地填充第二沟槽107的第一栅电极145，填充第二沟槽107的剩余部分的第一覆盖层150可形成在第一
栅电极145、第一栅极绝缘层130和第一掩模120上。

[0046] 在示例实施方式中，第一栅电极层140的上部分可通过例如化学机械抛光（CMP）工艺和/或回蚀工艺来平坦化，第一栅电极层140在第二沟槽107中的部分可通过各向异
性蚀刻工艺而被进一步去除，以形成第一栅电极145。因此，第一栅电极145可填充第二沟
槽107的下部分。在示例实施方式中，每个第一栅电极145可以在第一方向上延伸，第一栅
电极145可以沿着第二方向彼此间隔开。

[0047] 第一覆盖层150可包括例如硅氧化物、硅氮化物等

[0048] 参照图6和图7，第一覆盖层150的上部分和第一掩模120可以被去除来暴露衬底100的顶表面，以形成第一覆盖层图案155。CMP工艺和/或回蚀工艺可以被用来形成第一
覆盖层图案155。

[0049] 第一覆盖层图案155可填充各个第二沟槽107的上部分。在示例实施方式中，第一覆盖层图案155可以在第一方向上延伸，第一覆盖层图案155可以在第二方向上彼此间
隔开。

[0050] 第一栅极绝缘层130、第一栅电极145和第一覆盖层图案155可以形成第一栅结构。第一栅结构可以是填充第二沟槽107的掩埋栅结构。第一栅结构和杂质区103可形成
晶体管。

[0051] 参照图8，第二栅极绝缘层160、第二栅电极层170、第三栅电极层180和第二掩模层190可以顺序地形成在第一栅结构、衬底100和隔离层110上。

[0052] 第二栅极绝缘层160可以包括例如硅氧化物，第二栅电极层170可包括例如掺杂的多晶硅，第三栅电极层180可以包括例如金属和/或金属氮化物，第二掩模层190可包括
例如硅氮化物。

[0053] 参照图图9和图10，第二掩模层190可通过光刻工艺被图案化以在第二区域II中形成第二掩模195，第三和第二栅电极层180和170可以使用第二掩模195作为蚀刻掩模被
蚀刻，以在第二区域II中分别形成第三栅电极185和第二栅电极175。

[0054] 当形成第二和第三栅电极175和185时，在示例实施方式中，第二栅极绝缘层160可以不被图案化，而是可以保留在衬底100、隔离层110和第一栅结构上。备选地，第二栅极绝缘层160可以与第二和第三栅电极层170和180一起被图案化以被从衬底100的第一区
域I去除。

[0055] 在第二区域II中的衬底100上的第二栅极绝缘层160、第二栅电极175、第三栅电极185和第二掩模195可以形成第二栅结构，第二和第三栅电极175和185以及第二掩模
195可以被称为第二栅电极结构。

[0056] 参照图11，蚀刻停止层200可以形成在第二栅极绝缘层160和第二栅电极结构上，第一绝缘间层210可以形成在蚀刻停止层200上以具有在衬底100上方比第二栅电极结构
高的顶表面，使得第一绝缘间层210可以覆盖第二栅电极结构。

[0057] 蚀刻停止层200可包括例如硅氮化物，第一绝缘间层210可以包括例如硅氧化物。因此，蚀刻停止层200可包括与第二掩模195的材料基本上相同的材料，从而将其合并。

[0058] 第一区域I中的第一绝缘间层210的部分可以在后续工艺中去除，因此可以用作牺牲层。

[0059] 参照图12和图13，硬掩模上硅（SOH）层220、氮氧化物层230和第一光致抗蚀剂图案240可以顺序地形成在第一绝缘间层210上。

[0060] 第一光致抗蚀剂图案240可以包括多个第一开口245。每个第一开口245可以在第一方向上延伸，开口245可在第二方向上彼此间隔开。在示例实施方式中，每个第一开口
245可覆盖形成在共同有源区105中的两个相邻第一栅结构以及衬底100在二者之间的部
分。

[0061] 参照图14，氮氧化物层230可以使用第一光致抗蚀剂图案240作为蚀刻掩模被蚀刻以形成氮氧化物层图案（未示出），SOH层220可以使用氮氧化物层图案作为蚀刻掩模被
蚀刻以形成SOH层图案225。SOH层图案225可以包括暴露第一绝缘间层210的顶表面的
多个第二开口227。

[0062] 每个第二开口227可以具有在第二方向上比第一栅结构的宽度宽的宽度。例如，在第二方向上的每个第二开口227的宽度可以是第一栅结构的宽度的约2.5倍至约3倍。
另外，SOH层图案225在第二开口227之间的部分可以具有在第二方向上比第一栅结构的
宽度宽的宽度。例如，SOH层图案225在第二开口227之间的部分的宽度可以是第一栅结
构的宽度的约2.5倍至约4倍。因此，SOH层图案225在第二开口227之间的部分可以不
具有高的深宽比，因此可能不会崩塌。后续蚀刻工艺（参照图15和图16）可使用SOH层图
案225作为蚀刻掩模来执行。

[0063] 参照图15和图16，第一绝缘间层210可以使用SOH层图案225作为蚀刻掩模被蚀刻，以形成第一绝缘间层图案215。

[0064] 蚀刻工艺可以使用第一绝缘间层210下的蚀刻停止层200作为蚀刻终点来执行。因此，多个第三开口211可以穿过第一绝缘间层图案215而暴露蚀刻阻挡层200的顶表面
来形成。在示例实施方式中，每个第三开口211可覆盖形成在共同有源区105中的两个相
邻第一栅结构以及衬底100在二者之间的部分。

[0065] 如上所述，第一区域I中的第一绝缘间层图案215的部分可以在后续工艺（参照图19和图20）中去除，因此在下文中可以被称为牺牲层图案215。

[0066] 参照图17和图18，第一间隔物250可形成在每个第三开口211的侧壁上。

[0067] 第一间隔物250可以通过在第三开口211的侧壁、蚀刻停止层200和牺牲层图案215的暴露顶表面上形成第一间隔物层、然后各向异性地蚀刻第一间隔物层来形成。

[0068] 第一间隔物层可以包括例如硅氮化物，并且可以通过例如ALD工艺来形成。

[0069] 在示例实施方式中，每个第一间隔物250可覆盖相应的第一栅结构。每个第一间隔物250在每个第三开口211中彼此相对的部分可在第二方向上彼此间隔开第一距离。在
示例实施方式中，第一距离可以类似于第一栅结构在第二方向上的宽度。

[0070] 如图18所示，从上方观察时，每个第三开口211可以包括一个第一间隔物250。每个第一间隔物250可在其各自的第三开口211内形成矩形环。因此，每个第一间隔物250
可具有两个第一部分和两个第二部分，每个第一部分在第一方向上延伸，每个第二部分在
第二方向上延伸并连接两个第一部分以形成矩形环路。在下文中，第一间隔物250的两个
第一部分可以被称为如同它们是两个分离和独立的第一间隔物250。因此，两个第一间隔物
250可以在每个第三开口211中在第二方向上彼此间隔开第一距离。

[0071] 参照图19和图20，第三掩模260可以形成在牺牲层图案215上，牺牲层图案215的没有被第三掩模260覆盖的一部分可以被去除，以形成暴露蚀刻停止层200的顶表面的
多个第四开口213。

[0072] 在示例实施方式中，第三掩模260可以形成为覆盖牺牲层图案215在第二区域II中的整个部分以及牺牲层图案215在邻近于第二区域II的第一区域I中的一部分，并且可
以暴露牺牲层图案215在第一区域I中的中心部分。在示例实施方式中，第三掩模260可
以形成为覆盖第二区域II和牺牲层图案215在第一区域I中处于最外面的那些第一间隔
物250之外的部分。

[0073] 在示例实施方式中，牺牲层图案215没有被第三掩模260覆盖的部分可以通过使用氢氟酸作为蚀刻溶液的湿法蚀刻工艺被去除。

[0074] 第四开口可以在第二方向上延伸第二距离。第二距离可以对应于牺牲层图案215在第二方向上的宽度。因此，在相邻有源区105上的第一间隔物250可以通过第四开口213
彼此间隔开第二距离。在示例实施方式中，第二距离可以是第一栅结构在第二方向上的宽
度的大约2.5倍至大约4倍，因此可以比第一距离大。

[0075] 结果，相邻的第一间隔物250可以在第二方向上彼此间隔开第一距离或第二距离。具体地，图26中从右向左观察，在从第一间隔物250的最外面（最右面）一个开始计数时，从奇数编号的第一间隔物250到相邻的偶数编号的第一间隔物250的距离可以是第一
距离，从偶数编号的第一间隔物250到相邻的奇数编号的第一间隔物250的距离可以是第
二距离。

[0076] 参照图21和图22，在去除第三掩模260之后，接触第一间隔物250的第二间隔物270可以形成在衬底100上。

[0077] 在示例实施方式中，第二间隔物270可以通过在第一间隔物250、蚀刻停止层200和牺牲层图案215上形成第二间隔层、然后各向异性地蚀刻第二间隔层而形成。

[0078] 第二间隔物层可以包括例如硅氧化物，因此第二间隔物层的接触牺牲层图案215的一部分可以将其合并。在示例实施方式中，第二间隔物层可通过ALD工艺来形成。

[0079] 在示例实施方式中，第二间隔物层可填充彼此间隔开第一距离的第一间隔物250之间的开口，并且可以部分地填充开口和部分地覆盖蚀刻停止层200在彼此间隔开第二距
离的第一间隔物250之间的部分。

[0080] 参照图23，填充层280可以形成在蚀刻停止层200、第一和第二间隔物250和270以及牺牲层图案215上，以充分地填充第二间隔物270之间的开口，即，第四开口213的剩
余部分。

[0081] 在示例实施方式中，填充层280可以形成为包括与第一间隔物250的材料基本上相同的材料，例如，硅氮化物。填充层280可以通过例如ALD工艺或CVD工艺而形成。

[0082] 参照图24和图25，填充层280的上部、第一和第二间隔物250和270以及牺牲层图案215可以被平坦化以形成第一和第二图案285和275，第二覆盖层290可以形成在第一
和第二图案285和275以及牺牲层图案215上。

[0083] 在示例实施方式中，平坦化工艺可通过CMP工艺和/或通过回蚀工艺来执行。

[0084] 通过平坦化工艺，第一间隔物250和填充层280可以被转变成第一图案285，第二间隔物270可以被转变成第二图案275。因此，第一和第二图案285和275的每个可以在第
一方向上延伸，第一和第二图案285和275可以交替地并且重复地形成在第二方向上。在示
例实施方式中，一些第一图案285可覆盖第一栅结构，其它第一图案285可覆盖隔离层110。
在示例实施方式中，第二图案275可以覆盖邻近第一栅结构的掺杂区103。

[0085] 第一图案285可以包括例如硅氮化物，第二图案275可以包括例如硅氧化物。第二覆盖层290可包括例如硅氮化物，从而合并到第一图案285内。

[0086] 参照图26和图27，第二光致抗蚀剂图案295可以形成在第二覆盖层290上，第二覆盖层290以及第一和第二图案285和275的上部分可以使用第二光致抗蚀剂图案295作
为蚀刻掩模被蚀刻以形成凹部287。

[0087] 在示例实施方式中，第二光致抗蚀剂图案295可以包括多个第五开口297，每个第五开口297可以在第一方向上延伸。第五开口297在第二方向上彼此间隔开。每个第五开
口297可以覆盖在衬底100的处于共同有源区105中的相邻第一栅结构之间的部分上的相
应一个第二图案275以及第一图案285的邻近于此第二图案275的部分。因此，在从第二
图案275的最外面一个开始计数时（即，在图26中从右向左计数时），第（3n-2）个第二图案
275，例如，第一个、第四个和第七个第二图案275可以通过凹部287暴露。这里，n表示正
整数。在示例实施方式中，蚀刻工艺可以是干法蚀刻工艺。

[0088] 参照图28和图29，通过凹部287暴露的第二图案275可以被去除，部分的蚀刻停止层200及其下面的第二栅极绝缘层160可以被去除以形成第六开口217，第六开口217暴
露衬底100的上部分并且与各自的凹部287流体连通。

[0089] 在示例实施方式中，暴露的第二图案275可以通过使用氢氟酸作为蚀刻溶液的湿法蚀刻工艺去除，部分的蚀刻停止层200和第二栅极绝缘层160可以通过干法蚀刻工艺去
除。

[0090] 每个第六开口217可以在第一方向上延伸，第六开口217可以在第二方向上彼此间隔开。

[0091] 参照图30和图31，在去除第二光致抗蚀剂图案295之后，源极线300可以形成来填充每个第六开口217，第三覆盖层图案310可以形成来填充每个凹部287。

[0092] 源极线300可以通过在衬底100的暴露上部分上形成第一导电层以填充第六开口217和凹部287来形成，然后此第一导电层的上部分可以被去除。在示例实施方式中，第一
导电层的在凹部287中的部分可以被完全去除，使得每个源极线300可形成为仅填充第六
开口217中的相应一个。备选地，第一导电层的在凹部287中的部分可以被部分地去除，使
得每个源极线300可以形成为填充每个第六开口217和每个凹部287的下部。第一导电层
可包括金属（例如钨、钛、钽等）和/或金属氮化物（例如氮化钨、氮化钛、氮化钽等）。

[0093] 每个源极线300可以在第一方向上延伸，源极线300可以在第二方向上彼此间隔开。在示例实施方式中，每个源极线300可形成在衬底100和隔离层110在相邻第一栅结
构之间的部分上。

[0094] 第三覆盖层图案310可以通过在源极线300和第二覆盖层290上形成第三覆盖层以填充凹部287并平坦化第三覆盖层的上部而形成。

[0095] 在示例实施方式中，平坦化工艺可以被执行，直到第二覆盖层290的顶表面被暴露。第三覆盖层可以包括例如硅氮化物，从而可以合并到第一图案285和/或第二覆盖层
290内。

[0096] 参照图32和图33，第四掩模320可以形成在第二覆盖层290、第三覆盖层图案310和牺牲层图案215上。

[0097] 在示例实施方式中，第四掩模320可以包括多个第八开口325（参见图33），每个第八开口325可以在第二方向上延伸，并且在第一方向上彼此间隔开。每个第八开口325可形成在第一区域I中，并且可以部分地暴露第二覆盖层290、第三覆盖层图案310和牺牲层
图案215。在示例实施方式中，每个第八开口325可形成为覆盖衬底100的场区，即，覆盖隔离层110。

[0098] 在示例实施方式中，具有细微宽度的第四掩模320可以通过双重图案化技术（DPT）形成。第四掩模320可以包括具有相对于硅氮化物和硅氧化物二者的蚀刻选择性的
材料，例如多晶硅。

[0099] 参照图34和图35，第二覆盖层290和第二图案275可以使用第四掩模320作为蚀刻掩模来蚀刻。

[0100] 在示例实施方式中，蚀刻工艺可通过干法蚀刻工艺来执行。在执行干法蚀刻工艺时，除了第二图案275，第一图案285和第三覆盖层图案310的邻近于第二图案275的部分
也可以被去除，但是源极线300可受到第三覆盖层图案310保护，使得源极线300不会被去
除。

[0101] 在干法蚀刻工艺中，蚀刻停止层200、第二栅极绝缘层160和衬底100在第二图案275下面的部分也可以被去除，以形成暴露衬底100的上部的第九开口218。

[0102] 参照图36和图37，第三图案330可以形成来填充第九开口218。

[0103] 第三图案330可通过在衬底100、第一图案285、第三覆盖层图案310和第四掩模320上形成第一绝缘层以充分地填充第九开口218、然后平坦化第一绝缘层的上部分而形
成。在示例实施方式中，平坦化工艺可以被执行，直到第四掩模320的上部分被去除。第一绝缘层可以包括例如硅氮化物，由此可以合并到第一图案285、第三覆盖层图案310和第二
覆盖层290内。

[0104] 在示例实施方式中，每个第三图案330可以在第二方向上延伸，多个第三图案330可以在第一方向上彼此间隔开，如图37所示。

[0105] 因此，第二图案275的侧壁可以被第一和第三图案285和330围绕。

[0106] 参照图38至图41，第三光致抗蚀剂图案340可以形成在第二覆盖层290上。然后，第二覆盖层290、第三图案330、第三覆盖层图案310和第四掩模320可以使用第三光致
抗蚀剂图案340作为蚀刻掩模来蚀刻，以暴露第二图案275。

[0107] 第三光致抗蚀剂图案340可以覆盖第二区域II和与其相邻的第一区域I的部分。在示例实施方式中，第三光致抗蚀剂图案340可以覆盖第二区域II、源极线300中的在第二
方向上最接近第二区域II的源极线300的部分以及第三图案330中的在第一方向上最接
近第二区域II的第三图案330的部分。因此，第二区域II中的牺牲层图案215可以在蚀
刻工艺中受到保护。

[0108] 用于暴露第二图案275的蚀刻工艺可以是干法蚀刻工艺。干法蚀刻工艺可以暴露第二图案275，第二图案275具有在第一区域I中可被第一和第三图案285和330围绕的
侧壁。在干法蚀刻工艺中，第三覆盖层图案310的上部分可以被去除，使得第三覆盖层图案
310的顶表面可以与第一、第二和第三图案285、275和330的顶表面基本上共平面。

[0109] 然后，暴露的第二图案275及其下面的蚀刻停止层200和第二栅极绝缘层160的部分可以被去除，以形成暴露衬底100的上部分的第十开口219。

[0110] 在示例实施方式中，暴露的第二图案275可以通过使用氢氟酸作为蚀刻溶液的湿法蚀刻工艺来去除，蚀刻停止层200和第二栅极绝缘层160的部分可以通过干法蚀刻工艺
来去除。

[0111] 参照图42至图45，接触插塞350可以形成来填充各自的第十开口219。

[0112] 接触插塞350可以通过在衬底100、第一和第三图案285和330、第三覆盖层图案310和第四掩模320上形成第二导电层、然后平坦化第二导电层的上部分而形成。在示例实
施方式中，接触插塞350的顶表面可以形成为与第一和第三图案285和330以及第三覆盖
层图案310的顶表面基本上共平面。

[0113] 第二导电层可以包括金属（例如钨、钛、钽等）和/或金属氮化物（例如氮化钨、氮化钛、氮化钽等）。

[0114] 接触插塞350可以形成在第一方向和第二方向二者上，每个接触插塞350可以接触衬底100的杂质区103。在示例实施方式中，两个接触插塞350可以在第二方向上形成在
两个源极线300之间。

[0115] 参照图46，衬垫层360可以形成在第一和第三图案285和330、第三覆盖层图案310、接触插塞350和第四掩模320上。

[0116] 衬垫层360可以包括金属（例如钨、钛、钽等）和/或金属氮化物（例如氮化钨、氮化钛、氮化钽等）。

[0117] 参照图47和图48，第五掩模370可以形成在衬垫层360上，衬垫层360可以使用第五掩模370作为蚀刻掩模来图案化以形成多个衬垫365。

[0118] 在示例实施方式中，衬垫365可以覆盖接触插塞350，每个衬垫365可以具有在第二方向上比每个接触插塞350的宽度宽的宽度。

[0119] 在图47和图48中，衬垫365之间的空间被显示为第十一开口367。

[0120] 参照图49和图50，第二绝缘层380可以形成来填充第十一开口367。

[0121] 第二绝缘层380可以包括例如硅氮化物。

[0122] 参照图51和图52，可以形成顺序地堆叠在每个衬垫365上的下电极390、磁隧道结（MTJ）结构430和上电极440。在示例实施方式中，MTJ结构430可以包括顺序地堆叠的
固定层结构图案400、隧道势垒层图案410和自由层图案420。

[0123] 电极390、440和MTJ结构430可通过在衬垫365、第二绝缘层380和第四掩模320上顺序地形成下电极层、固定层结构、隧道势垒层、自由层和上电极层而形成。上电极层可通过光刻工艺来图案化以形成上电极440。通过使用上电极440作为蚀刻掩模的干法蚀刻
工艺，自由层、隧道势垒层、固定层结构和下电极层可以被图案化以形成顺序地堆叠在每个衬垫365上的下电极390、固定层结构图案400、隧道势垒层图案410和自由层图案420。

[0124] 下电极层和上电极层可以包括金属和/或金属氮化物。

[0125] 势垒层（未示出）可以进一步形成在下电极层上，以减少或避免固定层结构的金属异常生长的任何趋势。势垒层可以包括非晶的金属或金属氮化物，例如钽、钽氮化物、钛、钛氮化物等。

[0126] 在示例实施方式中，固定层结构可以包括钉扎层、下铁磁层、反铁磁耦合间隔物层和上铁磁层。

[0127] 钉扎层可以包括例如FeMn、IrMn、PtMn、MnO、MnS、MnTe、MnF2、FeF2、FeCl2,、FeO、CoCl2、CoO、NiCl2、NiO、Cr等。下铁磁层和上铁磁层可以包括例如Fe、Ni、Co等。反铁磁耦合间隔物层可以包括例如Ru、Ir、Rh等。

[0128] 隧道势垒层可以包括例如氧化铝或氧化镁。

[0129] 自由层可以包括例如Fe、Ni、Co等。

[0130] 使用上电极440作为蚀刻掩模的干法蚀刻工艺可以包括例如等离子体反应蚀刻工艺或溅射工艺。等离子体反应蚀刻工艺如果被使用，则其可以使用包含含氟气体和氨气
的蚀刻气体以及包含氧以减少上电极440的消耗的反应气体来执行。

[0131] MTJ结构430和用于形成MTJ结构430的工艺可以不限于以上描述。

[0132] 参照图53和图54，第二绝缘间层450可以形成在衬垫365、第二绝缘层380和第四掩模320上以覆盖下电极390、MTJ结构430和上电极440。然后，位线460可以形成在
第二绝缘间层450上来接触上电极440，以完成MRAM器件的制造。

[0133] 第二绝缘间层450可以包括例如硅氧化物，位线460可以包括例如金属、金属氮化物和/或金属硅化物。在示例实施方式中，位线460可在第二方向上延伸，多个位线460可
以在第一方向上彼此间隔开。

[0134] 如上所示，MRAM器件可通过三重图案化技术（TPT）在衬底100上形成非常细（小）的第一和第二图案285和275、通过湿法蚀刻工艺去除第二图案275以形成开口217和219、并且在开口217和219中形成源极线300和接触插塞350而制造。因此，可以形成非常细
的源极线300和接触插塞350，并且可以减少或避免由于源极线300和接触插塞350之间的
短路引起的故障。

[0135] 以上是示例实施方式的说明，并且不应被解释为其限制。虽然已经描述了几个示例实施方式，但是本领域技术人员将容易理解在示例实施方式中可以进行许多修改而本质
上没有背离本发明构思的新颖性教导和优点。因此，所有这样的修改意欲被涵盖在如权利
要求书中限定的本发明构思的范围之内。因此，将理解，以上是不同的示例实施方式的说
明，并且不应被解释为限于所公开的特定示例实施方式，所公开的示例实施方式的修改以
及其他示例实施方式意欲被涵盖在权利要求书的范围之内。

[0136] 本申请要求在2013年3月14日提交至韩国知识产权局的韩国专利申请No.10-2013-0027017的优先权，其内容通过引用整体结合于此。

标题	发布/更新时间	阅读量
一种内埋电容的线路板及其制作方法	2020-08-01	2
低温固化型OC负型光阻剂以及绝缘桥和保护层与OLED器件	2020-08-01	4
形成半导体器件的精细图案的方法	2021-11-06	3
消除浅沟槽隔离中的边沟的方法	2021-01-20	2
用于II-VI族半导体的新型湿蚀刻剂及方法	2020-05-19	5
半导体光检测元件及其制造方法	2021-10-10	0
改进的纳米压印方法	2022-06-05	4
磁阻随机存取存储器器件及其制造方法	2021-09-24	4
半导体装置以及半导体装置的制造方法	2021-08-16	0
发光二极管及其制造方法	2020-08-22	4

磁阻随机存取存储器器件及其制造方法

磁阻随机存取存储器器件及其制造方法

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：