[0002] 本申请要求2015年1月28日提交的申请号为10-2015-0013407的韩国
专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003] 各种
实施例涉及一种
半导体存储装置，以及更具体而言涉及一种阻变存储装置的制造方法。
背景技术
[0004] 非易失性存储装置根据单位
存储器单元的结构或数据储存材料的类型可以包括
铁电
随机存取存储器(FeRAM)、
磁性RAM(MRAM)、
相变RAM(PRAM)、
电阻式RAM(ReRAM)、
聚合物RAM(PoRAM)等。
[0005] 在非易失性存储装置之中，阻变存储装置诸如PRAM或ReRAM是这样一种储存装置，即数据储存材料层插入到一对
电极之间，通过施加
电流或
电压来改变数据储存材料层的电阻状态以储存数据。
[0006] 阻变存储装置融合诸如低成本、随机存取、高速操作、低功耗和非易失性的优势，作为下一代存储装置而受到关注。
[0007] PRAM使用
相变材料作为数据储存材料。当数据写入PRAM时，接入器件通过字线被驱动。当电流通路经由位线沿数据储存材料形成时，相变材料的状态从结晶状态(低电阻状态)改变为非晶状态(高电阻状态)，或反之亦然。
[0008] 半导体存储装置的高集成度和小型化的需求在持续。阻变存储装置诸如PRAM也需要满足这些需求。因此，需要一种形成超薄、超小型化、高产量、高可靠性的阻变存储装置的技术。
发明内容
[0009] 根据一个实施例，提供一种制造阻变存储装置的方法。所述方法可以包括在形成有底部结构的半导体衬底上形成非晶相变材料层，以及通过低温
等离子体处理过程对非晶相变材料层执行结晶。
[0010] 根据一个实施例，提供一种制造阻变存储装置的方法。所述方法包括在形成有底部结构的半导体衬底上形成非晶相变材料层，在非晶相变材料层的表面上形成
覆盖层，以及通过低温等离子体处理过程对非晶相变材料层执行结晶。
[0011] 这些和其他特征、方面和实施例以下将在题为“具体实施方式”的部分描述。
附图说明
[0012] 本公开的上述和其他方面、特征和优点将结合附图从以下详细描述中更好的理解，其中：
[0013] 图1是说明根据一个实施例的制造阻变存储装置的方法的
流程图；
[0014] 图2至图4是说明根据一个实施例的制造阻变存储装置的方法的剖视图；
[0015] 图5是说明根据另一实施例的制造阻变存储装置的方法的流程图；
[0016] 图6和图7是说明根据实施例的制造阻变存储装置的方法的剖视图；
[0017] 图8是说明根据一个实施例的低温等离子体处理过程的图；
[0018] 图9A至图9C是说明根据一个实施例的经由低温等离子体处理过程的结晶原理的图；以及
[0019] 图10是说明根据阻变存储装置的制造方法的结晶特性的图。
具体实施方式
[0020] 将参考附图对示例性实施例进行详细描述。在本文中结合剖视图来描述示例性实施例，所述剖视图是示例性实施例以及中间结构的示意性图示。照此，可以想象到由于例如制造技术和/或公差而带来的在图示形状上的变化。因此，不应将实施例解释为局限于本文所示的各区域的特定形状，而是可以包括例如由制造产生的形状上的偏差。在附图中，可能对各层和区域的长度和尺寸进行放大，以便于说明。附图中的相似附图标记指代相似的元件。还要理解的是，当一层被称为在另一层或衬底“上”时，其可以是直接位于所述另一层或衬底上，或者也可以存在
中间层。还要注意的是，在本
说明书中，“连接/耦接”不仅表示一个组件直接耦接到另一个组件，而且还表示通过中间组件耦接到另一个组件。此外，只要未明确提及，单数形式可以包括复数形式。
[0021] 在本文中结合剖视图和/或平面图来描述本发明构思，所述剖视图和/或平面图是示例性实施例的示意性图示。然而，实施例不应局限于或解释为对本发明构思进行限制。虽然将示出和描述一些实施例，但是本领域技术人员将理解的是，在不脱离本发明构思的原理和精神的情况下，可以在这些示例性实施例中进行
修改。
[0022] 图1是说明根据一个实施例的阻变存储装置的制造方法的流程图，通过举例PRAM来描述所述制造方法。
[0023] 阻变存储装置例如PRAM使用相变材料作为数据储存材料。相变材料可以是例如锗-(Ge)-锑(Sb)-碲(Te)(GST)。
[0024] 在一个实施例中，当提供形成有底部结构诸如接入器件或下电极的半导体衬底时，可以在所述半导体衬底上形成相变材料层(S101)。相变材料层可以以非晶态形成。在一个实施例中，相变材料层可以使用沉积法诸如
物理气相沉积(PVD)法、
原子层沉积(ALD)法、
化学气相沉积(CVD)法、或它们的组合而形成。用于相变材料层的相变材料可以是无掺杂相变材料、掺氮(N)相变材料、掺
碳(C)相变材料、掺
氧(O)相变材料、或它们的组合。然而，相变材料不局限于此。
[0025] 因为相变材料层形成为非晶态，因此在形成相变材料层之后非晶相变材料层的结晶是必需的。在一个实施例中，为了结晶，可以执行低温等离子体处理过程(S103)。
[0026] 低温等离子体处理过程可以在300℃或更低的低温、特别是130℃至300℃的范围执行。更特别地，低温等离子体处理过程在130℃至260℃的
温度执行。在等离子体处理中使用惰性气体，所述惰性气体可以包括氦(He)、氩(Ar)、或He和Ar的混合气体。
[0027] 特别地，与其他元素相比He具有相对较小的原子尺寸和低
反应性。当使用He执行低温等离子体处理过程时，等
离子化的He离子深深渗透到靶膜中，即，相变材料层中，但是等离子化的He离子不与组成相变材料层的元素发生反应。因此，相变材料层的结晶特性可以得到改善。等离子化的He离子由于小原子尺寸而具有高渗透性，因此在大尺寸的相变材料的结晶上具有优势。
[0028] 在一个实施例中，低温等离子体处理过程可以是
微波等离子体过程或射频(RF)等离子体过程。当执行
微波等离子体过程时，可以施加具有范围在1kW至4kW的功率的微波。当执行用于具有大高宽比的相变材料层的结晶的RF等离子体过程时，RF等离子体的偏置功率可以是0.1kW至1.0kW。
[0029] 在一个实施例中，在低温等离子体处理过程期间，惰性气体的流量可以在1000sccm至3000sccm的范围，以及腔室内的压
力可以在1托至5托的范围。
[0030] 当等离子体被不断地施加到相变材料层时，相变材料层中的
电子的温度可增加，引起对相变材料层的热损害。为了避免这种热损害，间歇地施加等离子体。例如，将等离子体施加时间分为多个短的周期，且可以执行循环处理。所述循环处理的详细描述将在后面作出。
[0031] 即，低温等离子体处理过程可以以连续方式或循环方式执行，且总处理时间可以控制在120秒至720秒的范围。
[0032] 当执行用于相变材料层的结晶的高温
热处理时，可引起组成相变材料层的元素的损失，且相变材料层的成分可改变。进一步，相变材料的粗糙度恶化，以及可引起相变材料层与上层之间的不良附着。
[0033] 与此相反，在本实施例中，当引入300℃或更低的低温等离子体处理过程以使相变材料层结晶时，可以获得具有良好粗糙度的相变材料层，而没有组成相变材料层的元素的损失或改变。进一步，在执行结晶时相变材料层被顺利地致密化，且相变材料层的电学性能也可以得到保证。
[0034] 相变材料层可以以各种形状形成，根据实施例的阻变存储装置的制造方法将参照图2至图4来描述。
[0035] 图2说明以板形在半导体衬底101上形成相变材料层103。底部结构诸如接入器件或下电极已形成于半导体衬底101中。在以非晶态形成板形相变材料层103之后，可以通过低温等离子体处理过程来执行板形非晶相变材料层103的结晶。低温等离子体处理过程的条件可以与上述条件类似。
[0036] 图3说明在形成有底部结构的半导体衬底101上形成
图案化的相变材料层111。即，图3说明在半导体衬底101上形成非晶相变材料层111和导电层、例如上电极113，并且将其图案化。即使在形成图案化的非晶相变材料层111之后，也可以通过在与上述工艺条件类似的工艺条件下的低温等离子体处理过程来执行图案化的非晶相变材料层111的结晶。
[0037] 图4说明这样一种结构，即在层间绝缘层125中形成微孔洞，在微孔洞中形成相变材料层，然后执行相变材料层的结晶。
[0038] 参考图4，在形成有底部结构的半导体衬底101上形成层间绝缘层125，然后将其图案化以形成孔洞。例如，可以在通过将层间绝缘层125图案化而形成的孔洞的底部形成导电层121。然而，导电层121的
位置和形状不限于图4所示的结构。所述孔洞可以用相变材料层123来掩埋。更具体地说，非晶相变材料层123可以填充孔洞的上部。所述孔洞可以具有非常微小的直径或尺寸以满足PRAM的小型化和集成度的需求，因此在工艺方面掩埋非晶相变材料可以是有利的。因为，非晶相变材料与结晶相变材料相比具有优秀的间隙填充性能。
[0039] 在相变材料层123填充孔洞之后，对非晶相变材料层123执行低温等离子体处理过程，非晶相变材料层123结晶。
[0040] 如图2至图4所示，非晶相变材料层可以以各种形状形成，然后通过后续的低温等离子体处理过程来结晶。
[0041] 图5是说明根据另一实施例的阻变存储装置的制造方法的流程图。
[0042] 在一个实施例中，可以在形成有底部结构的半导体衬底上形成相变材料层，例如，非晶相变材料层(S201)。然后，可以形成用于保护相变材料层的覆盖层(S203)。可以执行低温等离子体处理过程以使非晶相变材料层结晶(S205)。
[0043] 在一个实施例中，覆盖层可以具有 至 的厚度。覆盖层可以包括氮化
硅、氧化硅、氮氧化硅、或它们的组合物。
[0044] 在一个实施例中，相变材料层可以使用各种沉积方法诸如物理气相沉积(PVD)、原子层沉积(ALD)和化学气相沉积(CVD)而形成。用于相变材料层的相变材料可以包括无掺杂相变材料、掺N相变材料、掺C相变材料、掺O相变材料、或它们的组合。
[0045] 低温等离子体处理过程可以在300℃或更低的低温、特别是130℃至300℃的范围执行。更特别地，低温等离子体处理过程可以在130℃至260℃的温度范围执行。在等离子体处理中使用惰性气体，所述惰性气体可以包括He、Ar、或He和Ar的混合气体。
[0046] 特别地，与其他元素相比He具有相对较小的原子尺寸和低反应性。即使当覆盖层形成在相变材料的表面上时，等离子化的He离子也可以穿过覆盖层而深深渗透到相变材料层中，并且可以诱发相变材料层的结晶。相变材料层和覆盖层可以被致密化，因此覆盖特性可以进一步改善。
[0047] 在一个实施例中，低温等离子体处理过程可以是微波等离子体过程或射频(RF)等离子体过程。当执行微波等离子体过程时，可以施加具有范围在1kW至4kW的功率的微波。当执行RF等离子体过程时，RF的偏置可以在0.1kW至1.0kW的范围。
[0048] 在一个实施例中，在低温等离子体处理过程期间，惰性气体的流量可以在1000sccm至3000sccm的范围，以及腔室内的压力可以在1托至5托的范围。
[0049] 低温等离子体处理过程可以以连续方式或循环方式执行，且总处理时间可以控制在120秒至720秒的范围。
[0050] 相变材料层可以以各种形状形成，且形成相变材料层的方法将参照图6和图7进行描述。
[0051] 图6说明以板形在半导体衬底201上形成相变材料层203。底部结构诸如接入器件或下电极可以已形成于半导体衬底201中。在形成处于非晶态的板形相变材料层203之后，可以在相变材料层203上形成覆盖层205。
[0052] 随后，可以执行低温等离子体处理过程，且所述低温等离子体处理过程的条件可以与上述条件类似。
[0053] 相变材料层的致密化和结晶可以通过低温等离子体处理过程获得。覆盖层205也可以被致密化，可以制造出具有优良电学性能的PRAM。
[0054] 图7说明在形成有底部结构的半导体衬底201上形成图案化的相变材料层211。特别地，在半导体衬底201上形成非晶相变材料层211和导电层、例如上电极213，且将其图案化。在非晶相变材料层211和上电极213被图案化的半导体衬底上形成覆盖层215。
[0055] 即使图案化的相变材料层211的表面被覆盖层215保护，图案化的相变材料层211也可以通过在与上述条件类似的条件下执行的低温等离子体处理过程来结晶。
[0056] 图8是说明根据一个实施例的低温等离子体处理过程的图。
[0057] 低温等离子体处理过程可以如以下方式执行为n循环处理过程，即以预定次数(例如n次，其中n是整数)重复地执行处理操作和
净化操作。
[0058] 在执行实质过程之前，执行将处理腔室预加热到预定温度的预处理过程。在预处理过程中使气源诸如惰性气体变得稳定。
[0059] 然后，可以将处理操作和净化操作交替地重复n次，并且总处理时间可以控制在120秒至720秒的范围。
[0060] 特别地，处理操作的第一循环包括点火过程。
[0061] 如上所述，当等离子体被连续地施加到相变材料层时，相变材料层中的电子的温度可增加。因为等离子体施加时间被分为短的周期，且以循环处理过程来交替地重复执行处理操作和净化操作，因此可以避免对相变材料层的热损害。
[0062] 处理操作和净化操作的重复次数可以例如是10至30次，但是重复次数不限于此。
[0063] 在一个实施例中，在形成非晶相变材料层之后，通过低温等离子体处理过程来执行非晶相变材料层的结晶。如上所述，提供的反应气体可以包括He、Ar、或He和Ar的混合气体。等离子体离子起到诱发非晶相变材料层结晶和去除杂质的作用，等离子体离子的所述作用将参考图9进行描述。
[0064] 图9A至图9C是解释根据一个实施例的通过低温等离子体处理过程的结晶原理的图。
[0065] 如图9A所示，除了组成相变材料的元素Ge、Sb和Te以外，在非晶相变材料层中可以包括诸如Cl-或F-的杂质。组成相变材料层的元素可以如加粗实线所示彼此之间强结合(强键)，或如虚线所示彼此之间弱结合(弱键)。
[0066] 对兼具强键和弱键的非晶相变材料层执行低温等离子处理过程。等离子体He离子具有的结合能比组成相变材料的元素之间的结合能更大，或者比组成相变材料的元素与杂质之间的结合能更大。
[0067] 如图9B所示，组成相变材料的元素之间的弱键被等离子体反应离子例如He破坏。组成相变材料的元素与杂质之间的结合也被破坏，杂质可以被除掉。
[0068] 如图9C所示，组成相变材料且具有弱键的元素可以形成强键。通过去除等离子体反应离子，组成相变材料且最初为强键的元素可以恢复强键。因此，低温等离子体处理过程一经完成，杂质即可以被去除，且组成相变材料的元素可以通过组成相变材料的元素之间的增加强键(如加粗实线所示)以及减少的弱键和杂质而结晶。
[0069] 图10是说明根据阻变存储装置的制造方法的结晶特性的图。
[0070] 图10说明通过
X射线衍射(XRD)法测量的根据等离子体处理过程中的温度条件的结晶程度。
[0071] 在图10中，A表示非晶相变材料的结晶特性，B表示在200℃的温度执行等离子体处理过程时相变材料的结晶特性，C表示在220℃的温度执行等离子体处理过程时相变材料的结晶特性，D表示在240℃的温度执行等离子体处理过程时相变材料的结晶特性，E表示在260℃的温度执行等离子体处理过程时相变材料的结晶特性。
[0072] 显然，在260℃的温度执行低温等离子体处理过程时(图10中的E)，获得了优良的结晶特性。
[0073] 通过以上实施例可以看出，本申请提供了以下的技术方案。
[0074] 技术方案1.一种制造阻变存储装置的方法，所述方法包括：
[0075] 在半导体衬底之上形成非晶相变材料层；以及
[0076] 通过低温等离子体处理过程来执行所述非晶相变材料层的结晶，
[0077] 其中所述低温等离子体处理过程在130℃至300℃的温度执行。
[0078] 技术方案2.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：使用物理气相沉积法、原子层沉积法、化学气相沉积法、或它们的组合来形成所述非晶相变材料层。
[0079] 技术方案3.根据技术方案1所述的方法，其中所述非晶相变材料层包括无掺杂相变材料、掺氮(N)相变材料、掺碳(C)相变材料、掺氧(O)相变材料、或它们的组合。
[0080] 技术方案4.根据技术方案1所述的方法，其中使用选自氦(He)、氩(Ar)、及它们的组合的反应气体来执行所述低温等离子体处理过程。
[0081] 技术方案5.根据技术方案1所述的方法，其中在所述低温等离子体处理过程中供应的反应气体的流量是1000sccm至3000sccm。
[0082] 技术方案6.根据技术方案1所述的方法，其中使用微波来执行所述低温等离子体处理过程。
[0083] 技术方案7.根据技术方案6所述的方法，其中施加1kW至4kW的微波。
[0084] 技术方案8.根据技术方案1所述的方法，其中使用射频来执行所述低温等离子体处理过程。
[0085] 技术方案9.根据技术方案8所述的方法，其中施加0.1kW至1.0kW的射频。
[0086] 技术方案10.根据技术方案1所述的方法，其中在腔室中执行所述低温等离子体处理过程，以及
[0087] 其中所述腔室的压力是1托至5托。
[0088] 技术方案11.根据技术方案1所述的方法，其中通过以预定次数重复地执行等离子体处理操作和净化操作来执行所述低温等离子体处理过程。
[0089] 技术方案12.根据技术方案11所述的方法，其中所述预定次数是10至30次。
[0090] 技术方案13.根据技术方案1所述的方法，其中所述低温等离子体处理过程执行120秒至720秒。
[0091] 技术方案14.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0092] 提供所述半导体衬底；以及
[0093] 在所述半导体衬底之上将所述非晶相变材料层形成为板形。
[0094] 技术方案15.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0095] 提供所述半导体衬底；
[0096] 在所述半导体衬底之上形成所述非晶相变材料层；
[0097] 在所述非晶相变材料层之上形成导电层；以及
[0098] 将所述非晶相变材料层和所述导电层图案化。
[0099] 技术方案16.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0100] 提供所述半导体衬底；
[0101] 在所述半导体衬底之上形成层间绝缘层，以及通过将所述层间绝缘层图案化来形成孔洞；
[0102] 在所述孔洞的下部形成导电层；以及
[0103] 将所述非晶相变材料层掩埋在所述孔洞的上部。
[0104] 技术方案17.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0105] 提供所述半导体衬底；
[0106] 在所述半导体衬底之上以板形来形成所述非晶相变材料层；以及
[0107] 在所述非晶相变材料层之上形成覆盖层。
[0108] 技术方案18.根据技术方案1所述的方法，其中形成所述非晶相变材料层包括：
[0109] 提供所述半导体衬底；
[0110] 在所述半导体衬底之上形成所述非晶相变材料层；
[0111] 在所述非晶相变材料层上形成导电层；
[0112] 通过将所述导电层和所述非晶相变材料层图案化来形成图案化结构；以及[0113] 在所述图案化结构的表面之上形成覆盖层。
[0114] 技术方案19.一种制造阻变存储装置的方法，所述方法包括：
[0115] 在半导体衬底之上形成非晶相变材料层；
[0116] 在所述非晶相变材料层的表面之上形成覆盖层；
[0117] 通过低温等离子体处理过程来执行所述非晶相变材料层的结晶，
[0118] 其中所述低温等离子体处理过程在130℃至300℃的温度执行。
[0119] 技术方案20.根据技术方案19所述的方法，其中形成所述非晶相变材料层包括使用物理气相沉积法、原子层沉积法、化学气相沉积法、或它们的组合来形成所述非晶相变材料层。
[0120] 技术方案21.根据技术方案19所述的方法，其中使用选自氦(He)、氩(Ar)、及它们的组合的反应气体来执行所述低温等离子体处理过程。
[0121] 技术方案22.根据技术方案19所述的方法，其中所述低温等离子体处理过程是使用微波的等离子体处理过程。
[0122] 技术方案23.根据技术方案22所述的方法，其中施加1kW至4kW的微波。
[0123] 技术方案24.根据技术方案19所述的方法，其中所述低温等离子体处理过程是使用射频的等离子体处理过程。
[0124] 技术方案25.根据技术方案24所述的方法，其中施加0.1kW至1.0kW的射频。
[0125] 技术方案26.根据技术方案19所述的方法，其中通过以预定次数重复地执行等离子体处理操作和净化操作来执行所述低温等离子体处理过程。
