技术领域
[0001] 本
发明涉及
半导体器件制备领域，特别是涉及一种低功耗相变存储器用限制型电极结构及制备方法。
背景技术
[0002] 相变存储器技术是基于Ovshinsky在20世纪60年代末70年代初提出的相变
薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在
硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、
绝热材料和
引出电极材料等。相变存储器的基本原理是利用电脉冲
信号作用于器件单元上，使
相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。
[0003] 相变存储器利用操作信号产生
焦耳热对相变材料进行操作，使其在不同的相之间进行转变，从而体现出高低
电阻值差异，进而完成对信息的存储。相变存储器由于其操作速度快，数据保持
力好，循环操作能力强，与传统CMOS工艺兼容，并且在小尺寸时仍能保持其操作性能，所以被认为是最有希望的下一代非挥发性存储器之一。随着器件尺寸的缩小，低功耗仍是现在相变存储器研究的热点。
[0004] 相变存储器尺寸随着工艺
水平的提高而不断减小，这不但有利于制备高
密度芯片的制备，同时也降低了操作功耗。相变存储器操作功耗降低主要原因是由于操作过程中所需相变的区域随着器件尺寸微缩而减小或相变区域加热效率的大幅提高。研究表明，现有的相变存储器中只有0.2%~1.4%的
能量被真正利用到材料的相变过程中，将近60%~70%的能量以热传导的形式从下电极（W电极）流失，这些能量并没有利用于相变材料的相转变。而有研究表明在传统T型结构的相变存储单元中在W电极和相变材料之间加入一层WOx绝热加
热层可以提高器件的热效率，降低功耗。但是上述方法是利用PVD方法沉积WOx绝热加热层，需要后续600℃
退火才能使所述WOx绝热加热层的性能符合绝热加热层的要求。在芯片生产过程中，600℃高温退火会恶化MOS管性能，是与CMOS工艺不兼容的。
[0005] 因而，如何在给定的工艺水平下进一步降低所需相变的区域或提升加热效率，降低操作功耗，实已成为本领域从业者亟待解决的技术问题。
发明内容
[0006] 鉴于以上所述
现有技术的缺点，本发明的目的在于提供一种低功耗相变存储器用限制型电极结构及制备方法，用于解决现有技术中相变存储器的相变材料中能量利用率低以及现有提高器件热效率的手段与传统的CMOS工艺不兼容等问题。
[0007] 为实现上述目的及其他相关目的，本发明提供一种低功耗相变存储器用限制型电极结构的制备方法，所述制备方法至少包括以下步骤：
[0008] 1）提供一具有金属层及
覆盖于所述金属层上的绝缘层的基底；
[0009] 2）利用
光刻刻蚀工艺刻蚀所述绝缘层直至所述金属层，在所述基底上形成一底面为所述金属层的凹槽；
[0010] 3）利用
化学气相沉积工艺于所述基底上沉积钨材料，并使所述钨材料填充于所述凹槽内并覆盖于所述绝缘层的上表面；
[0011] 4）利用
抛光工艺将覆盖于所述绝缘层的上表面的钨材料抛除；
[0012] 5）利用光刻刻蚀工艺刻蚀填充于所述凹槽内的钨材料，直至填充于所述凹槽内的钨材料的厚度小于所述凹槽的深度并达到一预设范围值，形成底部为钨材料、
侧壁为绝缘层的浅槽结构；
[0013] 6）利用化学气相沉积工艺或
原子层沉积工艺于所述浅槽结构内及绝缘层的表面沉积c-WOx材料；
[0014] 7）利用抛光工艺将覆盖于所述绝缘层的上表面的c-WOx材料抛除，使沉积于所述浅槽结构内的c-WOx材料的顶面与所述绝缘层的上表面共平面；
[0015] 8）利用光刻刻蚀工艺刻蚀沉积于所述浅槽结构内的c-WOx材料，直至沉积于所述浅槽结构内的c-WOx材料的厚度达到预设厚度范围，形成底部为c-WOx材料、侧壁为绝缘层的电极槽结构；
[0016] 9）于所述绝缘层的上表面及电极槽结构内沉积相变材料；
[0017] 10）利用抛光工艺将覆盖于所述绝缘层的上表面的相变材料抛除，使沉积于所述电极槽结构内的相变材料的顶面与所述绝缘层的上表面共平面，形成低功耗相变存储器用限制型电极结构。
[0018] 于本发明制备方法的步骤1）中，所述绝缘层为SiO2，所述绝缘层的厚度为50~1000nm。于本发明制备方法的步骤2）中，在所述基底上刻蚀形成的凹槽为圆孔状槽，所述圆孔状槽的孔径为40~70nm，且所述圆孔状槽的深度等于所述绝缘层的厚度。
[0019] 于本发明制备方法的步骤3）中，利用化学气相沉积工艺于所述基底上沉积钨材料的反应
温度为100~200℃。
[0020] 于本发明制备方法的步骤5）中，所述预设范围值为5~100nm。所述浅槽结构与所述金属层之间的钨材料形成钨电极，所述钨电极的高度为10~1000nm，直径为40~70nm。
[0021] 于本发明制备方法的步骤6）中，沉积于所述绝缘层表面的c-WOx材料厚度为20~500nm。沉积所述c-WOx材料的反应温度为350~600℃。
[0022] 于本发明制备方法的步骤8）中，刻蚀沉积于所述浅槽结构内的c-WOx材料，直至其厚度达到预设厚度为1~20nm。所述c-WOx材料的热导率范围为0.1~5W/mK，电导率范围1 -1 -1 3 -1 -1
为1×10Ω m ~1×10Ω m 。
[0023] 本发明还提供一种低功耗相变存储器用限制型电极结构，所述限制型电极结构包括：基底，具有金属层及覆盖于所述金属层上的绝缘层，所述绝缘层中具有一深度直达所述金属层的凹槽；钨材料，填充于所述凹槽内，其厚度小于所述凹槽的深度至一预设范围值，以使所述凹槽形成一底部为钨材料、侧壁为绝缘层的浅槽结构；c-WOx材料，沉积于所述浅槽结构中并与所述钨材料上表面相结合，形成底部为c-WOx材料、侧壁为绝缘层的电极槽结构；相变材料，填充于所述电极槽结构中，其顶面与所述绝缘层的上表面共平面。
[0024] 于本发明的低功耗相变存储器用限制型电极结构中，所述绝缘层为SiO2，所述绝缘层的厚度为50~1000nm。所述凹槽为圆孔状槽，所述圆孔状槽的孔径为40~70nm，且所述圆孔状槽的深度等于所述绝缘层的厚度。
[0025] 于本发明的低功耗相变存储器用限制型电极结构中，所述预设范围值为5~100nm。所述浅槽结构与所述金属层之间的钨材料形成钨电极，所述钨电极的高度为10~1000nm，直径为40~70nm。
[0026] 于本发明的低功耗相变存储器用限制型电极结构中，所述浅槽结构内的c-WOx材料厚度为1~20nm。所述c-WOx材料的热导率范围为0.1~5W/mK，电导率范围为1 -1 -1 3 -1 -1
1×10Ω m ~1×10Ω m 。
[0027] 如上所述，本发明的低功耗相变存储器用限制型电极结构及制备方法，利用低热导率的c-WOx材料电极抑制了热量的散失，并在相变材料中形成平行
电场，进一步提升了加热效率从而显著降低操作功耗，由于在操作相变存储单元时相变材料中所需相变区域介于c-WOx材料与上电极之间、被SiO2包围的区域，c-WOx材料由于可传递
电流给上方的相变材料，并在整个相变材料层中形成均匀的平行电场，从而使得限制型电极结构获得更低的相变功耗，进而解决了现有技术中相变存储器的相变材料中能量利用率低以及现有提高器件热效率的手段与传统的CMOS工艺不兼容等问题。
附图说明
[0028] 图1至图10显示为本发明低功耗相变存储器用限制型电极结构的制备方法中各步骤呈现的电极结构示意图。
[0029] 元件标号说明
[0030] 1 基底
[0031] 11 金属层
[0032] 12 绝缘层
[0033] 13 凹槽
[0034] 14 钨材料
[0035] 15 浅槽结构
[0036] 16 c-WOx材料
[0037] 17 电极槽结构
[0038] 18 相变材料
具体实施方式
[0039] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本
说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0040] 请参阅图1至图10。需要说明的是，本
实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0041] 实施例一
[0042] 本发明提供一种低功耗相变存储器用限制型电极结构的制备方法，包括以下步骤：
[0043] 步骤1），请参阅图1，提供一具有金属层11及覆盖于所述金属层11上的绝缘层12的基底1；于本实施例中，所述绝缘层12为SiO2材料，所述绝缘层12的厚度为50~1000nm。但并不局限于此，在其他的实施方式中，所述绝缘层12亦可为其他绝缘材料，所述金属层
11可为钨、金等具有
导电性能的金属材料。
[0044] 步骤2），请参阅图2，利用光刻刻蚀工艺刻蚀所述绝缘层12直至所述金属层11，在所述基底1上形成一底面为所述金属层11的凹槽13，于本实施例中，所述光刻刻蚀工艺具体为进行涂胶、光刻，显影，刻蚀，去胶操作，对SiO2层进行开孔，所开设的孔为圆柱形，孔径为40~70nm，孔贯穿SiO2层，直达所述金属层11，换言之，在所述基底1上刻蚀形成的凹槽13为圆孔状槽，所述圆孔状槽的孔径为40~70nm，例如为60nm，且所述圆孔状槽的深度等于所述绝缘层12的厚度。
[0045] 步骤3），请参阅图3，利用化学气相沉积工艺（CVD，Chemical Vapor Deposition）于所述基底1上沉积钨材料14，并使所述钨材料14填充于所述凹槽13内并覆盖于所述绝缘层12的上表面；于本实施例中，在上述图2的
基础上采用化学气相沉积工艺沉积钨材料14（W），直到所述圆孔状槽被钨材料14完全填满，具体的反应方程式为WF6（g）+3H2（g）→W(s)+6HF（g），反应温度为100~200℃。
[0046] 在另一实施方式中，在上述图2的基础上亦可采用原子层沉积工艺（ALD，Atomic layer Deposition）沉积钨材料14，ALD沉积的具体反应方程为：W(CH3)6(g)+3H2(g)→W(s)+6CH4(g)。
[0047] 步骤4），请参阅图4，利用抛光工艺将覆盖于所述绝缘层12的上表面的钨材料14抛除；于本实施例中，在上述图3的基础上对位于为SiO2的绝缘层12上的钨材料14进行抛光，最终将钨材料14的顶部抛光到与SiO2顶部齐平。
[0048] 步骤5），请参阅图5，利用光刻刻蚀工艺刻蚀填充于所述凹槽13内的钨材料14，直至填充于所述凹槽13内的钨材料14的厚度小于所述凹槽13的深度并达到一预设范围值，形成底部为钨材料14、侧壁为绝缘层12的浅槽结构15；于本实施例中，在图4的基础上刻蚀填充于所述凹槽13内的钨材料14，使其厚度小于所述凹槽13的深度至5~100nm，换言之，填充于所述凹槽13内的钨材料14的厚度小于为SiO2的所述绝缘层12厚度5~100nm，则形成了一个底部为钨材料14、侧壁为SiO2的浅槽结构15，所述浅槽结构15与所述金属层11之间的钨材料14形成圆柱形的钨电极，该圆柱形的钨电极的高度为10~1000nm，直径为40~70nm。在本实施例中，其直径等于所述圆孔状槽的直径，例如为60nm。该圆柱形的钨电极的高度为500nm。
[0049] 步骤6），请参阅图6，利用化学气相沉积工艺或原子层沉积工艺（ALD，Atomic layer Deposition）于所述浅槽结构15内及绝缘层12的表面沉积c-WOx材料16；于本实施例中，所述c-WOx材料16的热导率范围为0.1~5W/mK，电导率范围为1 -1 -1 3 -1 -1
1×10Ω m ~1×10Ω m 。沉积于所述绝缘层12表面的c-WOx材料16厚度为20~500nm，在具体的实施方式中，利用化学气相沉积工艺沉积所述c-WOx材料16的反应方程式为：WF6（g）+H2O（g）→WOx(s)+HF（g），沉积所述c-WOx材料16的反应温度为350~600℃。利用原子层沉积工艺沉积所述c-WOx材料16的反应方程式为：W(CH3)6(g)+3H2O(g)→WO3(s)+6CH4(g)。
[0050] 步骤7），请参阅图7，利用抛光工艺将覆盖于所述绝缘层12的上表面的c-WOx材料16抛除，使沉积于所述浅槽结构15内的c-WOx材料16的顶面与所述绝缘层12的上表面共平面；于本实施例中，在上述图6的基础上将覆盖于所述绝缘层12的上表面的c-WOx材料
16进行涂胶、光刻，显影，刻蚀，去胶等操作，将高于SiO2层的c-WOx抛去，使得c-WOx顶部与SiO2顶部齐平。
[0051] 步骤8），请参阅图8，利用光刻刻蚀工艺刻蚀沉积于所述浅槽结构15内的c-WOx材料16，直至沉积于所述浅槽结构15内的c-WOx材料16的厚度达到预设厚度，形成底部为c-WOx材料16、侧壁为绝缘层12的电极槽结构17；于本实施例中，刻蚀沉积于所述浅槽结构15内的c-WOx材料16，直至其厚度达到预设厚度为1~20nm，即通过涂胶、光刻，显影，刻蚀，去胶过程，将c-WOx顶部制备成低于SiO2顶部的结构。所述c-WOx材料16厚度可以为1~20nm，较佳地，所述c-WOx材料16厚度可以为10nm。
[0052] 具体地，所述c-WOx材料为c-WO3材料，所述c-WO3材料中的c指为晶态（crystalline），即具备长程有序结构，原子按照一定的点阵结构进行有序重复的排列，即晶态
氧化钨材料。
[0053] 步骤9），请参阅图9，于所述绝缘层12的上表面及电极槽结构17内沉积相变材料18；于本实施例中，于所述绝缘层12的上表面及电极槽结构17内沉积的相变材料18厚度为10~200nm，具体地，沉积的相变材料18厚度为100nm，以确保将所述电极槽结构17填满。
[0054] 步骤10），请参阅图10，利用抛光工艺将覆盖于所述绝缘层12的上表面的相变材料18抛除，使沉积于所述电极槽结构17内的相变材料18的顶面所述绝缘层12的上表面共平面，形成低功耗相变存储器用限制型电极结构。于本实施例中，具体是将高于SiO2层的相变材料18抛去，使得相变材料18顶部与SiO2顶部齐平，确保沉积于所述电极槽结构17内的相变材料18的顶面所述绝缘层12的上表面共平面，形成低功耗相变存储器用限制型电极结构。
[0055] 以上步骤完成了与使用c-WOx加热电极的限制型结构电极相关的制备过程，通过后续上电极的制备就可以制备出PCRAM的操作单元。
[0056] 上述的限制型结构电极为使用低热导率、适中电导率c-WOx材料的限制结构电极，限制结构电极将相变材料限制在孔内，在操作过程中，四周被SiO2包裹相变材料的全部区域均发生相变，被限制在孔内的相变材料体积小于传统T型结构操作时所需相变的蘑菇型相变材料体积，且相变材料内部存在平行电场，使材料各处产生焦耳热更均一，提升了加热效率，因此这种限制结构电极有效减小相变材料的相变体积，降低了操作功耗。
[0057] 实施例二
[0058] 本发明还提供一种低功耗相变存储器用限制型电极结构，请参阅图10，如图所示，所述限制型电极结构包括：基底1，钨材料14，c-WOx材料16，以及相变材料18。
[0059] 所述基底具有金属层11及覆盖于所述金属层11上的绝缘层12，所述绝缘层12中具有一深度直达所述金属层11的凹槽13。于本实施例中，所述绝缘层12为SiO2材料，所述SiO2材料厚度为50~1000nm。但并不局限于此，在其他的实施方式中，所述绝缘层12亦可为其他绝缘材料，所述金属层11可为钨、金等具有导电性能的金属材料。所述凹槽13为圆孔状槽，所述圆孔状槽的孔径为40~70nm，例如为60nm，且所述圆孔状槽的深度等于所述绝缘层12的厚度。
[0060] 所述钨材料14填充于所述凹槽13内，其厚度小于所述凹槽13的深度至一预设范围值，以使所述凹槽13形成一底部为钨材料14、侧壁为绝缘层12的浅槽结构15。于本实施例中，填充于所述凹槽13内的钨材料14的厚度小于为SiO2的所述绝缘层12厚度5~100nm，则形成了一个底部为钨材料14、侧壁为SiO2的浅槽结构15，所述浅槽结构15与所述金属层11之间的钨材料14形成圆柱形的钨电极，该圆柱形的钨电极的高度为10~1000nm，直径为40~70nm。在本实施例中，其直径等于所述圆孔状槽的直径，例如为60nm。该圆柱形的钨电极的高度为500nm。
[0061] 所述c-WOx材料16沉积于所述浅槽结构15中并与所述钨材料14上表面相结合，形成底部为c-WOx材料16、侧壁为绝缘层12的电极槽结构17；于本实施例中，所述浅槽结构15内的c-WOx材料16厚度为1~20nm。较佳地，所述c-WOx材料16厚度可以为10nm。所1 -1 -1 3 -1 -1
述c-WOx材料16的热导率范围为0.1~5W/mK，电导率范围为1×10Ω m ~1×10Ω m 。具体地，所述c-WOx材料为c-WO3材料，所述c-WO3材料中的c指为晶态（crystalline），即具备长程有序结构，原子按照一定的点阵结构进行有序重复的排列，即晶态氧化钨材料。
[0062] 所述相变材料18填充于所述电极槽结构17中，其顶面与所述绝缘层12的上表面共平面。
[0063] 本发明的低功耗相变存储器用限制型电极结构为使用低热导率、适中电导率c-WOx材料的限制结构电极，限制结构电极将相变材料限制在孔内，在操作过程中，四周被SiO2包裹相变材料的全部区域均发生相变，被限制在孔内的相变材料体积小于传统T型结构操作时所需相变的蘑菇型相变材料体积，且相变材料内部存在平行电场，使材料各处产生焦耳热更均一，提升了加热效率，因此这种限制结构电极有效减小相变材料的相变体积，降低了操作功耗。
[0064] 综上所述，如上所述，本发明的低功耗相变存储器用限制型电极结构及制备方法，利用低热导率的c-WOx材料电极抑制了热量的散失，并在相变材料中形成平行电场，进一步提升了加热效率从而显著降低操作功耗。由于在操作相变存储单元时相变材料中所需相变区域介于c-WOx材料与上电极之间、被SiO2包围的区域，c-WOx材料由于可传递电流给上方的相变材料，并在整个相变材料层中形成均匀的平行电场，从而使得限制型电极结构获得更低的相变功耗，进而解决了现有技术中相变存储器的相变材料中能量利用率低以及现有提高器件热效率的手段与传统的CMOS工艺不兼容等问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0065] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的
权利要求所涵盖。
