双镶嵌结构的形成方法
阅读：698发布：2023-03-10
专利汇可以提供双镶嵌结构的形成方法专利检索，专利查询，专利分析的服务。并且一种双镶嵌结构的形成方法，包括：提供一 半导体 基底，在所述半导体基底中形成有金属 导线 层；在所述半导体基底上形成含氮的高应 力 介质层；在所述含氮的高 应力 介质层上形成介电层；在所述介电层中形成开口。该方法形成的器件中金属导线沿介质层不会发生 电击穿 的问题。，下面是双镶嵌结构的形成方法专利的具体信息内容。
1、一种双镶嵌结构的形成方法，包括：
提供一半导体基底，在所述半导体基底中形成有金属导线层；
对所述半导体基底进行等离子体表面预处理；
执行所述等离子体表面预处理之后，在所述半导体基底上形成含氮的高 应力介质层；
在所述高应力介质层上形成介电层；
在所述介电层中形成开口；
其中，所述高应力介质层为氮化硅，形成所述氮化硅的反应气体包括硅 烷、氨气和氮气；
所述硅烷流量为420至490sccm，氨气流量为100至200sccm；
氮气的流量为15000至20000sccm。
2、如权利要求1所述的双镶嵌结构的形成方法，其特征在于：所述金属 导线层材质包括铜、铝、钛、氮化钛、钨中的一种或其组合。
3、如权利要求1所述的双镶嵌结构的形成方法，其特征在于：所述高应 力介质层的形成方法包括物理气相沉积、等离子体增强化学气相沉积、低压 化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。
4、如权利要求3所述的双镶嵌结构的形成方法，其特征在于：形成所述 氮化硅的射频源功率为800至960瓦。
5、如权利要求1所述的双镶嵌结构的形成方法，其特征在于：形成所述 氮化硅的环境压力为3至5托，温度为300至600℃。
6、如权利要求1所述的双镶嵌结构的形成方法，其特征在于：所述介电 层包括黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮 化硅、碳化硅中的一种或其组合。
7、如权利要求1所述的双镶嵌结构的形成方法，其特征在于：该方法进 一步包括：在所述开口中填充金属材料。
8、如权利要求1所述的双镶嵌结构的形成方法，其特征在于，对所述半 导体基底进行等离子体表面预处理的步骤中，形成等离子体的源气体为氨气。
9、如权利要求8所述的双镶嵌结构的形成方法，其特征在于，对所述半 导体基底进行等离子体表面预处理的步骤中，形成等离子体的辅助气体包括 氮气。
10、如权利要求1至9任一权利要求所述的双镶嵌结构的形成方法，其 特征在于：对所述半导体基底进行等离子体表面预处理的步骤和在所述半导 体基底上形成含氮的高应力介质层的步骤在同一腔室执行。
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构的形成方法。
背景技术
随着半导体工艺线宽的逐渐减小，业界选用铜作为后段的互连材料，相 应的，选用低介电常数材料作为绝缘材料。由于铜难以刻蚀且极易扩散，引 入双镶嵌工艺，克服难以刻蚀的缺点，并引入阻挡层阻挡铜在低介电常数材 料中的扩散，作为阻挡层的材料可以是金属材料，例如，钛、氮化钛等，也 可以是介质材料，例如氧化硅等。专利申请号为02106882.8的中国专利公开了 一种双镶嵌工艺。图1至图4为述公开的双镶嵌工艺的制造方法剖面示意图。
如图1所示，提供一具有金属导线层的基底100，所述金属导线层材质可 以是铜。在所述基底100上形成第一介质层102，所述第一介质层102用于覆盖 基底100中的金属导线层的铜表面，以避免所述铜表面曝露于空气中或其它腐 蚀性化学制程中，其形成的方法为等离子体增强化学气相沉积(PECVD)， 其厚度为30至100nm。
在所述第一介质层102上形成第二介质层104，所述第二介质层104为低介 电常数材料。在所述第二介质层104上形成一抗反射层106，所述抗反射层106 可以是有机或无机材料。在所述抗反射层106上形成一光刻胶层108，通过曝 光显影形成连接孔开口图案110。
如图2所示，以所述光刻胶层108为罩幕，通过刻蚀将所述连接孔开口图 案110转移到所述抗反射层106和第二介质层104中形成连接孔110a，所述连接 孔110a底部露出所述第一介质层102表面。
在所述连接孔110a中和抗反射层106上旋涂光刻胶并形成沟槽图案，通过 刻蚀将所述沟槽图案转移到所述抗反射层106和第二介质层104中，形成如图3 所示的沟槽112。并移除所述抗反射层106。
如图4所示，通过刻蚀移除所述连接孔110a底部的第一介质层102。
在所述沟槽112和连接孔110a中填充导电材料例如铜即形成铜双镶嵌结 构。
上述双镶嵌结构的制造工艺中，引入材料为氮化硅的第一介质层102作为 基底中铜表面的覆盖层和刻蚀停止层。所述形成所述氮化硅的反应气体为氨 气(NH3)、硅烷(SiH4)，由于上述氨气和硅烷反应的另一种生成物氢气大 量被束缚在氮化硅薄膜中，使的生成的氮化硅薄膜特性蜕化，抗击穿能力下 降。如图5所示，在所述基底100中形成有第一铜导线100a和第二铜导线100b， 所述第一铜导线100a和第二铜导线100b之间电绝缘，在器件的制造过程中， 引入材料为氮化硅作的第一介质层102作为第一铜导线100a和第二铜导线 100b上表面的覆盖层，以避免铜表面被氧化。上述结构形成的器件后在工作 时，第一铜导线100a和第二铜导线100b会沿着所述第一介质层102发生电击 穿，有击穿电流101从所述第一介质层102中流过，造成器件电性失败。
如图1所示，提供一具有金属导线层的基底100，所述金属导线层材质可 以是铜。在所述基底100上形成第一介质层102，所述第一介质层102用于覆盖 基底100中的金属导线层的铜表面，以避免所述铜表面曝露于空气中或其它腐 蚀性化学制程中，其形成的方法为等离子体增强化学气相沉积(PECVD)， 其厚度为30至100nm。
在所述第一介质层102上形成第二介质层104，所述第二介质层104为低介 电常数材料。在所述第二介质层104上形成一抗反射层106，所述抗反射层106 可以是有机或无机材料。在所述抗反射层106上形成一光刻胶层108，通过曝 光显影形成连接孔开口图案110。
如图2所示，以所述光刻胶层108为罩幕，通过刻蚀将所述连接孔开口图 案110转移到所述抗反射层106和第二介质层104中形成连接孔110a，所述连接 孔110a底部露出所述第一介质层102表面。
在所述连接孔110a中和抗反射层106上旋涂光刻胶并形成沟槽图案，通过 刻蚀将所述沟槽图案转移到所述抗反射层106和第二介质层104中，形成如图3 所示的沟槽112。并移除所述抗反射层106。
如图4所示，通过刻蚀移除所述连接孔110a底部的第一介质层102。
在所述沟槽112和连接孔110a中填充导电材料例如铜即形成铜双镶嵌结 构。
上述双镶嵌结构的制造工艺中，引入材料为氮化硅的第一介质层102作为 基底中铜表面的覆盖层和刻蚀停止层。所述形成所述氮化硅的反应气体为氨 气(NH3)、硅烷(SiH4)，由于上述氨气和硅烷反应的另一种生成物氢气大 量被束缚在氮化硅薄膜中，使的生成的氮化硅薄膜特性蜕化，抗击穿能力下 降。如图5所示，在所述基底100中形成有第一铜导线100a和第二铜导线100b， 所述第一铜导线100a和第二铜导线100b之间电绝缘，在器件的制造过程中， 引入材料为氮化硅作的第一介质层102作为第一铜导线100a和第二铜导线 100b上表面的覆盖层，以避免铜表面被氧化。上述结构形成的器件后在工作 时，第一铜导线100a和第二铜导线100b会沿着所述第一介质层102发生电击 穿，有击穿电流101从所述第一介质层102中流过，造成器件电性失败。
发明内容
因此，本发明的目的在于提供一种双镶嵌结构的形成方法，以解决现双 镶嵌结构中不同金属导线间发生电击穿的问题。
为达到上述目的，本发明提供的一种双镶嵌结构的形成方法，包括：
提供一半导体基底，在所述半导体基底中形成有金属导线层；在所述半 导体基底上形成含氮的高应力介质层；在所述高应力介质层上形成介电层； 在所述介电层中形成开口。
所述金属导线层材质包括铜、铝、钛、氮化钛、钨中的一种或其组合。 所述高应力介质层包括氮化硅、碳氮硅化合物、氧氮硅化合物中的一种或其 组合。
所述高应力介质层的形成方法包括物理气相沉积、等离子体增强化学气 相沉积、低压化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中 的一种。
形成所述氮化硅的反应气体包括硅烷和氨气。形成所述氮化硅的射频源 功率为800至960瓦。所述硅烷流量为420至490sccm，氨气流量为100至 200sccm。形成所述氮化硅的反应气体包括氮气，氮气的流量为15000至 20000sccm。形成所述氮化硅的环境压力为3至5托，温度为300至600℃。
所述介电层包括黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、 氧化硅、氮化硅、碳化硅中的一种或其组合。
该方法进一步包括：在所述开口中填充金属材料。
与现有技术相比，本发明具有以下优点：本发明在形成介质层时，增加 反应物中氮气或含氮反应物的流量，使得生成的含氮的高应力介质层中氮的 含量较高，氮气有助于抑止所述氮化硅膜层中载流子迁移，增加介电常数， 减小漏电流；同时，通过在氮化硅膜层中束缚氮气可将反应的生成物之一氢 气从氮化硅膜层中赶出来，提高氮化硅膜层的击穿电压；由于氢气在氮化硅 膜层中可使膜层特性蜕化，降低膜层的内部应力，降低击穿电压，因而通过 在氮化硅膜层中束缚氮气一方面减少或消除了降低膜层击穿电压的氢气，同 时提高氮化硅膜层氮的含量又可以进一步提高膜层的击穿电压。从而提高了 形成的器件的耐压能力和稳定性。
附图说明
图1至图4为现有一种双镶嵌工艺的制造方法剖面示意图；
图5为现有双镶嵌工艺制造方法制造的器件在介质层中产生电击穿的剖 面示意图；
图6为本发明双镶嵌结构制造方法的流程图；
图7至图16为根据本发明实施例的双镶嵌结构制造方法剖面示意图。
为达到上述目的，本发明提供的一种双镶嵌结构的形成方法，包括：
提供一半导体基底，在所述半导体基底中形成有金属导线层；在所述半 导体基底上形成含氮的高应力介质层；在所述高应力介质层上形成介电层； 在所述介电层中形成开口。
所述金属导线层材质包括铜、铝、钛、氮化钛、钨中的一种或其组合。 所述高应力介质层包括氮化硅、碳氮硅化合物、氧氮硅化合物中的一种或其 组合。
所述高应力介质层的形成方法包括物理气相沉积、等离子体增强化学气 相沉积、低压化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中 的一种。
形成所述氮化硅的反应气体包括硅烷和氨气。形成所述氮化硅的射频源 功率为800至960瓦。所述硅烷流量为420至490sccm，氨气流量为100至 200sccm。形成所述氮化硅的反应气体包括氮气，氮气的流量为15000至 20000sccm。形成所述氮化硅的环境压力为3至5托，温度为300至600℃。
所述介电层包括黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、 氧化硅、氮化硅、碳化硅中的一种或其组合。
该方法进一步包括：在所述开口中填充金属材料。
与现有技术相比，本发明具有以下优点：本发明在形成介质层时，增加 反应物中氮气或含氮反应物的流量，使得生成的含氮的高应力介质层中氮的 含量较高，氮气有助于抑止所述氮化硅膜层中载流子迁移，增加介电常数， 减小漏电流；同时，通过在氮化硅膜层中束缚氮气可将反应的生成物之一氢 气从氮化硅膜层中赶出来，提高氮化硅膜层的击穿电压；由于氢气在氮化硅 膜层中可使膜层特性蜕化，降低膜层的内部应力，降低击穿电压，因而通过 在氮化硅膜层中束缚氮气一方面减少或消除了降低膜层击穿电压的氢气，同 时提高氮化硅膜层氮的含量又可以进一步提高膜层的击穿电压。从而提高了 形成的器件的耐压能力和稳定性。
附图说明
图1至图4为现有一种双镶嵌工艺的制造方法剖面示意图；
图5为现有双镶嵌工艺制造方法制造的器件在介质层中产生电击穿的剖 面示意图；
图6为本发明双镶嵌结构制造方法的流程图；
图7至图16为根据本发明实施例的双镶嵌结构制造方法剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式做详细的说明。
由于铜易扩散和易被氧化的特点，在沉积铜之后需要在金属铜之上覆盖 阻挡材料，以避免铜曝露在外部环境中被氧化或铜直接与低介电常数材料接 触而发生扩散。同时，所述阻挡材料也可以作为制造下层互连结构的刻蚀停 止层，所述刻蚀停止层作为金属间介质层的一部分被保留在器件中。本发明 中通过在具有金属层的基底上形成含氮的高应力介质层作为金属铜的阻挡材 料，以此提高形成器件的击穿电压，从而提高器件的稳定性及寿命。
图6为本发明双镶嵌结构制造方法的流程图。
如图6所示，首先，提供一半导体基底，在所述半导体基底中形成有金 属导线层(S200)。所述半导体基底可以是多晶硅、单晶硅、非晶硅、绝缘层 上硅(SOI)、砷化稼、硅锗化合物等材料，所述金属导线层材料可以是铜、 铝、钛、氮化钛、钨中的一种或其组合。
在所述半导体基底上形成含氮的高应力介质层(S210)。所述高应力介质 层包括氮化硅、碳氮硅化合物、氧氮硅化合物中的一种或其组合。所述高应 力介质层的形成方法为物理气相沉积、等离子体增强化学气相沉积、低压化 学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。
在所述含氮的高应力介质层上形成介电层(S220)。所述介电层为黑钻石、 氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中 的一种或其组合。形成所述介电层的方法为物理气相沉积、化学气相沉积中 的一种或其组合。
在所述介电层中形成开口，所述开口为连接孔和沟槽(S230)。
下面结合实施例对本发明双镶嵌结构的制造方法进行详细描述。
图7至图16为根据本发明实施例的制造方法剖面示意图。
如图7所示，提供一半导体基底200，在所述半导体基底200中形成有器 件层和金属导线层200a、200b。所述半导体基底200可以是多晶硅、单晶硅、 非晶硅、绝缘层上硅(SOI)、砷化稼、硅锗化合物等材料，所述器件层可以 是金属氧化物半导体晶体管。所述金属导线层200a、200b材料可以是铜、铝、 钛、氮化钛、钨中的一种或其组合。本实施例中所述金属导线层200a、200b 材料为铜。
如图8所示，首先，对所述具有器件层的半导体基底200进行等离子体 表面预处理。通过等离子体表面预处理可以减少或消除基底表面的污染物， 改善所述半导体基底200表面材质的性质，增强后续工艺形成的介质层和所 述半导体基底200表面的粘附性，同时，通过氨气等离子体可以去除金属导 线层200a、200b表面的氧化铜。本实施例中选用氨气作为形成等离子的源气 体，同时通入辅助气体氮气。将所述半导体基底200送入真空的工艺腔，并 向腔室中通入氨气和氮气，打开射频源并调节至合适的功率，在射频源的作 用下氨气电离，生成氨气等离子体。氨气等离子体在电场的加速下作用于所 述半导体基底200表面。通过氨气等离子体表面预处理可以将半导体基底200 表面由于曝露于外部环境而吸收的污染物、水气去除，有利于半导体基底200 表面和后续工艺中沉积的其它膜层之间的粘附。所述氨气等离子体射频源功 率可以是100至500瓦，氨气的流量为100至200sccm。氨气等离子体表面预 处理的时间为10至30s，所述工艺腔的真空度为3至6托。本实施例中，所 述氨气等离子体射频源功率可为300瓦，氨气的流量为160sccm。氨气等离子 体表面预处理的时间为20s，所述工艺腔的真空度为4.2托。氮气流量为 18000sccm。
在完成对所述半导体基底200表面的等离子体预处理后，在所述半导体 基底200表面上沉积一含氮的高应力介质层202。沉积所述含氮的高应力介质 层202的方法为物理气相沉积、低压化学气相沉积、等离子体增强化学气相 沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。所述沉积含氮 的高应力介质层202的反应气体为氨气、硅烷、TEOS、二氯二氢硅、氧化二 氮、氮气中的一种或其组合。所述含氮的高应力介质层202为氮化硅、氮硅 氧化合物、掺氮碳化硅中的一种或其组合。所述沉积的含氮的高应力介质层 202厚度为20至80nm。
所述含氮的高应力介质层202的沉积可以和前述氨气等离子体表面预处 理在同一个腔室(chamber)中进行，以所述含氮的高应力介质层202为氮化 硅为例，当所述半导体基底200完成氨气等离子体表面处理后，向工艺腔中 通入生成含氮的高应力介质层202的反应气体例如氨气和硅烷，调节硅烷和 氨气的流量，同时通入氮气作为辅助气体，使得生成的氮化硅薄膜具有较高 的含氮量。本实施例中，所述硅烷的流量为硅烷流量为420至490sccm，氨气 流量为100至200sccm。氮气的流量为15000至20000sccm。形成所述氮化硅 的环境压力为3至5托，温度为300至600℃。射频源功率为800至960瓦， 反应时间约为10至30秒。
在同一腔室中进行所述氨气等离子体表面预处理和沉积所述含氮的高应 力介质层202的详细步骤如下：打开腔室，将所述半导体基底200送入工艺 腔，调节腔室温度为400℃，环境的压力为3至5托；向工艺腔中通入氨气和 氮气，所述氨气的流量为160sccm，氮气的流量为18000sccm；调节射频源功 率为100至500瓦，腔室温度保持不变，保持氨气的流量为160sccm，氮体的 流量为18000sccm。保持环境的压力为3至5托，氨气等离子体表面处理的时 间为10至30秒；向反应腔室中通入硅烷，硅烷的流量为420至490sccm，保 持氨气和氮气的流量不变，保持腔室温度，提高射频源功率为800至960W， 所述硅烷和氨气反应生成氮化硅，由于反应过程中氮气的流量较大，多余的 氮气部分被束缚在所述氮化硅膜层中，氮气有助于抑止所述氮化硅膜层中载 流子迁移，增加介电常数，减小漏电流；同时，通过在氮化硅膜层中束缚氮 气可将反应的生成物之一氢气从氮化硅膜层中赶出来，提高氮化硅膜层的击 穿电压；由于氢气在氮化硅膜层中可使膜层特性蜕化，降低膜层的内部应力， 并降低击穿电压，因而通过在氮化硅膜层中束缚氮气一方面减少或消除了降 低膜层击穿电压的氢气，同时提高氮化硅膜层氮的含量又可以进一步提高了 膜层击穿电压。
如图9所示，在所述含氮的高应力介质层202上形成介电层204。所述介 电层204为黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、 氮化硅、碳化硅中的一种或其组合。形成所述介电层204的方法为物理气相 沉积或化学气相沉积。所述介电层204可以是一层或多层。
形成所述介电层204后，需要在所述介电层204中形成沟槽和连接孔， 形成沟槽和连接孔的方法包括：先行成沟槽后形成连接孔，先形成连接孔后 形成沟槽。本实施例以先形成连接孔后形成沟槽的情况为例进行说明。
如图10所示，在所述介电层204上旋涂抗反射层206，在所述抗反射层 206上旋涂第一光刻胶层208，通过曝光显影等工艺形成连接孔图案210。如 图11所示，以所述第一光刻胶层208为阻挡材料，刻蚀所述抗反射层206和 介电层204，在所述介电层204中形成连接孔210a，所述连接孔210a底部露出 所述含氮的高应力介质层202表面。
如图12所示，通过灰化(Ashing)、清洗等工艺去除所述第一光刻胶层 208和抗反射层206。如图13所示，在所述连接孔210a中和介电层204上旋 涂牺牲层212，所述牺牲层212可以是光刻胶、抗反射材料等。在所述牺牲层 212上旋涂第二光刻胶层214，并曝光显影生成沟槽图案216。
如图14所示，通过刻蚀将所述沟槽图案216转移到所述介电层204上形 成沟槽216a，去除所述第二光刻胶层214和牺牲层212。如图15所示，刻蚀 所述连接孔210a底部的含氮的高应力介质层202至所述金属导线层200a、 200b表面露出。如图16所示，在所述连接孔210a和沟槽216a中填充金属材 料，例如铜。本发明中通过在形成膜层202时提高氮的含量，减少氢的含量， 提高了膜层的应力从而提高了膜层的击穿电压。进一步的，提高了形成的器 件的耐压能力和稳定性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
由于铜易扩散和易被氧化的特点，在沉积铜之后需要在金属铜之上覆盖 阻挡材料，以避免铜曝露在外部环境中被氧化或铜直接与低介电常数材料接 触而发生扩散。同时，所述阻挡材料也可以作为制造下层互连结构的刻蚀停 止层，所述刻蚀停止层作为金属间介质层的一部分被保留在器件中。本发明 中通过在具有金属层的基底上形成含氮的高应力介质层作为金属铜的阻挡材 料，以此提高形成器件的击穿电压，从而提高器件的稳定性及寿命。
图6为本发明双镶嵌结构制造方法的流程图。
如图6所示，首先，提供一半导体基底，在所述半导体基底中形成有金 属导线层(S200)。所述半导体基底可以是多晶硅、单晶硅、非晶硅、绝缘层 上硅(SOI)、砷化稼、硅锗化合物等材料，所述金属导线层材料可以是铜、 铝、钛、氮化钛、钨中的一种或其组合。
在所述半导体基底上形成含氮的高应力介质层(S210)。所述高应力介质 层包括氮化硅、碳氮硅化合物、氧氮硅化合物中的一种或其组合。所述高应 力介质层的形成方法为物理气相沉积、等离子体增强化学气相沉积、低压化 学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。
在所述含氮的高应力介质层上形成介电层(S220)。所述介电层为黑钻石、 氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中 的一种或其组合。形成所述介电层的方法为物理气相沉积、化学气相沉积中 的一种或其组合。
在所述介电层中形成开口，所述开口为连接孔和沟槽(S230)。
下面结合实施例对本发明双镶嵌结构的制造方法进行详细描述。
图7至图16为根据本发明实施例的制造方法剖面示意图。
如图7所示，提供一半导体基底200，在所述半导体基底200中形成有器 件层和金属导线层200a、200b。所述半导体基底200可以是多晶硅、单晶硅、 非晶硅、绝缘层上硅(SOI)、砷化稼、硅锗化合物等材料，所述器件层可以 是金属氧化物半导体晶体管。所述金属导线层200a、200b材料可以是铜、铝、 钛、氮化钛、钨中的一种或其组合。本实施例中所述金属导线层200a、200b 材料为铜。
如图8所示，首先，对所述具有器件层的半导体基底200进行等离子体 表面预处理。通过等离子体表面预处理可以减少或消除基底表面的污染物， 改善所述半导体基底200表面材质的性质，增强后续工艺形成的介质层和所 述半导体基底200表面的粘附性，同时，通过氨气等离子体可以去除金属导 线层200a、200b表面的氧化铜。本实施例中选用氨气作为形成等离子的源气 体，同时通入辅助气体氮气。将所述半导体基底200送入真空的工艺腔，并 向腔室中通入氨气和氮气，打开射频源并调节至合适的功率，在射频源的作 用下氨气电离，生成氨气等离子体。氨气等离子体在电场的加速下作用于所 述半导体基底200表面。通过氨气等离子体表面预处理可以将半导体基底200 表面由于曝露于外部环境而吸收的污染物、水气去除，有利于半导体基底200 表面和后续工艺中沉积的其它膜层之间的粘附。所述氨气等离子体射频源功 率可以是100至500瓦，氨气的流量为100至200sccm。氨气等离子体表面预 处理的时间为10至30s，所述工艺腔的真空度为3至6托。本实施例中，所 述氨气等离子体射频源功率可为300瓦，氨气的流量为160sccm。氨气等离子 体表面预处理的时间为20s，所述工艺腔的真空度为4.2托。氮气流量为 18000sccm。
在完成对所述半导体基底200表面的等离子体预处理后，在所述半导体 基底200表面上沉积一含氮的高应力介质层202。沉积所述含氮的高应力介质 层202的方法为物理气相沉积、低压化学气相沉积、等离子体增强化学气相 沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。所述沉积含氮 的高应力介质层202的反应气体为氨气、硅烷、TEOS、二氯二氢硅、氧化二 氮、氮气中的一种或其组合。所述含氮的高应力介质层202为氮化硅、氮硅 氧化合物、掺氮碳化硅中的一种或其组合。所述沉积的含氮的高应力介质层 202厚度为20至80nm。
所述含氮的高应力介质层202的沉积可以和前述氨气等离子体表面预处 理在同一个腔室(chamber)中进行，以所述含氮的高应力介质层202为氮化 硅为例，当所述半导体基底200完成氨气等离子体表面处理后，向工艺腔中 通入生成含氮的高应力介质层202的反应气体例如氨气和硅烷，调节硅烷和 氨气的流量，同时通入氮气作为辅助气体，使得生成的氮化硅薄膜具有较高 的含氮量。本实施例中，所述硅烷的流量为硅烷流量为420至490sccm，氨气 流量为100至200sccm。氮气的流量为15000至20000sccm。形成所述氮化硅 的环境压力为3至5托，温度为300至600℃。射频源功率为800至960瓦， 反应时间约为10至30秒。
在同一腔室中进行所述氨气等离子体表面预处理和沉积所述含氮的高应 力介质层202的详细步骤如下：打开腔室，将所述半导体基底200送入工艺 腔，调节腔室温度为400℃，环境的压力为3至5托；向工艺腔中通入氨气和 氮气，所述氨气的流量为160sccm，氮气的流量为18000sccm；调节射频源功 率为100至500瓦，腔室温度保持不变，保持氨气的流量为160sccm，氮体的 流量为18000sccm。保持环境的压力为3至5托，氨气等离子体表面处理的时 间为10至30秒；向反应腔室中通入硅烷，硅烷的流量为420至490sccm，保 持氨气和氮气的流量不变，保持腔室温度，提高射频源功率为800至960W， 所述硅烷和氨气反应生成氮化硅，由于反应过程中氮气的流量较大，多余的 氮气部分被束缚在所述氮化硅膜层中，氮气有助于抑止所述氮化硅膜层中载 流子迁移，增加介电常数，减小漏电流；同时，通过在氮化硅膜层中束缚氮 气可将反应的生成物之一氢气从氮化硅膜层中赶出来，提高氮化硅膜层的击 穿电压；由于氢气在氮化硅膜层中可使膜层特性蜕化，降低膜层的内部应力， 并降低击穿电压，因而通过在氮化硅膜层中束缚氮气一方面减少或消除了降 低膜层击穿电压的氢气，同时提高氮化硅膜层氮的含量又可以进一步提高了 膜层击穿电压。
如图9所示，在所述含氮的高应力介质层202上形成介电层204。所述介 电层204为黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、 氮化硅、碳化硅中的一种或其组合。形成所述介电层204的方法为物理气相 沉积或化学气相沉积。所述介电层204可以是一层或多层。
形成所述介电层204后，需要在所述介电层204中形成沟槽和连接孔， 形成沟槽和连接孔的方法包括：先行成沟槽后形成连接孔，先形成连接孔后 形成沟槽。本实施例以先形成连接孔后形成沟槽的情况为例进行说明。
如图10所示，在所述介电层204上旋涂抗反射层206，在所述抗反射层 206上旋涂第一光刻胶层208，通过曝光显影等工艺形成连接孔图案210。如 图11所示，以所述第一光刻胶层208为阻挡材料，刻蚀所述抗反射层206和 介电层204，在所述介电层204中形成连接孔210a，所述连接孔210a底部露出 所述含氮的高应力介质层202表面。
如图12所示，通过灰化(Ashing)、清洗等工艺去除所述第一光刻胶层 208和抗反射层206。如图13所示，在所述连接孔210a中和介电层204上旋 涂牺牲层212，所述牺牲层212可以是光刻胶、抗反射材料等。在所述牺牲层 212上旋涂第二光刻胶层214，并曝光显影生成沟槽图案216。
如图14所示，通过刻蚀将所述沟槽图案216转移到所述介电层204上形 成沟槽216a，去除所述第二光刻胶层214和牺牲层212。如图15所示，刻蚀 所述连接孔210a底部的含氮的高应力介质层202至所述金属导线层200a、 200b表面露出。如图16所示，在所述连接孔210a和沟槽216a中填充金属材 料，例如铜。本发明中通过在形成膜层202时提高氮的含量，减少氢的含量， 提高了膜层的应力从而提高了膜层的击穿电压。进一步的，提高了形成的器 件的耐压能力和稳定性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
原子层沉积热门专利
QQ群二维码
意见反馈
意见反馈