低接触电阻薄膜晶体管
阅读：743发布：2023-01-25
专利汇可以提供低接触电阻薄膜晶体管专利检索，专利查询，专利分析的服务。并且本 发明 涉及新颖的 薄膜 晶体管(TFT)，包括基底(100)，所述基底上沉积并造型有栅极层(101)；以及在所述栅极层与所述基底上沉积的栅极绝缘层(102)，其特征在于，所述晶体管还包括(i)在所述栅极绝缘层之上布置的载流子注入层(103)、(ii)在所述载流子注入层上沉积的源/漏(S/D) 电极 层(104)、以及(iii) 半导体 层(106)，用于制造这种新颖TFT的方法，包括这种TFT的器件，以及这种TFT的应用。，下面是低接触电阻薄膜晶体管专利的具体信息内容。
1.一种薄膜晶体管(TFT)，所述薄膜晶体管包括基底(100)，所述基底上沉积并造型有栅极层(101)，并且所述薄膜晶体管包括在所述栅极层与所述基底上沉积的栅极绝缘层(102)，其特征在于，TFT还包括(i)在所述栅极绝缘层之上布置的载流子注入层(103)、(ii)在所述载流子注入层上沉积的源/漏(S/D)电极层(104)、以及(iii)半导体层(106)，其中，TFT被造型以使得所述半导体层直接接触所述栅极绝缘层、所述载流子注入层和所述S/D电极层。
2.根据权利要求1所述的TFT，其特征在于，所述半导体层(106)在所述载流子注入层(103)和所述S/D电极层(104)之上布置。
3.根据权利要求1或2所述的TFT，其特征在于，TFT是底栅底接触结构。
4.根据权利要求1至3所述的TFT，其特征在于
所述载流子注入层(103)在所述栅极绝缘层(102)上沉积；
TFT还包括保护层(105)，其中，所述保护层在所述S/D电极层上沉积；
TFT还包括保护层(105)，其中，所述保护层在所述S/D电极层上沉积，并且所述半导体层(106)在所述保护层上被沉积和造型；
TFT还包括钝化层(108)，其中，所述钝化层在所述半导体层(106)上沉积；和/或
TFT还包括功能层(107)和钝化层(108)，其中，所述功能层在所述半导体层(106)上沉积，并且所述钝化层在所述功能层上沉积。
5.根据权利要求1至4所述的TFT，其特征在于，所述半导体层(106)直接接触a)所述栅极绝缘层(102)、b)所述载流子注入层(103)的侧表面、以及c)所述S/D电极层(104)的侧表面。
6.根据权利要求5所述的TFT，其特征在于，所述半导体层(106)与所述S/D电极层(104)的侧表面的接触在所述半导体层(106)与所述载流子注入层(103)的侧表面的接触上方出现。
7.根据权利要求1至6所述的TFT，其特征在于
所述半导体层(106)并未位于所述S/D电极层(104)或所述注入层(103)下方；
所述半导体层(106)与所述S/D电极层(104)的避开基底的表面接触，或者如果TFT包括保护层(105)的话，则所述半导体层(106)与所述保护层的避开基底的表面接触；
TFT包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置；
TFT还包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置，并且其中，所述半导体层(106)从所述栅极绝缘层(102)到达所述保护层上方；
TFT还包括像素电极；和/或
TFT包括一对注入层(103)，所述一对注入层在所述TFT内以相对于所述基底层(100)相同的距离被水平地定位，并且其中，所述两个注入层通过所述半导体层(106)彼此分开，并且其中，TFT包括一对S/D电极层(104)，所述一对S/D电极层在所述TFT内以相对于所述基底层(100)相同的距离被水平地定位，并且其中，所述两个S/D电极层(104)通过所述半导体层(106)彼此分开，并且其中，所述一对S/D电极层(104)位于所述一对注入层(103)上方且与其直接接触。
8.根据权利要求1至7所述的TFT，其特征在于
所述S/D电极层(104)包括金属，所述金属优选地选自Al、Cu、Ag、和/或Nd或者它们的堆叠或合金，更加优选地Al和Cu；
所述S/D电极层(104)具有10nm至1□m的、优选100至300nm的厚度；
所述栅极层(101)包括金属，所述金属优选地选自/Al、Ti、Mo、Cu、Ag、和/或Nd或者它们的堆叠或合金；
所述栅极层(101)具有50nm至500nm的、优选80至400nm的、更加优选100至350nm的、最优选大约300nm的厚度；
所述注入层(103)包括金属氧化物导体；
所述注入层(103)具有1nm至200nm的、优选10至150nm的、更加优选20至100nm的、最优选大约30至90nm的厚度；
所述栅极绝缘层(102)包括或者包含金属氧化物或氮化物或者过渡金属氧化物或氮化物、特别是二氧化硅和/或氮化硅、氧化铝、氧化铪、或氧化钛、聚合材料，例如有机或无机聚合物；
所述栅极绝缘层(102)具有10nm至3μm的、优选50至1000nm的、更加优选100至500nm的、最优选大约300nm的厚度；
所述基底(100)包括玻璃、硅、二氧化硅、金属氧化物、过渡金属氧化物、基本金属或聚合材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙酯(PET)、聚甲基丙烯酸甲酯(PMMA)、或聚碳酸酯或者无机和有机成分的混合物，尤其氧化硅和聚酰亚胺的混合物；
所述基底(100)可选地具有50μm至0.7mm的厚度；
所述半导体层(106)包括至少一种金属氧化物半导体，其选自氧化铟、氧化镓、氧化锌和/或氧化锡；和/或
所述半导体层(106)具有1至100nm的、优选5至30nm的厚度。
9.根据权利要求1至8所述的TFT，其特征在于
所述S/D电极层(104)基本上包括金属，所述金属选自Al、Mo、Cu、Ag和Nd，优选地Al和Cu；
所述栅极层(101)基本上包括金属，所述金属选自Al、Mo、Cu、和Nd，优选地Mo/Al/Mo或Ti/Al/Ti的堆叠；
所述注入层(103)基本上包括金属氧化物导体，其选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、和FTO，优选地ITO、AZO、ATO、和FTO，更加优选地ITO和AZO；
所述半导体层(106)基本上包括金属氧化物导体，其选自IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化锡(SnO2)、氧化镓(Ga2O3)、氧化铟(In2O3)，氧化锌(ZnO)；和/或
所述半导体层(106)还包括氮、氟、氯和/或硅。
10.根据权利要求1至9所述的TFT，其特征在于
TFT还包括像素电极；
所述保护层(105)包括金属氧化物、和/或金属，所述金属优选地选自Mo、Ti、Ta、和Cr，更加优选地Mo和Ti；
所述保护层(105)具有10nm至500nm的、优选50至100nm的厚度；
所述钝化层(108)包括SiOx或SiNx，其中x＝0.1至3；和/或
所述保护层(105)基本上包括金属氧化物导体，其选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、和FTO，优选地ITO、AZO、ATO、和FTO，更加优选地ITO和AZO。
11.一种TFT的制造方法，包括以下步骤：
提供基底(100)；
在所述基底(100)上沉积和造型栅极(101)；
在所述栅极(101)和所述基底(100)上沉积栅极绝缘层(102)；
其特征在于，所述方法还包括
提供在所述栅极绝缘层(102)之上布置的载流子注入层(103)；
提供在所述载流子注入层(103)上沉积的S/D电极层(104)；以及
提供半导体层(106)，其中，TFT被造型以使得所述半导体层直接接触所述栅极绝缘层(102)、所述载流子注入层(103)、以及所述S/D电极层(104)。
12.根据权利要求11所述的方法，其特征在于，所述半导体层(106)在所述载流子注入层(103)和所述S/D电极层(104)之上布置。
13.根据权利要求11或12所述的方法，其特征在于，TFT是底栅底接触结构。
14.根据权利要求11至13所述的方法，其特征在于
提供所述载流子注入层(103)包括在所述栅极绝缘层(102)上沉积所述载流子注入层(103)；
所述方法还包括提供保护层(105)，其中，所述保护层在所述S/D电极层上沉积；
所述方法还包括提供保护层(105)，其中，所述保护层在所述S/D电极层上沉积，并且所述半导体层(106)在所述保护层上被沉积和造型；和/或
所述方法还包括提供钝化层(108)，其中，所述钝化层在所述半导体层(106)上沉积；
和/或
所述方法还包括提供功能层(107)和钝化层(108)，其中，所述功能层在所述半导体层(106)上沉积，并且所述钝化层在所述功能层上沉积。
15.根据权利要求11至14所述的方法，其特征在于，所述半导体层(106)被设置成其直接接触a)所述栅极绝缘层(102)、b)所述载流子注入层(103)的侧表面、以及c)所述S/D电极层(104)的侧表面。
16.根据权利要求15所述的方法，其特征在于，所述半导体层(106)被设置成，所述半导体层(106)与所述S/D电极层(104)的侧表面的接触在所述半导体层(106)与所述载流子注入层(103)的侧表面的接触上方出现。
17.根据权利要求11至16所述的方法，其特征在于
所述半导体层(106)被设置成，所述半导体层(106)并未位于所述S/D电极层(104)或所述注入层(103)下方；
所述半导体层(106)被设置成，所述半导体层(106)与所述S/D电极层(104)的避开基底的表面接触，或者如果TFT包括保护层(105)的话，则所述半导体层(106)与所述保护层的避开基底的表面接触；
TFT包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置；
TFT还包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置，并且其中，所述半导体层(106)被设置成所述半导体层(106)从所述栅极绝缘层(102)到达所述保护层上方；
所述方法还包括提供通孔；和/或
所述方法还包括提供像素电极。
18.根据权利要求11至17所述的TFT，其特征在于
所述栅极的沉积和造型包括光刻和蚀刻过程；
在所述栅极和所述基底上沉积所述栅极绝缘层包括化学蒸镀(CVD)；
提供所述载流子注入层(103)包括所述载流子注入层(103)的溅镀；
所述S/D电极层(104)在所述载流子注入层(103)上的沉积包括所述载流子注入层
(103)的溅镀；
TFT的造型包括在一个步骤中光刻和蚀刻所述注入层(103)和S/D电极层(104)；
提供所述半导体层(106)包括经由溅镀、旋涂或狭缝式挤压涂布来沉积所述半导体层；
提供所述半导体层(106)包括经由光刻和蚀刻来造型所述半导体层；
所述钝化层(108)和/或功能层(107)的沉积包括经由CVD进行涂覆；
所述通孔通过光刻和蚀刻被形成；
提供所述像素电极包括通过溅镀来沉积所述像素电极；和/或
提供所述像素电极包括通过光刻和蚀刻来造型所沉积的像素电极。
19.根据权利要求11至18所述的方法，其特征在于，提供所述注入层(103)和S/D电极层(104)包括通过光刻和蚀刻来造型所述注入层(103)和S/D电极层(104)，导致形成一对注入层和一对S/D电极层。
20.根据权利要求19所述的方法，其特征在于，所述方法包括提供保护层(105)，并且所述注入层(103)、所述S/D电极层(104)、以及所述保护层(105)的提供包括通过光刻和蚀刻来造型所述注入层(103)、所述S/D电极层(104)、以及所述保护层(105)，导致形成一对注入层、一对S/D电极层、以及一对保护层(105)。
21.根据权利要求19或20所述的方法，其特征在于
提供所述半导体层(106)包括沉积所述半导体层(106)，以使得所述一对注入层通过所述半导体层(106)彼此分开，并且所述一对S/D电极层(104)通过所述半导体层(106)彼此分开，并且其中，所述一对S/D电极层(104)位于所述一对注入层(103)上方且与其直接接触；
或者
提供所述半导体层(106)包括沉积所述半导体层(106)，以使得所述一对注入层通过所述半导体层(106)彼此分开，并且所述一对S/D电极层(104)通过所述半导体层(106)彼此分开，并且，所述一对保护层(105)通过所述半导体层(106)彼此分开，并且其中，所述一对保护层(105)位于所述一对S/D电极层(104)上方且与其直接接触，并且所述一对S/D电极层(104)位于所述一对注入层(103)上方且与其直接接触。
22.根据权利要求18至21所述的方法，其特征在于
为了获得所述栅极层(101)、所述一对电极(104)、所述一对注入层(104)、以及所述一对保护层(105)的蚀刻过程是干或湿蚀刻；
为了获得所述半导体层(106)和所述像素电极层的蚀刻过程是湿蚀刻；和/或
为了形成所述通孔的蚀刻过程是干蚀刻。
23.根据权利要求11至22所述的方法，其特征在于
所述S/D电极层或一对S/D电极层(104)包括金属，其优选地选自Al、Cu、Ag、和/或Nd或者它们的堆叠或合金，更优选地Al和Cu；
所述S/D电极层或一对S/D电极层(104)具有1nm至5μm的、优选20至100nm的、更加优选
50至70nm的、最优选大约60nm的厚度；
所述栅极层(101)包括金属，其优选地选自Al、Ti、Mo、Cu、Ag、和/或Nd或者它们的堆叠或合金；
所述栅极层(101)具有50nm至500nm的、优选80至400nm的、更加优选100至350nm的、最优选大约300nm的厚度；
所述注入层或一对注入层(103)包括金属氧化物导体；
所述注入层或一对注入层(103)具有1nm至200nm的、优选20至100nm的厚度；
所述栅极绝缘层(102)包括或包含金属或过渡金属氧化物，尤其二氧化硅和/或氮化硅、氧化铝、氧化铪氧化钛、或氧化钛、聚合物材料，例如有机或无机聚合物；
所述栅极绝缘层(102)具有10nm至3μm的、优选50至1000nm的、更加优选100至500nm的、最优选地大约300nm的厚度；
所述基底层(100)包括玻璃、硅、二氧化硅、金属氧化物、过渡金属氧化物、基本金属或聚合材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙酯(PET)、聚甲基丙烯酸甲酯(PMMA)或聚碳酸酯和无机和有机组分的混合物、特别是氧化硅和聚酰亚胺；
所述基底层(100)可选地具有50μm至0.7mm的厚度；
所述半导体层(106)包括至少一种金属氧化物，其选自氧化铟、氧化镓、氧化锌和/或氧化锡；
所述半导体层(106)具有1至100nm的、优选5至30nm的厚度；
所述保护层或一对保护层(105)包括金属氧化物导体、和/或金属，所述金属优选地选自Mo、Ti、Ta、和Cr，更加优选地Mo和Ti；和/或
所述保护层或一对保护层(105)具有10nm至500nm的、优选50至100nm的厚度。
24.根据权利要求11至23所述的方法，其特征在于
所述S/D电极层或一对S/D电极层(104)基本上包括金属，所述金属选自Al、Cu、Ag和Nd，优选地Al和Cu；
所述栅极(101)基本上包括金属，所述金属选自Al、Mo、Cu、Ti、或Nd或者它们的堆叠或合金，优选地Mo/Al/Mo或Ti/Al/Ti的堆叠；
所述注入层或一对注入层(103)基本上包括金属氧化物导体，其选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、以及FTO，优选地ITO、AZO、ATO、以及FTO，更加优选地ITO和AZO；
所述半导体层(106)基本上包括金属氧化物半导体，其选自IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化锡(SnO2)、氧化镓(Ga2O3)、氧化铟(In2O3)、氧化锌(ZnO)；
所述半导体层(106)还包括氮、氟、氯和/或硅；和/或
所述保护层或一对保护层(105)基本上包括金属氧化物导体，其选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、以及FTO，优选地ITO、AZO、ATO、以及FTO，更加优选地ITO和AZO。
25.一种电子器件，其包括根据权利要求1至10的TFT或者由根据权利要求11至24的方法获得的TFT。
26.根据权利要求25所述的电子器件，其特征在于，所述器件是用于显示器、OLED、LCD、EPD、传感器、TFT屏幕、RFID芯片或者太阳能电池的有源矩阵底板。
27.根据权利要求1至10的TFT或者由根据权利要求11至24的方法获得的TFT应用为电子器件。
28.根据权利要求27所述的应用，其特征在于，所述电子器件是用于显示器、OLED、LCD、EPD、传感器、TFT屏幕、RFID芯片或者太阳能电池的有源矩阵底板。
低接触电阻薄膜晶体管
技术领域
背景技术
[0002] 随着现代信息技术发展，各种不同类型的显示器已经被广泛用在诸如移动电话、笔记本电脑、数码相机以及个人数字助理(PDA)的消费类电子产品的屏幕中。在这些显示器中，液晶显示器(LCD)以及有机发光二极管显示器(OLED)由于其重量轻、紧凑以及低能耗的优点是市场中的主流产品。LCD以及OLED这二者的制造过程包括形成在基片上成矩阵布置的半导体器件，并且半导体器件包括薄膜晶体管(TET)。TFT包括源极/漏极、栅极、介电层、基底层、以及活性半导体层。
[0005] 在金属氧化物半导体薄膜晶体管的领域中一个问题在于，在生产的过程中，例如由于包含在TFT内的半导体叠层的高温处理，源极/漏极层的表面非期望地被氧化，这造成了叠层的导电特性变差，也就是说通过造成寄生电阻导致的。
[0006] 现有技术是在源极/漏极层与活性半导体层之间引入缓冲层，所述缓冲层相对于基底层是在S/D电极层(源极/漏极层)上并在活性半导体层下，从而减少S/D电极层氧化(参见专利公开文献US8338226、US8405085、US20120211746、US20120248446、US20130037797和US20130056726)。专利公开文献US8247276启示了在源极/漏极层与活性半导体层之间引入缓冲层，其中，缓冲层相对于基底层是在S/D电极层下且在活性半导体层上。
[0007] 然而，最终的半导体叠层仍易于影响S/D电极层且不具有期望的导电特性。
[0008] 因此，本发明的目的是提供一种半导体叠层，其克服了上述限制并且具有改进的导电特性。
[0009] 本发明的发明人发现由于叠层对正中的例行步骤，例如在提供活性氧化半导体层的高温处理过程中，缓冲层覆盖的源极/漏极层是仅仅竖直被保护的，但未被保护抵抗水平影响，所述水平影响足以显著干扰源极/漏极层的侧表面与活性氧化半导体层之间的接触。
[0010] 因此，即使上述缓冲层被实施为一种改进保护源极/漏极层的措施，该源极/漏极层的氧化也会出现在其与活性氧化半导体层接触的侧表面上。因而，叠层制造过程由于增加接触电阻而仍负面地影响叠层的总导电性。与该发现相符，发明人发现该效应造成了叠层的降低的通态电流(on-current)。
[0011] 此外，发明人吃惊地发现上述问题通过在源极/漏极层的底部设置载流子注入层而得以解决，其中，活性氧化半导体层与栅极绝缘层、注入层和源极/漏极层直接接触。特别有利的是，活性氧化半导体在源极/漏极层上设置，其中所述源极/漏极层在载流子注入层上沉积，并且其中，活性氧化半导体层与栅极绝缘层、注入层和源极/漏极层直接接触。
[0012] 该问题还通过在源极/漏极层的底部上设置载流子注入层而得以解决，其中，注入层与源极/漏极层直接接触，并且活性氧化半导体层经由注入层的侧表面与注入层直接接触且经由S/D电极层的侧表面与S/D电极层直接接触。
[0013] 注入层能够将电子注入到活性氧化半导体层中。
[0014] TFT叠层具有源极/漏极层与半导体层之间的显著降低的接触电阻，导致了通态电流以及电子迁移率的增加。
[0015] 另外，发明人发现进一步有利的是将上述注入层与在源极/漏极层的顶部上布置的保护层相结合，从而在叠层退火处理的过程中防止上述的竖直电极表面氧化。因而，注入层与保护层的结合进一步改善了叠层以及最终的TFT器件的导电性。
发明内容
[0016] 在一个方面中，本发明涉及一种薄膜晶体管(TFT)，所述薄膜晶体管包括基底(100)，所述基底上沉积并造型有栅极层(101)，并且所述薄膜晶体管包括在所述栅极层与所述基底上沉积的栅极绝缘层(102)，其特征在于，晶体管还包括(i)在所述栅极绝缘层之上布置的载流子注入层(103)、(ii)在所述载流子注入层上沉积的源/漏(S/D)电极层(104)、以及(iii)半导体层(106)，其中，TFT被造型以使得所述半导体层直接接触所述栅极绝缘层、所述载流子注入层和所述S/D电极层。
[0017] 在特定的实施例中，所述半导体层(106)在所述载流子注入层(103)和所述S/D电极层(104)之上布置。
[0018] 在不同的实施例中，TFT是底栅底接触结构。
[0019] 在一些实施例中，所述载流子注入层(103)在所述栅极绝缘层(102)上沉积；TFT还包括保护层(105)，其中，所述保护层在所述S/D电极层上沉积；TFT还包括保护层(105)，其中，所述保护层在所述S/D电极层上沉积，并且所述半导体层(106)在所述保护层上被沉积和造型；和/或TFT还包括钝化层(108)，其中，所述钝化层在所述半导体层(106)沉积。在一些实施例中，TFT还包括功能层(107)，其中，所述功能层在所述半导体层(106)上沉积且位于所述半导体层与所述钝化层(108)之间。功能层具有在钝化处理的鼓吹中保持半导体层含氧量的功能。
[0020] 在特定的实施例中，所述半导体层(106)直接接触a)所述栅极绝缘层(102)、b)所述载流子注入层(103)的侧表面、以及c)所述S/D电极层(104)的侧表面。
[0021] 在一些实施例中，所述半导体层(106)直接接触a)所述栅极绝缘层(102)、b)所述载流子注入层(103)的侧表面、以及c)所述S/D电极层(104)的侧表面，所述半导体层(106)与所述S/D电极层(104)的侧表面的接触在所述半导体层(106)与所述载流子注入层(103)的侧表面的接触上方出现。
[0022] 在特定的实施例中，所述半导体层(106)并未位于所述S/D电极层(104)或所述注入层(103)下方；所述半导体层(106)与所述S/D电极层(104)的避开基底的表面接触，或者如果TFT包括保护层(105)的话，则所述半导体层(106)与所述保护层的避开基底的表面接触；TFT包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置；TFT还包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置，并且其中，所述半导体层(106)从所述栅极绝缘层(102)到达所述保护层上方；TFT还包括像素电极；和/或TFT包括一对注入层(103)，所述一对注入层在所述TFT内以相对于所述基底层(100)相同的距离被水平地定位，并且其中，所述两个注入层通过所述半导体层(106)彼此分开，并且其中，TFT包括一对S/D电极层(104)，所述一对S/D电极层在所述TFT内以相对于所述基底层(100)相同的距离被水平地定位，并且其中，所述两个S/D电极层(104)通过所述半导体层(106)彼此分开，并且其中，所述一对S/D电极层(104)位于所述一对注入层(103)上方且与其直接接触。
[0023] 在不同的实施例中，所述S/D电极层(104)包括或包含金属，所述金属优选地选自Al、Cu、Ag、和/或Nd或者它们的堆叠或合金，更加优选地Al或Cu；所述S/D电极层(104)具有10nm至1μm的、优选100至300nm的厚度；所述栅极层(101)包括或包含金属，所述金属优选地选自Al、Ti、Mo、Cu、和/或Nd或者它们的堆叠或合金，优选地Mo/Al/Mo或Ti/Al/Ti的堆叠；所述栅极层(101)具有50nm至500nm的、优选80至400nm的、更加优选100至350nm的、最优选大约300nm的厚度；所述注入层(103)包括或包含金属氧化物导体；所述注入层(103)具有1nm至200nm的、优选10至150nm的、更加优选20至100nm的、最优选大约30至90nm的厚度；所述栅极绝缘层(102)包括或者包含金属氧化物或氮化物或者过渡金属氧化物或氮化物、特别是二氧化硅(SiOx)和/或氮化硅(SiNx)、氧化铝、氧化铪、或氧化钛、聚合材料，例如有机或无机聚合物；所述栅极绝缘层(102)具有10nm至3μm的、优选50至1000nm的、更加优选100至500nm的、最优选大约300nm的厚度；所述基底(100)包括玻璃、硅、二氧化硅、金属氧化物、过渡金属氧化物、基本金属或聚合材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙酯(PET)、聚甲基丙烯酸甲酯(PMMA)、或聚碳酸酯或者无机和有机成分的混合物，尤其氧化硅和聚酰亚胺的混合物；所述基底(100)可选地具有50μm至0.7mm的厚度；所述半导体层(106)包括至少一种金属氧化物，其选自氧化铟、氧化镓、氧化锌和/或氧化锡；和/或所述半导体层(106)具有1至
100nm的、优选5至30nm的厚度。
100nm的、优选5至30nm的厚度。
[0024] 在一些实施例中，所述S/D电极层(104)基本上包括金属，所述金属选自Al、Cu、Ag或Nd或者它们的堆叠或合金，优选地Al或Cu；所述栅极层(101)基本上包括金属，所述金属选自Al、Mo、Cu、或Nd或者它们的堆叠或合金，优选地Mo/Al/Mo或Ti/Al/Ti的堆叠；所述注入层(103)基本上包括金属氧化物导体，其选自铟锡氧化物(ITO)、铝掺杂的氧化锌(AZO)、镓掺杂氧化锌(GZO)、锑锡氧化物(ATO)、锌锡氧化物(ZTO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铝锌锡氧化物(AZTO)、铪铟锌氧化物(HIZO)、镓锡锌氧化物(GTZO)、镓锡氧化物(GTO)、和氟掺杂的氧化锡(FTO)，优选地ITO、AZO、ATO、和FTO，更加优选地ITO和AZO；所述半导体层(106)基本上包括金属氧化物导体，其选自铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化锡(SnO2)、氧化镓(Ga2O3)、氧化铟(In2O3)，氧化锌(ZnO)；和/或所述半导体层(106)还包括氮、氟、氯和/或硅。
[0025] 在特定的实施例中，TFT还包括像素电极。
[0026] 在不同的实施例中，所述保护层(105)包括或基本上包含金属氧化物导体，其优选地选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、和FTO，优选地ITO、AZO、ATO、和FTO，更加优选地ITO和AZO，或者金属，所述金属优选地选自Mo、Ti、Ta、和Cr，更加优选地Mo和Ti；所述保护层(105)具有10nm至500nm的、优选50至100nm的厚度；所述钝化层(108)包括SiOx或SiNx，其中x＝0.1至3；
[0027] 在另一方面中，本发明涉及一种TFT的制造方法，包括以下步骤：提供基底(100)；在所述基底(100)上沉积和造型栅极(101)；在所述栅极(101)和所述基底(100)上沉积栅极绝缘层(102)；其特征在于，所述方法还包括提供在所述栅极绝缘层(102)之上布置的载流子注入层(103)；提供在所述载流子注入层(103)上沉积的S/D电极层(104)；以及提供半导体层(106)，其中，TFT被造型以使得所述半导体层直接接触所述栅极绝缘层(102)、所述载流子注入层(103)、以及所述S/D电极层(104)。
[0028] 在特定的实施例中，所述半导体层(106)在所述载流子注入层(103)和所述S/D电极层(104)之上布置。
[0029] 在不同的实施例中，TFT是底栅底接触结构。
[0030] 在一些实施例中，提供所述载流子注入层(103)包括在所述栅极绝缘层(102)上沉积所述载流子注入层(103)；所述方法还包括提供保护层(105)，其中，所述保护层在所述S/D电极层上沉积；所述方法还包括提供保护层(105)，其中，所述保护层在所述S/D电极层上沉积，并且所述半导体层(106)在所述保护层上被沉积和造型；和/或所述方法还包括提供钝化层(108)，其中，所述钝化层在所述半导体层(106)上沉积。在一些实施例中，方法还包括提供功能层(107)，其中功能层在半导体层(106)上沉积，这是在钝化层(108)在后者上沉积之前的，从而功能层位于半导体层(106)与钝化层(108)之间。
[0031] 在一些实施例中，所述半导体层(106)被设置成其直接接触a)所述栅极绝缘层(102)、b)所述载流子注入层(103)的侧表面、以及c)所述S/D电极层(104)的侧表面。
[0032] 在特定的实施例中，所述半导体层(106)被设置成，所述半导体层(106)与所述S/D电极层(104)的侧表面的接触在所述半导体层(106)与所述载流子注入层(103)的侧表面的接触上方出现。
[0033] 在不同的实施例中，所述半导体层(106)被设置成，所述半导体层(106)并未位于所述S/D电极层(104)或所述注入层(103)下方；所述半导体层(106)被设置成，所述半导体层(106)与所述S/D电极层的避开基底的表面接触，或者如果TFT包括保护层(105)的话，则所述半导体层(106)与所述保护层的避开基底的表面接触；TFT包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置；TFT还包括保护层(105)，其中，所述保护层在S/D电极层(104)之上布置，并且其中，所述半导体层(106)被设置成所述半导体层(106)从所述栅极绝缘层(102)到达所述保护层上方；所述方法还包括提供通孔；和/或所述方法还包括提供像素电极。
[0034] 在一些实施例中，所述栅极的沉积和造型包括光刻和蚀刻过程或其它合适的造型技术，包括但不限于光造型印刷、包含喷墨印刷、激光造型等；在所述栅极和所述基底上沉积所述栅极绝缘层包括化学蒸镀(CVD)；提供所述载流子注入层(103)包括所述载流子注入层(103)的溅镀；在载流子注入层(103)上沉积S/D电极层(104)包括S/D电极层(103)的蒸镀；TFT的造型包括在一个步骤中光刻和蚀刻所述注入层(103)和S/D电极层(104)；提供所述半导体层(106)包括经由溅镀、旋涂或狭缝式挤压涂布来沉积所述半导体层；提供所述半导体层(106)包括经由光刻和蚀刻来造型所述半导体层；所述钝化层(108)和可选地功能层的沉积包括经由CVD进行涂覆；所述通孔通过光刻和蚀刻被形成；提供所述像素电极包括通过溅镀来沉积所述像素电极；和/或提供所述像素电极包括通过光刻和蚀刻来造型所沉积的像素电极。
[0035] 在特定的实施例中，提供所述注入层(103)和S/D电极层(104)包括通过光刻和蚀刻来造型所述注入层(103)和S/D电极层(104)，导致形成一对注入层和一对S/D电极层。
[0036] 在一些实施例中，所述方法包括提供保护层(105)，并且所述注入层(103)、所述S/D电极层(104)、以及所述保护层(105)的提供包括通过光刻和蚀刻来造型所述注入层(103)、所述S/D电极层(104)、以及所述保护层(105)，导致形成一对注入层、一对S/D电极层、以及一对保护层(105)。
[0037] 在不同的实施例中，提供所述半导体层(106)包括沉积所述半导体层(106)，以使得所述一对注入层通过所述半导体层(106)彼此分开，并且所述一对S/D电极层(104)通过所述半导体层(106)彼此分开，并且其中，所述一对S/D电极层(104)位于所述一对注入层(103)上方且与其直接接触；或者提供所述半导体层(106)包括沉积所述半导体层(106)，以使得所述一对注入层通过所述半导体层(106)彼此分开，并且所述一对S/D电极层(104)通过所述半导体层(106)彼此分开，并且所述一对保护层(105)通过所述半导体层(106)彼此分开，并且其中，所述一对保护层(105)位于所述一对S/D电极层(104)上方且与其直接接触，并且所述一对S/D电极层(104)位于所述一对注入层(103)上方且与其直接接触。
[0038] 在一些实施例中，为了获得所述栅极层(101)、所述一对电极(104)、所述一对注入层(104)、以及所述一对保护层(105)的蚀刻过程是干或湿蚀刻；为了获得所述半导体层(106)和所述像素电极层的蚀刻过程是湿蚀刻；和/或为了形成所述通孔的蚀刻过程是干蚀刻。
[0039] 在特定的实施例中，所述S/D电极层或一对S/D电极层(104)包括或包含金属，其优选地选自Al、Cu、Ag、和/或Nd或者它们的堆叠或合金，更优选地Al和Cu；所述S/D电极层或一对S/D电极层(104)具有10nm至500nm的、优选100至300nm的厚度；所述栅极层(101)包括或包含金属，其优选地选自Al、Ti、Mo、Cu、和Nd或者它们的堆叠或合金，更优选地Mo/Al/Mo或Ti/Al/Ti的堆叠；所述栅极层(101)具有50nm至500nm的、优选80至400nm的、更加优选100至350nm的、最优选大约300nm的厚度；所述注入层或一对注入层(103)包括或包含金属氧化物导体；所述注入层或一对注入层(103)具有1nm至200nm的、优选20至100nm的厚度；所述栅极绝缘层(102)包括或包含金属或过渡金属氧化物，尤其二氧化硅和/或氮化硅、氧化铝、氧化铪氧化钛、或氧化钛、聚合物材料，例如有机或无机聚合物；所述栅极绝缘层(102)具有10nm至3μm的、优选50至1000nm的、更加优选100至500nm的、最优选地大约300nm的厚度；所述基底层(100)包括玻璃、硅、二氧化硅、金属氧化物、过渡金属氧化物、基本金属或聚合材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙酯(PET)、聚甲基丙烯酸甲酯(PMMA)或聚碳酸酯和无机和有机组分的混合物、特别是氧化硅和聚酰亚胺；所述基底层(100)可选地具有50μm至0.7mm的厚度；所述半导体层(106)包括至少一种金属氧化物，其选自氧化铟、氧化镓、氧化锌和/或氧化锡；所述半导体层(106)具有1至200nm的、优选1至100nm的、更优选1至50nm的、最优选大约10nm的厚度；所述保护层或一对保护层(105)包括或包含金属氧化物导体、和/或金属，所述金属优选地选自Mo、Ti、Ta、和Cr，更加优选地Mo和Ti；和/或所述保护层或一对保护层(105)具有1nm至5μm的、优选5至100nm的厚度。
[0040] 在特定的实施例中，所述S/D电极层或一对S/D电极层(104)基本上包括金属，所述金属优选Al、Cu、Ag和/或Nd或者它们的堆叠或合金，优选地Al和Cu；所述栅极(101)基本上包括金属，所述金属选自Al、Mo、Cu、Ti、或Nd，优选地Mo/Al/Mo或Ti/Al/Ti的堆叠；所述注入层或一对注入层(103)基本上包括金属氧化物导体，其选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、以及FTO，优选地ITO、AZO、ATO、或FTO，更加优选地ITO或AZO；所述半导体层(106)基本上包括金属氧化物半导体，其选自IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化锡(SnO2)、氧化镓(Ga2O3)、氧化铟(In2O3)、氧化锌(ZnO)；所述半导体层(106)还包括氮、氟、氯和/或硅；和/或所述保护层或一对保护层(105)基本上包括选自Mo、Ti、Ta、或Cr的、优选Mo和Ti的金属，或者基本上包括金属氧化物导体，其选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、以及FTO，优选地ITO、AZO、ATO、以及FTO，更加优选地ITO和AZO。
[0041] 在另一方面中，本发明涉及一种电子器件，其包括如在此所公开的TFT或者由如在此所公开的方法获得的TFT。
[0043] 在另一方面中，本发明涉及如在此所公开的TFT或者由如在此所公开的方法获得的TFT应用为电子器件。
[0046] 图1示出了半导体叠层，其大体上被包含在现有技术的TFT中。为了简化，基底层(100)未示出。叠层包括栅极层(101)、栅极绝缘层(102)、一对S/D电极层(104)、一对保护层(105)、以及半导体层(106)。
[0047] 图2示出了根据现有技术的半导体叠层。该叠层包括基底层(100)、栅极层(101)、栅极绝缘层(102)、S/D电极层(104)、氧化层(107)、以及半导体层(106)。例如由于叠层退火过程中的高生产温度，一部分导电层可以被氧化以形成层107。因此，形成了电极的S/D电极层(104)可能损失与半导体层(106)的有效直接接触。这使得半导体叠层、特别关于通态电流的导电能力变差。
[0048] 图3示出了根据本发明的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、位于电极层的表面上的氧化层(107)、以及半导体层(106)。由于甚至是在氧化层(107)存在情况下的注入层(103)的存在，所以高效的电流传输通过叠层是可行的，这是因为注入层(103)调解了电极层(104)与半导体层(106)之间的接触。
[0049] 图4示出了本发明的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、以及半导体层(106)。TFT被造型成半导体层(106)直接接触栅极绝缘层(102)、载流子注入层(103)以及S/D电极层(104)。具体地，半导体层(106)与a)栅极绝缘层(102)、b)注入层(103)的侧表面、以及c)S/D电极层(104)的侧表面直接接触。在该实施例中，注入层(103)的侧表面与半导体层(106)之间的接触在S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，基底层(100)限定了TFT的底部。在该实施例中，半导体层(106)未接触S/D电极层(104)的避开基底的表面。
[0050] 图5示出了本发明的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、以及半导体层(106)。TFT被造型成半导体层(106)直接接触栅极绝缘层(102)、载流子注入层(103)以及S/D电极层(104)。具体地，半导体层(106)与a)栅极绝缘层(102)、b)注入层(103)的侧表面、c)S/D电极层(104)的侧表面直接接触。在该实施例中，注入层(103)的侧表面与半导体层(106)之间的接触在S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中，基底层(100)限定了TFT的底部。在该实施例中，半导体层(106)接触S/D电极层(104)的避开基底的表面并且从栅极绝缘层(102)上方开始、跨越注入层(103)和S/D电极层(104)的侧表面、到达S/D电极层(104)的避开基底的表面。
[0051] 图6示出了本发明的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、保护层(105)、以及半导体层(106)。TFT被造型成半导体层(106)直接接触栅极绝缘层(102)、载流子注入层(103)以及S/D电极层(104)。具体地，半导体层(106)与a)栅极绝缘层(102)、b)注入层(103)的侧表面、以及c)S/D电极层(104)的侧表面直接接触。在该实施例中，注入层(103)的侧表面与半导体层(106)之间的接触在S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中，基底层(100)限定了TFT的底部。在该实施例中，半导体层(106)接触保护层(105)的避开基底的表面，并且从栅极绝缘层(102)上方开始、跨越注入层(103)、S/D电极层(104)和保护层(105)的侧表面、到达保护层(105)的避开基底的表面。
[0052] 图7示出了本发明的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、一对注入层(103)、一对S/D电极层(104)、一对保护层(105)、以及半导体层(106)。TFT被造型成半导体层(106)直接接触栅极绝缘层(102)、载流子注入层(103)以及S/D电极层(104)。在该实施例中，这对侧注入层(103)的侧表面与半导体层(106)之间的接触在这对S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中，基底层(100)限定了TFT的底部。在该实施例中，半导体层(106)接触这对保护层(105)的避开基底的表面，并且从栅极保护层(102)上方开始、跨越这对注入层(103)、这对S/D电极层(104)、以及这对保护层(105)的侧表面到达这对保护层(105)的避开基底的表面。
[0053] 图8示出了分析两种不同薄膜结构的通态电流的对比试验的结果。结构a)参见左半图示出了与根据现有技术的TFT结构对应的结果；而b)参见右半图示出了与根据本发明的TFT结构对应的结果，其中所述根据本发明的TFT结构包括位于S/D电极层下方的一对注入层。从图中可以看出，具有结构b)的TFT与具有结构a)的TFT相比，具有更高的通态电流以及更高的电子迁移率。
[0054] 图9示出了本发明的底栅底接触结构(BGBC)的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、一对注入层(103a、103b)、一对S/D电极层(104a、104b)、一对保护层(105a、105b)、半导体层(106)、功能层(107)以及钝化层(108)。TFT被造型以使得半导体层(106)直接接触栅极绝缘层(102)、载流子注入层(103)以及S/D电极层(104)。在该实施例中，这对注入层(103)的侧表面与半导体层(106)之间的接触出现在这对S/D电极层(104)的侧表面与半导体层(106)之间的接触下方，其中，基底层(100)限定了TFT的底部。在该实施例中，半导体层(106)接触这对保护层(105)的避开基底的表面，从栅极绝缘层(102)上方开始、跨越这对注入层(103)、这对S/D电极层(104)和这对保护层(105)的侧表面、到达这对保护层(105)的避开基底的表面。功能层(107)在半导体上沉积，并且钝化层(108)在功能层(107)和保护层(105a、105b)上沉积。
[0055] 图10示出了本发明的底栅顶接触结构(BCE1)的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、一对注入层(103a、103b)、一对S/D电极层(104a、104b)、一对保护层(105a、105b)、半导体层(106)、功能层(107)以及钝化层(108)。TFT被造型以使得半导体层(106)直接接触栅极绝缘层(102)、载流子注入层(103a、103b)以及功能层(107)。在该实施例中，这对注入层(103a、103b)的侧表面与半导体层(106)之间的接触发生在功能层(107)与这对注入层(103a、103b)的侧表面之间的接触下方，其中，基底层(100)限定了TFT的底部。在该实施例中，半导体层(106)仅仅在栅极绝缘层上沉积，并且仅仅接触注入层(103a、103b)和功能层(107)。功能层(107)在半导体层上沉积，并且钝化层(108)在功能层(107)以及造型后的保护层(105a、105b)上沉积，以使得钝化层接触保护层(105a、105b)、S/D电极层(104a、104b)的侧表面、注入层(103a、103b)的侧表面以及功能层(107)的顶部。
[0056] 图11示出了本发明的底栅顶接触结构(BCE2)的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、一对注入层(103a、103b)、一对S/D电极层(104a、104b)、一对保护层(105a、105b)、半导体层(106)、功能层(107)以及钝化层(108)。TFT被造型以使得半导体层(106)直接接触栅极绝缘层(102)、载流子注入层(103a、103b)以及功能层(107)。在该实施例中，这对注入层(103a、103b)的侧表面与半导体层(106)之间的接触发生在功能层(107)与这对注入层(103a、103b)的侧表面之间的接触下方，其中，基底层(100)限定了TFT的底部。在该实施例中，功能层(107)接触这对保护层(105a、105b)的避开基底的表面，并且从半导体层(106)上方开始、跨越这对注入层(103a、103b)的、这对S/D电极层(104a、104b)的、以及这对保护层(105a、105b)的侧表面到达这对保护层(105a、105b)的避开基底的表面。在该实施例中，半导体层(106)仅仅在栅极绝缘层上沉积并且仅仅接触注入层(103a、103b)以及功能层(107)。功能层(107)在半导体(106)上沉积，并且保护层(105a、105b)和钝化层(108)在功能层(107)和造型后的保护层(105a、105b)上沉积。
[0057] 图12示出了本发明的底栅顶接触结构(ESL)的TFT，其包括基底层(100)、栅极层(101)、栅极绝缘层(102)、一对注入层(103a、103b)、一对S/D电极层(104a、104b)、一对保护层(105a、105b)、半导体层(106)、功能层(107)、钝化层(108)以及蚀刻终止层。该结构与如图10所示的类似，差别在于出现在功能层(107)上的ESL(109)。
具体实施方式
[0058] 如上所述，本发明的目的是提供改进的TFT叠层，其导电特性不受到叠层制造过程束缚并且更加稳定。
[0059] 已知的TFT叠层的典型组件可以如图1所示。那里，在(未示出的)基底层上布置栅极层(101)，所述栅极层由栅极绝缘层(102)覆盖。在其上，S/D电极层(104)和缓冲层(105)设置。在造型处理的过程中，一对S/D电极层(104)和一对缓冲层(105)可以被形成。半导体层(106)在该组件上设置，从这对缓冲层中的一个构件上方到达另一个构件的上方，因而填充了两对层之间的间隙。在该结构中，这对层(104)和(105)中的每个构件以侧表面接触半导体层(106)。
[0060] 在该组件的处理过程中，例如由于高温处理，S/D电极层(104)可以劣化，从而该层的一部分形成了具有比原始层(104)更低导电率的层(107)。层(107)可以是氧化的S/D电极层。该层107可以在S/D电极层(104)与半导体层(106)之间的整个接触表面上伸展，并因而增加了S/D电极层(104)与半导体层(106)之间的接触电阻。
[0061] 图2示出了现有技术的TFT叠层，其与图1的叠层类似，但区别在于没有缓冲层(105)。在这些情况下，上述层(107)可以伸展跨越S/D电极层(104)的整个避开基底的表面，同时到达S/D电极层(104)与半导体层(106)之间的交界处。在这些情况下，S/D电极层(104)与半导体层(106)之间的接触电阻由于层(107)的出现而增加。
[0062] 发明人令人吃惊地发现通过以下措施解决了S/D电极层(104)与半导体层(106)之间的接触电阻的问题，即在源极/漏极层(104)的底部上设置载流子注入层(103)，其中，半导体层(106)直接接触栅极绝缘层(102)、注入层(103)、和S/D电极层(104)。
[0063] 一方面，本发明因而涉及一种薄膜晶体管(TFT)，其包括基底(100)以及栅极绝缘层(102)，在所述基底上沉积并造型有栅极层(101)，并且在栅极层和基底上沉积所述栅极绝缘层，其特征在于，TFT还包括(i)在所述栅极绝缘层之上布置的载流子注入层(103)；(ii)源极/漏极层(S/D电极层)(104)，其在所述载流子注入层上沉积；以及(iii)半导体层(106)，其中，所述TFT被造型以使得半导体层直接接触栅极绝缘层、载流子注入层以及S/D电极层。
[0064] 术语“薄膜晶体管(TFT)”根据本发明指的是这样一种半导体叠层，其包括至少6个层，即至少半导体层(106)、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、以及基底层(100)。在特定的实施例中，其还包括保护层、通孔以及像素电极。
[0065] 术语“在之上布置”指的是特定的层在TFT叠层中的位置，并且意味着第一层在TFT内是在第二层的上方，前提条件是第一层距基底层的距离大于第二层距基底层的距离，其中，第一层和第二层相对于基底层必须具有同一方位。此外，该术语包括层结构，其中，第一层在第二层的直接上方布置，意味着这两个层彼此直接接触或者第一层与第二层由至少一个或多个附加的层彼此分开。
[0066] 术语“在其上沉积”在层的上下文中意味着第一层在第二层之上布置，其中，第一层和第二层彼此直接接触。
[0067] 术语“与直接接触”或“直接接触”意味着特定的层直接接触另一层，排除了第三层位于这两个层之间的可能性。该术语还意味着与多个注入层和/或多个半导体层有关的直接接触，其中多个注入层彼此直接接触，多个半导体层彼此直接接触，导致了注入层与半导体层之间的直接接触。在特定的实施例中，两个层之间的直接接触允许这两个层之间的电流传导。
[0068] 术语“造型”在本发明的上下文中意味着操纵整个TFT的一个或多个层的结构以获得特定的层图案。例如，未结构化的层可以通过光刻法以及蚀刻处理被造型，以获得期望的层尺寸和结构，例如一对注入层。无论怎样参照通过光刻和蚀刻层来对其进行造型，应当清楚的是作为对这的替代，其它合适的造型技术可以被采用，包括但不限于光学造型、印刷，包含喷墨印刷、激光造型等。换句话说，由本发明所考虑且完全涵盖的是，在此描述的由光刻和蚀刻所执行的每一个步骤可以类似地通过包括上述所列的那些合适的造型技术来执行。
[0069] 正如在此互换采用的术语“基底层”或“基底”指的是用作为半导体叠层的载体的层。
[0070] 术语“栅极层”指的是控制电流从源极跨越半导体层到达漏极的流动的电极。
[0071] 术语“栅极绝缘层”指的是介电材料的层。这种层在半导体叠层的工作温度用作为绝缘子。
[0072] 在此交替采用的术语“注入层”或“载流子注入层”意味着这样一种材料的层，其能够将电流从S/D电极层传导至半导体层或者反之亦然。
[0073] 术语“源极和漏极层”指的是一种、可选造型的、层或层堆叠，其与TFT的半导体层直接欧姆接触。S/D电极层是这样一种材料的层，其至少是导电的。
[0074] 术语“欧姆接触”被用于定义一种合适的电极活性氧化半导体层接触。特别地，欧姆接触可以被定义为相对于半导体的体或扩展电阻具有可忽略的接触电阻的接触，Sze，Physics of Semiconductor Devices，Second Edition，1981，page 304。正如进一步在该文献中所提，合适的欧姆接触将不会显著改变其所附接的器件的性能，并且可以供应具有压降的任何所需的电流，其中所述压降与跨越器件的活性区域的压降相比适当更小。
[0075] 术语“半导体层”指的是活性氧化半导体层。在TFT中，半导体叠层具有1与50cm2/Vs之间的载流子迁移率(以50V栅-源-电压、50V漏-源-电压、1cm沟道宽度以及20μm沟道长度测量)，其中，这可以通过“Gradual channel approximation”来确定。为此目的，用于经典MOSFET(金属-氧化物-半导体场效应晶体管)的共识可以被应用。在线性范围内，如下采用：
[0076] ID＝W/L Ciμ(UGS-UT-UDS/2)UDS (1)
[0078] 在饱和区域中，漏电流与栅电压之间的二次方相关性适用，其在此被用于确定电荷载流子迁移率：
[0079] ID＝W/(2L)Ciμ(UGS-UT)2 (2)
[0080] 在特定的实施例中，半导体层(106)包括选自氧化铟、氧化镓、氧化锌和/或氧化锡的至少一种金属氧化物。
[0081] 在一些实施例中，半导体层包括选自氧化铟、氧化镓、氧化锌和/或氧化锡的至少一种金属氧化物以及选自锑、铪和铝的至少一种金属。
[0082] 在一些实施例中，半导体层(106)基本上包括选自IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化锡(SnO2)、氧化镓(Ga2O3)、氧化铟(In2O3)以及氧化锌(ZnO)的金属氧化物半导体。
[0083] 在一些实施例中，半导体层(106)基本上包括选自IGZO、ITZO、ITO、GZO、ZTO、IZO、氧化铟(In2O3)以及氧化锌(ZnO)的金属氧化物半导体。
[0084] 在不同的实施例中，半导体层基本上包括ITO。
[0085] 在不同的实施例中，半导体层基本上包括IGO。
[0086] 在不同的实施例中，半导体层基本上包括氧化铟(In2O3)。
[0087] 为了改善TFT功能，半导体层(106)还可以包括氮、氟、氯、和/或硅。
[0088] 通常，半导体层(106)具有1至100nm、优选5至30nm的厚度。
[0089] 在一些实施例中，半导体层具有1至100nm、优选2至80nm、更加优选5至30nm的厚度。
[0090] 基底层(100)优选包括玻璃、硅、二氧化硅、金属氧化物、过渡金属氧化物、基本金属或聚合物材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚甲基丙烯酸甲酯(PMMA)、或者聚碳酸酯或无机成分与有机成分的混合物、特别氧化硅与聚酰亚胺的混合物。
[0091] 通常，基底(100)具有50μm与0.7mm之间的厚度。基底在所公开的所有实施例中可以选自以下材料，包括但不限于玻璃、塑料膜、金属膜、纸张等。
[0092] 大体上，栅极层(101)包括金属，优选地选自Al、Ti、Mo、Cu、Ag、和/或Nd或者它们合金的堆叠，更加优选地Mo/Al/Mo或Ti/Al/Ti的堆叠。
[0093] 优选地，栅极层(101)具有50nm至500nm、优选80至400nm、更加优选100至350nm、最优选大约300nm的厚度。
[0094] 根据本发明的栅极绝缘层(102)优选地包括或包含金属氧化物或者金属氮化物或者过渡金属氧化物或过渡金属氮化物、特别二氧化硅和/或氮化硅、氧化铝、氧化铪、或氧化钛、聚合物材料、例如有机聚合物或无机聚合物。
[0095] 此外，栅极绝缘层(102)优选地具有10nm至3μm、优选50至1000nm、更加优选100至500nm、最优选大约300nm的厚度。
[0096] 在一些实施例中，注入层(103)包括金属氧化物导体，选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、以及FTO、优选地ITO、AZO、ATO、和FTO、更加优选地ITO和AZO。优选地，注入层(103)基本上包括ITO。
[0097] 优选地，注入层(103)具有1nm至200nm、优选10至150nm、更加优选20至100nm、最优选大约30至90nm的厚度。
[0098] 在一些实施例中，S/D电极层(104)包括金属，优选地选自Al、Cu、Ag、和/或Nd或者它们的堆叠或合金。
[0099] 在不同的实施例中，S/D电极层(104)基本上包括金属，其选自Al、Cu、Ag和/或Nd或者它们的堆叠或合金、优选Al和/或Cu。
[0100] 典型地，S/D电极层(104)具有10nm至1μm、优选100至300nm的厚度。
[0101] 术语“金属”在此理解为各种金属、各种半金属、以及各种过渡金属。因此，术语“金属氧化物”指的是各种金属、各种半金属、以及各种过渡金属的氧化物。
[0102] 最终的TFT叠层具有S/D电极层与半导体层之间的显著降低的接触电阻，导致了通态电流和电子迁移率的增加。
[0103] 在特定的实施例中，半导体层(106)在载流子注入层(103)和S/D电极层(104)之上布置。这意味着半导体层(106)的至少一部分在载流子注入层(103)和S/D电极层(104)之上布置。半导体层的其它部分可以在TFT叠层中这样地定位，以使得半导体层距基底层具有与载流子注入层(103)和S/D电极层(104)相同的距离，其中，半导体层、载流子注入层和S/D电极层相对于基底层具有相同的方位/定向。
[0104] 在不同的实施例中，TFT为底栅底接触结构。
[0105] 术语“底栅结构”或“顶栅结构”与TFT相关联地采用，取决于栅极层相对于基底层的位置是否位于S/D电极层之下或之上。如果栅极层位于S/D电极层之下，则称为底栅结构，而如果栅极层位于S/D电极层之上，则称为顶栅结构。
[0106] 术语“底接触”和“顶接触”也指的是TFT叠层结构。在“顶接触”结构中，S/D电极层的至少一部分从上方直接接触半导体层，意味着在避开基底的表面上直接接触。替代地，S/D电极层以距基底同半导体层相同的距离被水平地定位，并且经由侧表面接触半导体层。在“底接触”结构的情况中，半导体层的至少一部分接触S/D电极层的避开基底的表面。
[0107] 术语“侧表面”在特定的实施例中指的是层表面，该表面与TFT的基底层不平行。典型地，层的侧表面具有与该层的与基底层平行的表面相比更小的表面面积。另外典型地，经过相应层的纵向轴线多少垂直于层的侧表面。
[0108] 在一些实施例中，载流子注入层(103)在栅极绝缘层(102)上沉积。这意味着在栅极绝缘层与载流子注入层之间存在直接接触。然而，在特定的实施例中，附加的层可以位于注入层与栅极绝缘层之间，只要半导体层直接接触栅极绝缘层、注入层和S/D电极层。
[0109] 根据本发明的TFT的示意性非限制的图示可以在图3中发现。与图2的层组件相比，本发明的TFT包括附加的注入层(103)。如果增加源极/漏极层(104)与半导体层(106)之间的接触电阻的层(107)被形成的话，则注入层(103)确保了从源极/漏极层(104)至半导体层(106)的以及反之亦然的间接电流并因而降低了接触电阻。
[0110] 此外，发明人发现甚至更加有利的是，上述注入层(104)与在源极/漏极层(104)之上布置的保护层(105)相结合，从而在叠层退火处理过程中防止上述源极/漏极层(104)劣化。因而，注入层和保护层的结合进一步改善了叠层以及最终的TFT器件的导电性。
[0111] 在不同的实施例中，TFT还包括保护层(105)，其中，保护层在S/D电极层上沉积。
[0112] 术语“保护层”指的是半导体叠层的防止S/D电极层劣化的层。具体地，保护层在TFT的组装过程中、特别在S/D电极层的蚀刻和提供半导体层的过程中防止S/D电极层的氧化。
[0113] 在特定的实施例中，保护层(105)包括金属氧化物导体，和/或金属，优选地选自Mo、Ti、Ta、和Cr、更加优选地Mo和Ti。
[0114] 在不同的实施例中，保护层(105)具有1nm至5μm、优选5至100nm、更加优选15至70nm、最优选大约60nm的厚度。
[0115] 优选地，保护层(105)基本上包括金属，优选地选自Mo、Ti、Ta、和Cr、更加优选地Mo和Ti；或者金属氧化物，优选地选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、和FTO、优选地ITO、AZO、ATO、和FTO、更加优选地ITO和AZO。
[0116] 在一些实施例中，TFT还包括保护层(105)，其中，保护层在S/D电极层上沉积，并且半导体层(106)在保护层上沉积并造型。
[0117] 在不同的实施例中，TFT还包括钝化层(108)，其中，钝化层在半导体层(106)上沉积和/或如果TFT包括保护层的话则钝化层在保护层(105)上沉积。取决于TFT的方位/定向，钝化层可以是TFT的最顶层，并且可以(i)在半导体层(106)和保护层(105)上沉积；或者(ii)在保护层(105)上沉积；或者(iii)在保护层(105)和蚀刻终止层(109)上沉积。钝化层(108)可以具有300至3000nm的厚度。
[0118] 在不同的实施例中，TFT还包括功能层(107)，其在半导体层(106)上并且可选地取决于TFT的方位和设定而在保护层(105)上沉积。在此类实施例中，功能层(107)可以(i)在一方面钝化层(108)与半导体层(106)和可选地另一方面保护层(105)之间定位。功能层可以具有5至100nm、优选地5至30nm的厚度。典型地，功能层(107)具有1至500nm、优选5至200nm的厚度。优选地，功能层(107)基本上包括金属氧化物绝缘子，其选自氧化铝、氧化硅、氮化硅、氧化钇、氧化镓、氧化铪、氧化钛、氧化镁、碱金属氧化物、碱土金属氧化物和它们的混合物。最优选地，功能层(107)基本上包括氧化铝、氧化钇和氧化钛。
[0119] 在此与层之一关联使用的术语“(层的)堆叠”指的是这样一种层，其本身还包括不止一个的离散层。层的堆叠因而可以包括2、3、4、5、6、7、8、9、10或更多个层，它们彼此上下堆叠且一起形成了在此所限定的层之一。堆叠的不同的层可以具有不同的成分和厚度。
[0120] 术语“钝化层”意味着覆盖半导体层的层，其用于增加半导体叠层的力学稳定性以及保护。
[0121] 在一些实施例中，钝化层包括SiOx或SiNx，而在其它实施例中，钝化层基本上包括SiOx或SiNx，其中x＝0.1至3。
[0122] 在特定的实施例中，半导体层(106)直接接触a)栅极绝缘层(102)、b)载流子注入层(103)的侧表面、以及c)S/D电极层(104)的侧表面。
[0123] 在一些实施例中，半导体层(106)直接接触a)栅极绝缘层(102)、b)载流子注入层(103)的侧表面、以及c)S/D电极层(104)的侧表面，并且半导体层(106)与S/D电极层(104)的侧表面的接触在半导体层(106)与载流子注入层(103)的侧表面的接触上方出现。
[0124] 在特定的实施例中(参看图4)，本发明的TFT叠层包括基底层(100)、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、以及半导体层(106)。半导体层(106)与a)栅极绝缘层(102)、a)注入层(103)的侧表面、和c)S/D电极层(104)的侧表面直接接触。在该实施例中，注入层(103)的侧表面与半导体层(106)之间的接触在S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中，基底层(100)限定了TFT叠层的底部。
[0125] 作为非限制性实施例，参看图4，本发明的TFT叠层可以包括基底层(100)、栅极(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、以及半导体层(106)。半导体层(106)与a)栅极绝缘层(102)、b)注入层(103)的侧表面、和c)S/D电极层(104)的侧表面直接接触。在该实施例中，注入层(103)的侧表面与半导体层(106)之间的接触在S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中基底层(100)限定了TFT的底部。。请注意，在该实施例中，半导体层接触S/D电极层的和注入层的侧表面，但是未延伸到S/D电极层(104)上方。因而，半导体层未接触导电层的避开基底的表面。
[0126] 请注意，图4在此提到用于示意性的目的，且不应理解为限制了实施例。例如，在图4中公开的S/D电极层(104)还可以向上延伸至一竖直位置，该位置与半导体层(106)的最远部分相比更远离基底层。另外，在特定的实施例中，S/D电极层(104)可以附加地从上方接触半导体层(106)，意味着导电层接触活性氧化物半导体层的避开基底的表面。
[0127] 此外，在本发明的替代实施例中，TFT叠层类似于之前的实施例中，区别在于半导体层到达S/D电极层(104)之上(参见图5)。这种叠层包括基底层(100)、栅极(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、以及半导体层(106)。半导体层(106)与a)栅极绝缘层(102)、b)注入层(103)的侧表面、和c)S/D电极层(104)的侧表面直接接触。在该实施例中，注入层(103)的侧表面与半导体层(106)之间的接触在S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中，基底层限定了叠层的底部。此外，如上所述，半导体层(106)可以从栅极绝缘层(102)到达S/D电极层(104)上方。
[0128] 在一些实施例中，半导体层(106)与S/D电极层(104)的避开基底的表面接触，或者如果TFT包括保护层(105)，则半导体层(10)与保护层的避开基底的表面接触。
[0129] 在不同的实施例中，TFT包括保护层(105)，其中，保护层在S/D电极层(104)之上布置。
[0130] 在一些实施例中，TFT还包括保护层(105)，其中，保护层在S/D电极层(104)之上布置，并且，半导体层(106)从栅极绝缘层(102)到达保护层上方。
[0131] 例如，本发明的在此描述的TFT叠层还包括保护层(105)(参见图6)。这种TFT包括基底层(100)、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、保护层(105)、以及半导体层(106)。半导体层(106)与a)栅极绝缘层(102)、b)注入层(103)的侧表面、和c)S/D电极层(104)的侧表面直接接触。在该实施例中，注入层(103)的侧表面与半导体层(106)之间的接触在S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中，基底层限定了叠层的底部。此外，半导体层(106)从栅极绝缘层(102)到达保护层(105)上方。
[0132] 在特定的实施例中，半导体层(106)并未位于S/D电极层(104)或注入层(103)之下。因此，从本发明排除了这样类型的TFT结构，其中半导体层(106)位于注入层(103)和S/D电极层(104)之上或者位于这两个层之下。
[0133] 在不同的实施例中，TFT还包括像素电极。
[0134] 在特定的实施例中，注入层的至少一部分可以在与半导体层所在的平面大致平行的平面中被定向。注入层可以部分地或整个地与相邻的S/D电极层共延伸。
[0135] 在本文所述的所有实施例中，半导体叠层可以包括一对S/D电极层以及一对注入层来替代S/D电极层和注入层。还包括保护层的实施例在此被公开为包括一对保护层，如果一对注入层和一对S/D电极层出现的话。
[0136] 因此，在一些实施例中，TFT包括一对注入层(103)，它们水平地位于TFT内具有相对于基底层(100)同样的距离，并且这两个注入层通过半导体层(106)彼此分开，并且TFT包括一对S/D电极层(104)，它们水平地位于TFT内具有相对于基底层(100)同样的距离，并且这两个S/D电极层(104)通过半导体层(106)彼此分开，并且这对S/D电极层(104)在这对注入层(103)之上定位并与这对注入层(103)直接接触。
[0137] 术语“一对层”指的是半导体叠层内的两个层，这两个层可以由单个层被造型而获得，例如通过光刻和蚀刻，导致在层内形成间隙并且形成两个单独的层。每个层或者这对层大体上具有距基底层相同的距离。
[0138] 术语“水平地位于半导体叠层内具有相对于至少一个基底层同样的距离”指的是一对层的特征，具体地这样的事实其具有同样的水平轮廓以及距基底层的同样的距离。
[0139] 术语“通过半导体层彼此分开”意味着两个层彼此由间隙分开并且半导体层位于这两个层之间的间隙内，其中半导体层的出现并不限制于间隙的延伸度。
[0140] 作为实例，本发明的TFT叠层可以包括基底层(100)、栅极层(101)、栅极绝缘层(102)、一对注入层(103)、一对S/D电极层(104)、一对保护层(105)、以及半导体层(106)(参见附图7)。半导体层(106)与a)栅极绝缘层(102)、b)这对注入层(103)的侧表面、和c)这对S/D电极层(104)的侧表面直接接触。在该实施例中，这对注入层(103)的侧表面与半导体层(106)之间的接触在这对S/D电极层(104)的侧表面与半导体层(106)之间的接触下方出现，其中，基底层限定了叠层的底部。此外，半导体层(106)从栅极绝缘层(102)到达保护层(105)上方。在该结构中，这对S/D电极层受到保护，并且确保了电流在S/D电极层与半导体层(106)之间的高效流动。
[0141] 在特定的实施例中，TFT叠层还可以包括在半导体层(106)的避开基底的表面上沉积的金属氧化物层，如WO2013/050221A1所公开那样。该金属氧化物层可以包括这样的金属氧化物，其选自氧化镓、氧化锌、氧化锡、氧化铪、氧化硅、氧化铝、氧化钛、碱金属氧化物、碱土金属氧化物以及它们的混合物。涉及半导体层和金属氧化物层的成分的WO2013/050221A1的全文因此结合在此引作参考。
[0142] 如果术语“碱金属”或“碱土金属”被一直采用的话，则落入相应组中的所有金属被公开。这意味着如果特定的实施例包括碱金属或碱土金属，则锂、钠、钾、铷和/或铯被公开为碱金属并且铍、镁、钙、锶和/或钡被公开为碱土金属。
[0143] 在图9至12中示意性示出了本发明的TFT叠层的实施例，其包括如WO2013/050221以上所公开的钝化层(108)、功能层(107)以及可选地蚀刻终止层(ESL；109)。这些实施例在未限制本发明的前提下还形成了本发明的一部分。应当理解的是，包括层101至106的上述所有实施例可以进一步包括钝化层(108)、功能层(107)以及ESL(109)中的一个或多个，例如图9至12中的结构。钝化层、功能层和蚀刻终止层被如上所述地限定。
[0144] 在另一方面，本发明还涉及TFT的制造方法。
[0145] 特别地，本发明涉及TFT的制造方法，包括以下步骤：提供基底(100)；在基底(100)上沉积并造型栅极(101)；在栅极(101)和基底(100)上沉积栅极绝缘层(102)；其特征在于，该方法还包括提供在栅极绝缘层(102)之上布置的载流子注入层(103)；提供在载流子注入层(103)上沉积的S/D电极层(104)；以及提供半导体层(106)，其中，TFT被造型以使得半导体层直接接触栅极绝缘层(102)、载流子注入层(103)、和S/D电极层(104)。
[0146] 术语“提供层”意味着特定的层在TFT叠层中被实施。
[0147] 如上所述，半导体层在此和此后被理解为意味着这样的层，其针对具有20μm的沟道长度以及1cm的沟道宽度的部件在栅-源电压50V和源-漏电压50V具有1至50cm2/Vs的电荷迁移率。
[0148] 如上所述，术语“造型”在本发明的上下文中意味着操纵一个或多个层的或者整个TFT的结构，以获得特定的层图案。例如，未结构化的层可以通过光刻和蚀刻处理被造型，从而获得期望的层尺寸和结构，例如一对注入层或栅极层。替代地，如上所列的不同的造型技术可以被采用。
[0149] 在特定的实施例中，半导体层(106)在载流子注入层(103)和S/D电极层(104)之上布置。
[0150] 术语“沉积”在本发明的方法上下文中意味着层在另一层上被直接累积，从而这两个层彼此直接接触。
[0151] 沉积在本发明的上下文中因而包括将来自固体、气体或液体相的成分沉积在第一层上以在第一层上形成第二层。
[0152] 本领域技术人员熟知合适的方法来在另一层上设置一个层。
[0153] 例如，术语“沉积”包括印刷、喷涂方法、旋涂方法、浸渍方法以及狭缝式挤压涂布(slot die coating)、真空沉积、蒸镀、以及溅镀。在上下文中，“印刷”方法选自但不限于柔版/凹版印刷、喷墨印刷、胶版印刷、数字胶版印刷、以及丝网印刷。本发明还涵盖的是基于由气体相沉积层的过程。
[0154] 术语“液体相”在本发明的上下文中被理解为意味着在SATP状态下为液体形式的那些相(“Standard Ambient Temperature and Pressure”；T＝25℃并且p＝1013hPa)。
[0155] 在特定的实施例中，沉积选自化学蒸镀CVD、溅镀、以及液体沉积。
[0156] 借助于印刷处理来制备TFT叠层实现了与诸如化学蒸镀(CVD)的多种其它过程相比更低的生产成本，这是因为半导体层可以在连续的印刷过程中被沉积。此外，在低处理温度，存在在柔软的基底上工作以及或许(特别在非常薄层的情况中以及尤其在氧化半导体的情况中)实现印刷的层的光学透明的可能性。
[0157] 沉积可以包括用固体、气体或液体相接触第一层的步骤以及附加的步骤，从而由沉积的成分/分量来形成期望的层。
[0158] 术语“形成层”与这样一种过程有关，其中，相应的层例如由液体相或者通过溅镀被沉积的成分而形成。文献WO 2013/050221 A1公开了形成层、即半导体层的多种方法和实施例。该文献的全部启示结合在此引作参考。
[0160] 在特定的实施例中，层的形成包括100至900℃、优选地100至800℃、100至750℃、100至500℃或150至350℃的热处理。例如，半导体层可以通过100至400℃、优选150至350℃的热处理被形成。
[0161] 特别地，来自液体相的第二层在第一层上的沉积可以包括将液体相在第一层上沉积并且由液体相在第一层上形成第二层。第二层的形成可以包括UV/IR/VIS和/或热处理。
[0162] 在特定的实施例中，在没有包含大气的氧气、空气、和/或降低湿度的情况下施加液体相。在其它实施例中，液体相可以在保护气体的条件下被施加。
[0163] 在不同的实施例中，液体相包括至少一种有机溶剂。合适的溶剂选自弱质子溶剂和非质子溶剂、特别地选自非极性非质子溶剂(nonpolar aprotic solvent)的溶剂。在不同的实施例中，有机溶剂大致是无水的。
[0164] 在上下文中，术语“光刻”意味着这样一种技术，由此，TFT叠层的一个或多个层通过利用光阻材料的平版印刷方法被造型。例如，光阻材料在一个层上被形成，并且通过经过光掩模暴露于光而被造型，随后使得没有光阻材料层在其上形成的层蚀刻。
[0165] 术语“蚀刻”指的是在制造的过程中从TFT叠层的表面去除层。蚀刻是特别重要的处理模块，并且每个TFT叠层在其完成之前经历多次蚀刻步骤。重要的是，特定的层或者层的一部分通过阻抗蚀刻的“掩模”材料被保护免于蚀刻。在一些情况中，掩模材料是利用光刻技术已经被造型的光阻材料。
[0166] 大体上，术语“蚀刻过程”包括干蚀刻和湿蚀刻。因此，如果造型包括蚀刻过程中的话，则造型通过干蚀刻或者湿蚀刻来实现。
[0167] 术语“干蚀刻”指的是通过以下方式来去除材料、大体上半导体材料的掩模的图案，即将材料暴露于离子的轰击，例如反应气体的等离子体，如碳氟化合物、氧、氯、三氯化硼；有时添加有氮气、氩气、氦气以及将材料的一部分从暴露的表面驱逐的其它气体。
[0168] 术语“湿蚀刻”指的是这样一种蚀刻过程，其利用液体化学剂或蚀刻剂来将材料从TFT叠层去除，通常以在叠层上由光阻掩模限定的特定图案的方式来实现。未由这些掩模覆盖的材料由化学剂“蚀刻掉”，而由掩模覆盖的材料则留下未损。如上所述，这些掩模在被称为“光刻”的早期晶片制造步骤中被沉积在叠层上。
[0169] 术语“蚀刻终止层”(ESL)(109)涉及一种层，其可以在半导体层之上被沉积以在诸如蚀刻的其它过程步骤中保护半导体层免于任何损害。ESL大体上具有50至200nm的厚度。适合用于ESL的材料包括但不限于SiOx、SiNx、AlOx以及有机化合物还有它们的混合物和堆叠。
[0170] 本领域技术人员清楚可以用于由包含至少一种金属氧化物前体的液体相来形成具有期望能够的膜厚度的金属氧化物层的现有技术的方法。例如简单稀释系列是足够的。所获得的层厚度可以通过椭圆测量术(M.Schubert：Infrared Ellipsometry on
semiconductor layer structures：phonons、plasmon and polariton In：Springer Tracts in Modern Physics 209，Springer-Verlag，Berlin，2004)、TEM、SEM或原子力显微技术(G.Binnig，CF Quate，C.Gerber：Atomic force microscope.journal Physical Review Letters.56，1986，pp.930-933)被确定。基于此，本领域技术人员能够确定其它参数，如试样体积、化合物浓度、以及合适情况下液体相中的颗粒密度，这些参数允许获得期望的层厚度。例如，半导体层(106)可以包括金属氧化物或金属氧化物前体，并且本领域技术人员了解确定所施加的必要提及以及试样内的金属氧化物或金属氧化物前体浓度，以及合适情况下液体相内的颗粒密度，它们允许获得期望的金属氧化物层厚度。
semiconductor layer structures：phonons、plasmon and polariton In：Springer Tracts in Modern Physics 209，Springer-Verlag，Berlin，2004)、TEM、SEM或原子力显微技术(G.Binnig，CF Quate，C.Gerber：Atomic force microscope.journal Physical Review Letters.56，1986，pp.930-933)被确定。基于此，本领域技术人员能够确定其它参数，如试样体积、化合物浓度、以及合适情况下液体相中的颗粒密度，这些参数允许获得期望的层厚度。例如，半导体层(106)可以包括金属氧化物或金属氧化物前体，并且本领域技术人员了解确定所施加的必要提及以及试样内的金属氧化物或金属氧化物前体浓度，以及合适情况下液体相内的颗粒密度，它们允许获得期望的金属氧化物层厚度。
[0171] 在特定的实施例中，半导体层(106)在载流子注入层(103)和S/D电极层(104)之上布置。
[0172] 此外，通过在基底上沉积栅极层，栅极大体上在基底上设置。此后，栅极层被造型，例如通过光刻和蚀刻被造型。
[0173] 因此，在一些实施例中，栅极的沉积和造型包括光刻以及蚀刻过程。替代地，可以采用其它造型技术，包括但不限于光造型、包含喷墨印刷的印刷、激光造型等。
[0174] 在特定的实施例中，栅极绝缘层(102)此后在栅极层以及基底上沉积。
[0175] 栅极绝缘层在栅极和基底上的沉积可以包括栅极绝缘层的化学蒸镀(CVD)。
[0176] 典型地，在随后的步骤中，注入层(103)在栅极绝缘层上设置。载流子注入层(103)的设置可以包括将载流子注入层溅镀到栅极绝缘层(102)之上。这接着是在注入层(103)上沉积S/D电极层(104)。在载流子注入层(103)上沉积S/D电极层(104)可以包括S/D电极层(103)的溅镀。TFT的造型可以包括在一个步骤中注入层(103)以及S/D电极层(104)的光刻和蚀刻。
[0177] 在特定的实施例中，保护层(105)在S/D电极层(104)上沉积。在TFT包括保护层的情况中，TFT的造型可以包括在一个步骤中注入层(103)、S/D电极层(104)、以及保护层(105)的光刻和蚀刻。
[0178] 在特定的实施例中，注入层(103)和S/D电极层(104)的提供包括注入层(103)和S/D电极层(104)的造型，例如通过光刻和蚀刻来实现，导致了一对注入层以及一对S/D电极层的形成。
[0179] 在一些实施例中，注入层(103)的沉积可以包括经由一种溶液或真空过程来沉积注入层，例如通过旋涂、狭缝式挤压涂布、蒸镀或溅镀来实现。
[0180] 在其它实施例中，S/D电极层(104)在注入层(103)上的沉积可以包括经由一种溶液或真空过程来沉积S/D电极层，例如通过旋涂、狭缝式挤压涂布、蒸镀或溅镀来实现。
[0181] 另外，半导体层(106)的提供可以包括经由溅镀、旋涂或者狭缝式挤压涂布来沉积半导体层。同样，半导体层(106)的提供可以包括半导体层的造型，例如经由光刻和蚀刻来实现。
[0182] 在一些实施例中，方法包括提供保护层(105)，并且注入层(103)、S/D电极层(104)、以及保护层(105)的提供包括注入层(103)、S/D电极层(104)、以及保护层(105)的造型，例如通过光刻和蚀刻来实现，导致了一对注入层、一对S/D电极层、以及一对保护层(105)的形成。
[0183] 此外，在一些实施例中，载流子注入层(103)的提供包括在栅极绝缘层(102)上沉积载流子注入层(103)。另一方面，在特定的实施例中，注入层(103)可以在覆盖栅极绝缘层(102)的层上沉积。
[0184] 本发明的发明人发现，位于S/D电极层下方的注入层与在S/D电极层的避开基底的表面上沉积的保护层的结合改善了TFT的导电特性。
[0185] 因此，方法还可以包括提供保护层(105)，其中，保护层在S/D电极层上沉积。
[0186] 在一些实施例中，方法包括提供保护层(105)，其中，保护层在S/D电极层上沉积，并且半导体层(106)在保护层上沉积并造型。这意味着半导体层的一部分在保护层(105)的避开基底的表面上沉积。
[0187] 在一些实施例中，在例如涉及光刻和蚀刻的一个造型过程中，一对注入层(103)以及一对S/D电极层(104)形成，这对层中的每个构件与另一对层中的一个构件接触。在该过程涉及在S/D电极层上沉积保护层(105)的情况中，在例如涉及光刻和蚀刻的同一造型过程中，一对保护层(105)形成。另外，这对保护层的每个构件接触这对S/D电极层(104)的一个构件，并且S/D电极层(104)的每个构件接触这对注入层(103)之一。造型过程在这对层之间形成间隙。
[0188] 因而，在一些实施例中，方法包括提供半导体层(106)使得其直接接触a)栅极绝缘层(102)、b)载流子注入层(103)的侧表面、以及c)S/D电极层(104)的侧表面。
[0189] 在特定的实施例中，半导体层(106)被设置成半导体层(106)与S/D电极层(104)的侧表面的接触在半导体层(106)与载流子注入层(103)的侧表面的接触上方出现。
[0190] 在不同的实施例中，半导体层位于这对注入层(103)与这对S/D电极层(104)之间，并且未延伸到这对S/D电极层上方。这种结构可以由附图4看出，其中，半导体层并未接触S/D电极层的避开基底的表面。
[0191] 半导体层(106)在各层的这种组件上沉积。半导体层(106)在该组件上沉积以使得半导体层直接接触栅极绝缘层(102)、这对注入层(103)、以及这对S/D电极层(104)。
[0192] 在不同的实施例中，提供半导体层(106)包括沉积半导体层(106)，以使得这对注入层通过半导体层(106)彼此分开，并且这对S/D电极层(104)通过半导体层(106)彼此分开，其中，这对S/D电极层(104)位于这对注入层(103)之上并与之直接接触。
[0193] 在特定的实施例中，提供半导体层(106)包括沉积半导体层(106)，以使得这对注入层通过半导体层(106)彼此分开，这对S/D电极层(104)通过半导体层(106)彼此分开，并且这对保护层(105)通过半导体层(106)彼此分开，并且这对保护层(105)位于这对S/D电极层(104)之上并与之直接接触，并且这对S/D电极层(104)位于这对注入层(103)之上并与之直接接触。
[0194] 因而，在一些实施例中，半导体层直接接触栅极绝缘层(102)，并且接触这对注入层(103)的每个层的侧表面以及这对S/D电极层(104)的每个层侧表面。因而，半导体层与这对S/D电极层之间的接触可以在半导体层与这对注入层(103)的接触上方出现。具体地，半导体层(106)与S/D电极层的侧表面的接触可以在半导体层与注入层(103)的侧表面接触上方出现。当然，半导体层(106)与这对S/D电极层(104)的侧表面和这对注入层(103)的侧表面的接触可以在与栅极绝缘层(102)的接触上方出现。
[0195] 在一些实施例中，用以获得栅极绝缘层(101)、这对电极层(104)、这对注入层(104)、以及这对保护层(105)的蚀刻过程是干蚀刻或湿蚀刻；用以获得半导体层(106)和像素电极的蚀刻过程是湿蚀刻；和/或用于形成通孔的蚀刻过程是干蚀刻。
[0196] 在不同的实施例中，半导体层(106)被设置成半导体层(106)并未位于S/D电极层(104)或注入层(103)下方。这意味着尽管半导体层接触注入层(103)、S/D电极层(104)、以及栅极绝缘层(102)，但是半导体层在朝向基底的表面上未接触注入层(103)也未接触S/D电极层(104)。
[0197] 在特定的实施例中，TFT包括保护层(105)，其中，保护层在S/D电极层(104)之上布置。
[0198] 如果TFT叠层包括保护层(105)并且在对这对保护层(105)造型之后，半导体层(106)还可以接触这对保护层(105)的侧表面。与这对保护层的侧表面的接触可以在半导体层与这对S/D电极层的侧表面和这对注入层(103)的侧表面的接触和与栅极绝缘层(102)的接触之上出现。
[0199] 然而，在其它实施例中，在S/D电极层(104)和注入层(103)之上布置的半导体层意味着其在这对S/D电极层上沉积。如果方法包括在S/D电极层上沉积保护层，则在S/D电极层之上布置半导体层意味着半导体层在保护层(105)上沉积，其中所述保护层在S/D电极层上沉积。因而，如果保护层位于半导体层与S/D电极层之间的话，半导体层在S/D电极层(104)之上布置而没有经由S/D电极层(104)的避开基底的表面直接接触。否则，半导体层(106)和S/D电极层经由S/D电极层的避开基底的表面彼此直接接触。在S/D电极层和注入层(103)以及保护层的造型之后，半导体层的布置可以在TFT上出现，如果方法包括提供保护层的话。半导体层接触保护层的避开基底的表面(参见图6)，前体条件是半导体层(106)在S/D层之上布置，这意味着在这些情况下该层例如如图5和6所示地被定位，其中半导体层从栅极绝缘层(102)到达S/D电极层上方，其中半导体层在避开基底的表面上接触S/D电极层或者如果保护层出现的话。因而在一些实施例中，半导体层直接接触栅极绝缘层(102)、接触这对注入层(103)的每个层的侧表面以及这对S/D电极层(104)的每个层的侧表面，以及S/D电极层的避开基底的表面。
[0200] 因此，半导体层(106)可以设置成半导体层(106)与S/D电极层(104)的避开基底的表面接触或者如果TFT包括保护层(105)的话，半导体层(106)与保护层的避开基底的表面接触。
[0201] 然后，半导体层与这对S/D电极层之间的接触在半导体层与这对注入层(103)的接触上方出现。具体地，半导体层(106)与S/D电极层的侧表面的接触可以在半导体层与注入层(103)的侧表面的接触上方出现。当然，半导体层(106)与这对S/D电极层(104)的侧表面和这对注入层(103)的侧表面的接触可以在与栅极绝缘层(102)的接触上方出现。
[0202] 如果TFT叠层包括保护层(105)并且在造型之后包括这对保护层(105)的话，则半导体层(106)还可以接触这对保护层(105)的侧表面。因而，半导体层(106)可以接触这对保护层(105)的避开基底的表面、这对保护层(105)的侧表面、这对S/D电极层(104)的侧表面、注入层(103)的侧表面、以及栅极绝缘层(102)。与这对保护层的侧表面的接触可以在半导体层与这对S/D电极层的侧表面和这对注入层(103)的侧表面的接触和与栅极绝缘层(102)的接触上方出现。这种TFT可以由图7示出。
[0203] 在一些实施例中，TFT还包括保护层(105)，其中，保护层在S/D电极层(104)之上布置，并且半导体层(106)设置成半导体层(106)从栅极绝缘层(102)到达保护层上方(参看图6)。
[0204] 为了提供稳定的TFT，TFT叠层可以包括钝化层(108)。因此，在一些实施例中，根据本发明的方法包括提供钝化层(108)。在此类实施例中，TFT叠层还可以包括位于半导体层与钝化层之间的功能层。
[0205] 具体地，方法还可以包括提供钝化层(108)，其中，钝化层在半导体层(106)上沉积。钝化层的沉积可以包括经由CVD的涂覆。如果功能层(107)出现的话，则该层可以在半导体层上沉积，例如通过经由CVD涂覆来实现，这是在随后的步骤中钝化层在所述功能层上沉积之前，如上所述。
[0206] 此外，方法可以包括提供通孔。通孔可以通过光刻和蚀刻或者其它合适的造型技术来形成。
[0207] 另外，方法可以包括提供像素电极。像素电极的提供可以包括通过溅镀来沉积像素电极。此外，像素电极的提供包括沉积的像素电极的造型，例如通过光刻和蚀刻来实现。
[0208] 在特定的实施例中，S/D电极层或者一对S/D电极层(104)被设置成包括金属，所述金属优选选自Al、Cu、Ag、和/或Nd或者它们的堆叠或合金。
[0209] 在不同的实施例中，S/D电极层或一对S/D电极层(104)设置成基本上包括金属，所述金属选自Al、Cu、Ag、和/或Nd或者它们的堆叠或合金，优选Al和Cu。在一些实施例中，S/D电极层或者一对S/D电极层(104)设置成基本上包括金属，所述金属选自Al、Mo、Cu、或Nd或它们的堆叠或合金。更加优选地，S/D电极层(104)被设置为基本上由Al和/或Cu构成的层。
[0210] 在特定的实施例中，方法包括提供具有10nm至500nm、优选100至300nm厚度的电极层或一对电极层(104)。
[0211] 在一些实施例中，栅极层(101)设置成包括金属，其优选选自Ai、Ti、Mo、Cu、和/或Nd或者它们的堆叠或合金。
[0212] 在不同的实施例中，栅极(101)设置成基本上包括金属，其选自Al、Mo、Cu、Ti、或Nd、优选Mo/Al/Mo或者Ti/Al/Ti的堆叠。在一些实施例中，栅极层(102)设置成基本上包括金属，其选自Al、Mo、Cu、或Nd或者它们的堆叠或合金。
[0213] 在其它实施例中，栅极层(101)设置成具有50nm至500nm、优选大约300nm的厚度。
[0214] 在特定的实施例中，注入层或一对注入层(103)设置成包括金属氧化物导体。
[0215] 在不同的实施例中，注入层或一对注入层(103)设置成基本上包括金属氧化物导体，其基本上包含ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、或FTO。优选地，注入层(103)设置成基本上包括ITO和/或AZO。
[0216] 在一些实施例中，注入层或一对注入层(103)设置成具有1nm至200nm、优选20至100nm的厚度。
[0217] 在不同的实施例中，栅极绝缘层(102)设置成包括或包含金属或过渡金属氧化物，尤其二氧化硅和/或氮化硅、氧化铝、氧化铪、氧化钛或钛氧化物、聚合物材料、例如有机或无机聚合物。
[0218] 在特定的实施例中，栅极绝缘层(102)设置成具有10nm至3μm、优选50至1000nm、更加优选100至500nm、最优选大约300nm的厚度。
[0219] 在一些实施例中，基底层(100)设置成包括玻璃、硅、二氧化硅、金属氧化物、过渡金属氧化物、基本金属或聚合材料、例如聚酰亚胺(PI)、聚对苯二甲酸乙酯(PET)、聚甲基丙烯酸甲酯(PMMA)或聚碳酸酯和无机和有机组分的混合、特别是氧化硅和聚酰亚胺。
[0220] 在特定的实施例中，基底层(100)设置成具有50μm至0.7mm的厚度。
[0221] 在不同的实施例中，半导体层(106)设置成包括至少一种金属氧化物，其选自氧化铟、氧化镓、氧化锌和/或氧化锡。
[0222] 可选地，半导体层还共享出现的副产品的未完全的转换或未完全的去除。因而，金属氧化物半导体层仍可以具有例如碳烯、卤素、醇盐和/或氧醇盐化合物。另外，半导体层可以具有可以是基本或氧化形式的其它金属。
[0223] 金属氧化物层的形成可以包括金属转变成金属氧化物，这是通过金属氧化物前体氧化或转变成对应的金属氧化物来实现的。
[0224] 例如，如果第二层将在第一层上沉积的话，则沉积可以包括在第一层上沉积金属氧化物前体。此后，第二层的金属氧化物可以由金属氧化物前体形成。
[0225] 在本发明的上下文中，术语“金属氧化物前体”指的是可以热学地或者借助于电磁辐射、在存在或不存在氧或其它氧化剂的条件下转变成金属氧化物的物质或化合物。金属氧化物前体的实例是基本金属、金属盐、有机金属化合物例如金属烷氧化物和金属氧烷氧化物，其可以由本领域技术人员转变成对应的金属氧化物。
[0226] 例如，如果第二层将在第一层上沉积的话，则沉积可以包括在第一层上沉积液体相，其中，液体相包括金属氧化物前体。在第一层上沉积液体相之后，第二层的金属氧化物可以通过将金属氧化物前体转变成对应的金属氧化物而形成。在这种情况中，第二层的形成可以包括液体相的蒸镀。例如，液体相可以利用真空和/或热处理被蒸镀。合适的金属氧化物前体在现有技术中很好描述，并因而在现有技术中是足够已知的。进一步的细节在WO2013050221A1中公开。该文献的涉及金属氧化物前体及其转变成对应金属氧化物方法的内容在此引作为参考。此外，WO2010/094583A1和WO2011/020792A1公开了合适的金属氧化物前体。这些专利文献因此全文结合在此引作参考。
[0227] 在特定的实施例中，金属氧化物前体是为了形成金属氧化物层所必须的一种有机金属化合物，包括至少一种取代基，其选自氢、取代或非取代的C1-50烷基、取代或非取代的C1-50烯基、取代或非取代的C1-50炔基、取代或非取代的C1-50烷氧基、取代或非取代的C1-50芳基、取代或非取代的C1-50杂芳基、取代或非取代的C1-50氧烷氧基、取代或非取代的C1-50烷基芳基、取代或非取代的C1-50芳烷基、取代或非取代的C1-50烷基杂芳基、取代或非取代的C1-50环烷基、和取代的或非取代的C1-50杂环烷基。
[0228] 有机金属化合物的取代基选自C1-50烷基、C1-50烯基、C1-50炔基、C1-50烷氧基、C1-50芳基、C1-50杂芳基、C1-50氧烷氧基、C1-50烷基、C1-50芳烷基、C1-50杂烷基、C1-50环烷基、和C1-50杂环烷基。
[0229] 在一些实施例中，有机金属化合物包括至少一种卤素，其选自F、Cl、Br、和I。
[0230] 术语“金属醇盐”指的是这样一种化合物，其包括至少一种金属原子、至少一种根据公式-OR(R＝有机残基)的残基、以及可选地至少一种或多种附加的有机残基-R、一种或多种卤素残基和/或一种或多种-OH或-OROH残基。
[0231] 与金属醇盐相反，金属氧醇盐具有至少一种附加的氧残基(含氧残基)，其直接地或经由桥键合到至少一种金属原子。
[0232] 因此，在不同的实施例中，金属醇盐或金属氧醇盐可以是这样一种醇盐/氧醇盐，所述醇盐/氧醇盐具有至少一种C1-15烷氧基或氧烷烷氧基族、尤其一种C1-10烷氧基或氧烷氧基族。更加优选地，金属醇盐和氧醇盐是具有通式M(OR)x的金属醇盐和氧醇盐，其中，R是C1-15烷基和烷氧基族，更加优选C1-10烷基和烷氧基族。其中，x是等于金属(M)的氧化数的偶数。在特定的实施例中，物质前体中的金属的氧化数对应于形成金属氧化物的金属氧化物中的金属的氧化数。甚至更加优选的是具有公式M(OCH3)x、M(OCH2CH3)x、M(OCH2CH2OCH3)x、M(OCH(CH3)2)x或M(O(CH3)3)x的金属醇盐。还优选的是M(OCH(CH3)2)x(金属异丙醇)。如果这种金属氧化物前体被选择用于形成半导体层的话，则M可以从包括铟、镓、锌和锡的组中选择。
[0233] 在一些实施例中，半导体层设置成包括选自氧化铟、氧化镓、氧化锌和/或氧化锡的至少一种金属氧化物以及选自锑、铪、和铝的至少一种金属。
[0234] 在不同的实施例中，半导体层至少包括氧化铟并且由至少一种铟前体、尤其由至少一种铟醇盐前体或铟氧醇盐前体形成。铟醇盐或铟氧醇盐优选是铟(III)醇盐/氧醇盐。更加优选地，它是这样一种铟(III)醇盐/氧醇盐，其具有至少一种C1-15醇基或氧醇基族，特别至少一种C1-10醇基或氧醇基族。甚至更加优选的是具有通式In(OR)3的铟(III)醇盐/氧醇盐，其中，R是C1-15醇基或氧醇基族、更加优选C1-10醇基或氧醇基族。特别优选的是根据通式In(OCH3)3、In(OCH2CH3)3、In(OCH2CH2OCH3)3、In(OCH(CH3)2)3或In(O(CH3)3)3的铟(III)醇盐/氧醇盐。最优选的是In(OCH(CH3)2)3(异丙醇铟)。
[0235] 在特定的实施例中，金属氧醇盐可以被用作为金属氧化物前体，其具有通式MxOy(OR)z[O(R′O)cH]aXb[R"OH]d，而M＝In、Ga、Sn和/或Zn。如果金属氧化物层在半导体层上沉积并且根据上述公式的金属氧醇盐可以被采用的话，则M＝Ga、Sn、Zn、Al、Ti、Li、Na、K、Rb、Cs、Be、Mg、Ca、Sr、Ba、Hf和/或Si。在任何情况中，x＝3至25、y＝1至10、z＝3至50、a＝0至25、b＝0至20、c＝0至1、d＝0至25、R,R',R"＝有机残基、并且X＝F、Cl、Br、或I。
[0236] 特别地，半导体层(106)可以由金属氧化物前体形成，如上所限定那样(参见WO 2013050221A1)。
[0237] 在特定的实施例中，半导体层(106)设置成基本上包括金属氧化物半导体，其选自IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化锡(SnO2)、氧化镓(Ga2O3)、氧化铟(In2O3)、和氧化锌(ZnO)。
[0238] 在一些实施例中，半导体层(106)设置成基本上包括金属氧化物半导体，其选自IGZO、ITZO、ITO、GZO、ZTO、IZO、氧化铟(In2O3)、和氧化锌(ZnO)。
[0239] 在不同的实施例中，半导体层设置成基本上包括ITO。
[0240] 在不同的实施例中，半导体层设置成基本上包括IGO。
[0241] 在不同的实施例中，半导体层设置成基本上包括氧化铟(In2O3)。
[0242] 在不同的实施例中，方法包括提供具有氮、氟、氯和/或硅的半导体层(106)。
[0243] 在一些实施例中，半导体层(106)设置成具有1至200nm、优选1至100nm、更加优选1至50nm、最优选大约10nm的厚度。
[0244] 在其它实施例中，方法包括提供保护层或一对保护层(105)，所述保护层包括金属氧化物导体、和/或金属，所述金属优选地选自Mo、Ti、Ta、和Cr，优选地Mo和Ti。
[0245] 在不同的实施例中，保护层或一对保护层(105)设置成基本上包括金属氧化物导体，其选自ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、和FTO，优选地ITO、AZO、ATO、和FTO。优选地，保护层或一对保护层(105)设置成基本上包括ITO和/或AZO。
[0246] 在一些实施例中，保护层或一对保护层(105)设置成具有10nm至500nm、优选50至100nm的厚度。
[0247] 在特定的实施例中，本发明的方法包括在半导体层(106)的避开基底的表面上沉积金属氧化物层。该金属氧化物层可以是在公开文献WO 2013/050221 A1情况下的第二金属氧化物层，并且进一步改善了TFT的导电特性。该公开文献结合在此引作参考。第二金属氧化物层可以包含至少一种金属氧化物，其选自氧化镓、氧化锌、氧化锡、氧化铪、氧化硅、氧化铝、氧化钛、碱金属氧化物、碱土金属氧化物或它们的混合物，并且可以由第二液体相形成，其中，第二液体相包括至少一种金属氧化物或者至少一种金属氧化物前体，其中所述金属选自氧化镓、氧化锌、氧化锡、氧化铪、氧化硅、氧化铝、碱金属氧化物、碱土金属氧化物或它们的混合物，其中半导体层(106)包括与第二层的至少一种金属氧化物不同的至少一种金属氧化物。
[0248] 典型地，在根据本发明的方法中，仅仅需要5个光刻和蚀刻步骤来制造TFT，其中所述TFT包括基底层、栅极层(101)、栅极绝缘层(102)、注入层(103)、S/D电极层(104)、半导体层(106)、钝化层(108)以及可选地功能层(107)、通孔、和像素电极层。光刻步骤涉及采用光学掩模。注入层和S/D电极层在同一步骤中被造型，意味着一个丝网(mosque)足以用于执行两个层的造型技术、例如光刻和蚀刻。保护层(105)的包含并不会增加光刻和蚀刻步骤的数量，因为注入层(103)、S/D电极层(104)、和保护层(105)在一个造型步骤内被造型，例如一个光刻和蚀刻步骤，利用了同一掩模。
[0249] 通常，TFT制造的方法需要使用6个掩模，特别如果TFT以底栅顶接触结构设置的话。附加的掩模/附加的光刻和蚀刻步骤的每次使用显著增加TFT制造的成本。因此，本发明的方法不仅允许对制造条件(例如制造过程中的高温处理)更加有耐受性的改进的TFT的制造，且表现出改善的导电特性，还显著地简化了制造过程以及降低了用于TFT制造的费用。根据本发明的TFT具有用于信号传输的高导电总线。此外，过程条件很少干扰TFT的导电特性，具体地，过程步骤和条件很少对半导体层有影响。
[0250] 然而，即使例如由于氧化层107的形成本发明的TFT和其制造方法涉及没有S/D电极层劣化的TFT，半导体层在S/D电极层上的沉积以及在S/D电极层上沉积的半导体层包括在由S/D电极层形成的层上沉积半导体。因而在特定的情况中，半导体层沉积在由于S/D电极氧化形成的层107上出现，并且TFT包括在由于S/D电极氧化形成的层107上沉积的半导体。
[0251] 典型地，根据本发明的TFT制造方法包括提供基底(100)、在基底(100)上沉积并造型栅极(101)，其中，沉积并造型栅极包括光刻和蚀刻步骤，在栅极(101)和基底(100)上沉积栅极绝缘层(102)，提供在栅极绝缘层(102)之上布置的载流子注入层(103)，其中，注入层优选地在栅极绝缘层上沉积，提供在载流子注入层(103)上岑寂的S/D电极层(104)，在一个步骤中造型注入层和S/D电极层，其中，造型注入层和S/D电极层包括光刻和蚀刻步骤，提供半导体层(106)，优选在S/D电极层上沉积半导体层，半导体层的造型，造型半导体层包括光刻和蚀刻步骤，在半导体层(106)上沉积钝化层(108)以及可选地功能层(107)，在TFT中形成通孔，在TFT上沉积像素电极层，随后造型像素电极层，其中，造型像素电极层包括光刻和蚀刻步骤，其中，TFT被造型以使得半导体层直接接触栅极绝缘层(102)、载流子注入层(103)、以及S/D电极层(104)。典型地，半导体层直接接触栅极绝缘层(102)、注入层(103)的侧表面、以及S/D电极层(104)的侧表面。
[0252] 大体上，在S/D电极层上沉积半导体层包括在S/D电极层上沉积半导体层，并且如果注入层和S/D电极层被造型以导致一对注入层和一对S/D电极层的话，则附加地包括在这对注入层与这对S/D电极层之间的间隙内沉积半导体层。
[0253] 如果方法包括在S/D电极层上沉积保护层(105)的话，则上述方法维持同样数量的光刻和蚀刻步骤，因注入层、S/D电极层、以及保护层在同一步骤内被造型。对上述方法的唯一修改是在保护层(105)上沉积半导体层(106)。
[0254] 当然，在S/D电极层上沉积半导体层包括在S/D电极层上沉积半导体层，并且如果注入层、S/D电极层、以及保护层被造型以导致一对注入层、一对S/D电极层、以及一对保护层的话，则附加地在这对注入层与这对S/D电极层之间的间隙内沉积半导体层。
[0255] 因而，在不同的实施例中，TFT是底栅顶接触结构。
[0256] 根据本发明包括注入层的TFT具有附加的载流子运输路径，其改善了TFT的导电特性。具体地，高通态电流薄膜晶体管被得到。此外，在TFT制造过程中的S/D电极层的高温暴露以及相伴的S/D电极层氧化物不会在这些状况下升高有效电阻率。此外，保护层的附加的实施将在高温处理过程中进一步保护S/D电极层，并且因而防止也会负面影响TFT的导电特性的膜变形(堆丘)。
[0257] 然而，在特定的实施例中，本发明的TFT和方法还可以涉及底栅顶接触结构的TFT。
[0258] 在此类实施例中，方法包括提供基底(100)、在基底(100)上沉积和造型栅极(101)，其中，沉积和造型栅极包括光刻和蚀刻步骤，在栅极(101)和基底(100)上沉积栅极绝缘层(102)，提供半导体层(106)，其中，半导体层在栅极绝缘层(102)上沉积并造型，其中，沉积和造型半导体层包括光刻和蚀刻步骤，在半导体层上提供蚀刻终止层(ESL)，可选地是已经在半导体层上沉积功能层(107)之后，包括在半导体层上沉积和造型ESL，其中，沉积和造型ESL包括光刻和蚀刻步骤，提供在栅极绝缘层(102)之上布置的载流子注入层(103)，其中，注入层在栅极绝缘层上沉积，提供在载流子注入层(103)和半导体层上沉积的S/D电极层(104)，在一个步骤内造型注入层和S/D电极层，其中，造型注入层和S/D电极层包括光刻和蚀刻步骤，在ESL和S/D电极层上沉积钝化层(108)，在TFT内形成通孔，在TFT上沉积像素电极层，随后造型像素电极层，其中，造型像素电极层包括光刻和蚀刻步骤，其中，TFT被造型以使得半导体层直接接触栅极绝缘层(102)、载流子注入层(103)、以及S/D电极层(104)。典型地，半导体层直接接触栅极绝缘层(102)、注入层(103)的侧表面、以及S/D电极层(104)的侧表面。
[0259] 这种实施例包括光刻和蚀刻的六个步骤。因此，6个掩模被采用。
[0260] 典型地，在该实施例中，注入层具有这样的厚度，其低于半导体层的厚度。此外，注入层优选地不会接触半导体层的避开基底的表面。因此，注入层与半导体层之间的接触是经由注入层的侧表面。如果注入层的厚度低于半导体层的厚度的话，则在注入层上沉积的S/D电极层也接触半导体层的侧表面。
[0261] 在特定的实施例中，S/D电极层在避开基底的表面上附加地接触半导体层，因而导致了顶接触结构。
[0262] 当然，这种TFT包括保护层(105)。在这种情况中，上述方法包括在S/D电极层上沉积保护层。此后，注入层、S/D电极层、以及保护层通过光刻和蚀刻被造型。此外，钝化层(108)在ESL和保护层(105)上沉积。
[0263] 因为底栅顶接触结构的TFT和TFT制造方法在技术上是更需求的，所以有利的是制造底栅底接触结构的TFT。底栅顶接触结构在技术上是更需求的，这是因为其需要附加的掩模和蚀刻步骤以及更高的温度处理，例如后沟道蚀刻。
[0264] 因而，本发明特别涉及底栅底接触结构的TFT。在这种情况中，半导体层(104)优选地在S/D电极层(104)或保护层(105)上沉积，如果TFT包括保护层的话，从而实现底接触结构的TFT。
[0265] 在另一方面中，本发明涉及包括在此所公开的TFT或由在此所公开的方法获得的TFT的电子器件。
[0266] 在特定的实施例中，电子器件是OLED、LED、传感器、TFT屏幕、RFID芯片、或太阳能电池。
[0267] 在另一方面中，本发明涉及在此所公开的TFT或者由在此所公开的方法获得的TFT的针对电子器件的应用。
[0268] 在不同的实施例中，电子器件是OLED、LED、传感器、TFT屏幕、RFID芯片、或太阳能电池。
[0269] 在本发明的上下文中，无水成分是包含少于200ppm的H2O的成分。导致对应低水量溶剂建立的对应干燥步骤对于本领域技术人员是已知的。
[0270] 术语“大约”意味着其所应用的数字数值的正负10％。因此，大约50％意味着在40％至60％的范围内。
[0271] 术语“基本上包括”根据本发明意味着有时包括特定化合物或成分的80％、90％、95％、99％、或99.9％。如果术语指的是金属氧化物层，则百分数理解为重量％(w/w％)。如果流体相或大气被特征化的话，则百分数规定指的是体积百分数(vol.％)。
[0272] 通过“组成”意味着含有并限于“组成”之后的任何内容。因而，术语“组成”表明所列的元素是需要的或必要的，并且没有其它的元素可以出现。
[0273] 术语“包括”意味着包含但不限于术语“包括”之后的任何内容。因而，术语“包括”的使用表明所列的元素是需要的或必须的，但是其它元素是可选的并且可以或不可以出现。
[0274] 在此示意性描述的发明适于在缺少未在此具体描述的任何元素、限制的情况下被实践。因而，例如，术语“包括”、“包含”、“含有”等应当被扩展地且没有限制地阅读。附加地，在此所用的术语和语句已经被用作为描述和非限制性，并且在使用此类术语和语句时没有排除所示和所述的特征或其一部分的任何等价物的意思，但是清楚的是各种不同的改型在要求保护的本发明的范围内是可行的。因而，应当理解的是即使本发明已经通过优选实施例和可选的附图得到具体描述，但是在此所实施例以及公开的本发明的改型和改变可以由本领域技术人员得出，并且此种改型和改变被视为是在本发明的范围内。
[0275] 本发明已经被广泛且通用地描述。落入公开内容中的每个窄块和副组也形成了本发明的一部分。这包括本发明的通用说明具有从种属去除任何主题的附带或消极限制，与剪辑的材料是否被具体提到无关。
[0276] 其它实施例是在所附权利要求书和非限制性实例内。
[0277] 所有在此的文献因此全文结合在此引作参考。
[0278] 实例
[0279] 共面结构的薄膜被采用，包括15nm的注入层、70nm的ITO/源极-漏极层、60nm的Al/保护层、以及10nm InO的半导体层。
[0280] 因此，基底(100)被提供，并且栅极层(Mo/Al/Mo或Ti/Al/Ti堆叠)在其上通过溅镀被沉积。此后，栅极层(101)通过光刻和蚀刻被造型。然后，栅极绝缘层(SiOx)在基底和栅极层上通过CVD被形成。此后，15nm的ITO注入层(103)通过溅镀在栅极绝缘层(102)上沉积。在下一步骤中，S/D电极层(70nm Al)通过溅镀被沉积。然后，60nm的ITO保护层(105)在S/D电极层(104)上通过溅镀被沉积。注入层、S/D电极层、和保护层在一个步骤中通过光刻和蚀刻被造型。此后，10nm的氧化铟半导体层通过溅镀在之上被溅镀并且通过光刻和湿蚀刻被造型。然后，钝化层(SiOx)通过CVD在之上被沉积。通孔通过光刻和干蚀刻被形成。在下一步骤中，ITO像素电极层通过溅镀被沉积并且通过光刻和湿蚀刻过程被造型。
[0281] 对于对比试验而言，类似的TFT被制造除了没有注入层被形成。
[0282] 这两个TFT关于其电子特性被分析。图8示出了包括注入层的本发明的薄膜晶体管的通态电流和电子迁移率比没有注入层的高得多。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种ITO膜导电玻璃生产方法及一种真空旋涂设备 | 2020-05-12 | 164 |
| 一种晶圆表面平坦化工艺 | 2020-05-12 | 32 |
| 半导体器件及其制造方法 | 2020-05-12 | 484 |
| 高效率钙钛矿电池的制备方法 | 2020-05-13 | 525 |
| 使用电子束辐照固化旋涂玻璃膜的方法 | 2020-05-11 | 810 |
| 制备滤光片的方法 | 2020-05-13 | 675 |
| 一种车辆用疏水玻璃及其制备方法 | 2020-05-12 | 593 |
| 制造鳍式晶体管防止旋涂玻璃绝缘层蚀刻损耗的方法 | 2020-05-11 | 242 |
| 形成拴塞孔的方法 | 2020-05-13 | 440 |
| 阵列基板及其制造方法以及显示面板 | 2020-05-13 | 976 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈