相移掩模(phase shift masking)已经被应用来建立在集成电路中的小尺 寸图形(features)。典型地，所述图形已经局限于具有小的临界尺寸的设计的 所选择器件。例如，参见美国专利第5,766,806号。
虽然在集成电路中的小尺寸图形的制造已经带来了改进的速度和性能， 但是期望在这样的器件的制造中更为广泛地使用相移掩模。但是，相移掩模 对更复杂的设计的扩展导致掩模布局问题的复杂性的大的增加。例如，当在 密集的设计上安排相移窗口时，将发生相位冲突。一种相位冲突是在下述的 布局中的位置，在所述位置上，两个具有相同相位的相移窗口与要由掩模暴 露的图形接近地布置，诸如通过叠加相移窗口以实现在暴露图案中的相邻的 线。如果相移窗口具有相同的相位，则它们不导致建立期望的图形所需要的 光学干扰。因此必须防止相位冲突的相移窗口的粗心大意的布局接近要在由 掩模限定的层中形成的图形。
在单个集成电路的设计中，可能布置几百万个图形。用于在这样大数量 的图形上的重复操作的数据处理资源的负担会很大，并且在一些情况下使得 所述重复操作不实用。对于其中通过相移来实现大量布局的电路，相移窗口 的布局和向这样的窗口分配相移值是使用现有技术不实用的这样的重复操 作。
因为这些和其他的复杂性，用于复杂设计的相移掩模技术的实现需要改 进设计相移掩模的手段。

一种用于限定全相位布局的方法得到说明，所述全相位布局用于限定在 集成电路(IC)中的材料层。在全相位布局中，使用相移来限定诸如多晶硅 层的材料层的基本上所有图形。通过使用相移来限定图形，所述层的大部分 可以由子波长图形构成。例如，如果使用λ＝193nm的分档器，则比λ在尺 寸上小得多的图形难于不使用相移而在最后的IC上被制造。通过向布置、整 形和向移相器分配相位提供系统的手段，所述方法可以产生高质量的布局， 所述布局可以被产生作为光刻掩模。那些掩模可以继而被用于产生IC的层。
对于诸如集成电路的多晶硅(或栅极)层的给定图案，可以识别图形。 通过在图形周围生长一个区域——除了图形的端盖，可以限定最大的移相器 区域。最大的移相器区域对应于这样的空间，其中移相器被按照期望布置以 限定图形。移相器形状可以随后被布置为靠着图形的边。移相器形状彼此分 开布置，以留有空间，在此空间中可能需要进行在不同移相器之间的切口或 开口。间隔要求与用于最小间隔和边长度的设计规则相关，并且可以对于诸 如外角和内角的不同类型的情况不同。
在一些实施例中，移相器形状是叠加在矩形上的梯形。这个形状被设计 为允许具有切口，所述切口在顶部具有方形凹口，因此避免了尖角，所述尖 角可能在掩模中难于被制造。
在一些实施例中，然后精制移相器形状，以填充在最大移相器区域中的 某个开口区域。
接着，在不同移相器形状之间的相位相关性与成本一起被确定。这是重 要的，因为存在用于交替孔径相移掩模的特定要求，例如，在图形的相对边 的移相器具有相反的相位。但是，可能存在应当考虑的相位冲突之外的另外 的考虑。例如，如何期望或不期望将两个移相器在内角、外角、沿着三个边 等具有相同的相位。其他的标准可能包括多层相关性，诸如基于触点的定位、 扩散区域等，可能也包括用于小移相器的成本函数。总的来说，成本函数说 明给定的配置的相对质量，诸如给定相同相位的移相器形状A和移相器形状 B。
相位可以随后按照相关性和成本函数被分配到移相器形状。其后，相同 相位的移相器可以合并在一起，以填充一些先前打开的切口空间。通过本发 明的一些实施例提供了另外的精制，其中包括去除小移相器、将角变为直角 和以主要和次要相位填充空间。
在限定移相器之后，可以使用移相器形状和原始图案来限定修整形状。 在一些实施例中，完成的移相器的形状的逻辑或和原始的布局被组合、降低 尺寸以解决掩模未对准差错，然后，对于原始的布局执行另一个逻辑或。修 整布局可以包括衰减的相移形状，诸如三色调(tri-tone)掩模等。
在一些实施例中，输入是包括诸如GDS-II流格式的格式的布局的文件， 输出可以是一个或多个文件。在一个实施例中，输出是单个的GDS-II流格式 的文件，其中包括修整和相位层。在其他的实施例中，输出是两个掩模数据 文件，一个用于每个掩模，适合与被掩模制造机使用。
本发明的实施例包括光刻掩模。光刻掩模包括相位掩模和互补掩模。相 位掩模包括暗场(dark field)，交替孔径相位掩模，其中相位窗口已经被布置 来限定如上所述的目标图案。互补掩模包括这样的掩模，它被设计来清除由 相位掩模剩下的人为因素，并且限定未由相位掩模限定的剩余边或边段。
本发明的实施例包括用于制造集成电路的方法。所述方法包括使用如上 所述准备和限定的掩模来曝光在IC中的材料层。
附图说明
图1图解了用于整形相位和修整(trim)层的示意内角切口(inner corner cuts)。
图2图解了用于整形相位和修整层的示意外角切口。
图3更详细地图解了切口形状。
图4图解了在端盖(endcap)识别之后的移相器边界。
图5图解了端盖切口保护区域。
图6图解了初始的移相器形状。
图7图解了用于合并的最小移相器分离。
图8图解了在合并之后的图7的移相器。
图9图解了要在最接近的移相器之间填充的凹口。
图10图解了图6的移相器形状如何在外角上剩余打开的切口。
图11图解了在接触着陆区上的初始移相器布置。
图12图解了在移相器已经被扩展到边界之后的图11的布局。
图13图解了在打开的空间被移相器进一步填充后的图12的布局。
图14图解了在用于直线相位冲突的成本函数中使用的量度。
图15图解了在用于内角的成本函数中使用的量度。
图16图解了在用于外角的成本函数中使用的量度。
图17图解了在用于三边(edge)情况的成本函数中使用的量度。
图18图解了在用于小移相器区域情况的成本函数中使用的量度。
图19图解了对于在其他层上的图形的成本函数敏感性。
图20是用于准备布局的处理流程图。
图21图解了在端盖识别后的示意布局。
图22图解了在限定移相器边界后的图21的布局。
图23图解了用于图22的布局的场切口(field cuts)。
图24图解了用于图22的布局的角切口形状。
图25是用于设计相位层和修整层以实质地使用相移来限定布局的图案 的处理流程图。
图26图解了在按照图25的处理布置移相器之后的图21的布局。
图27图解了在按照图25的处理填充一些打开的空间后图26的布局。
图28图解了在按照图25的处理形成另外精制移相器后的图26的布局。
图29图解了在按照图25的处理发生的初始相位分配之后的图28的布 局。
图30图解了在按照图25的处理扩大移相器之后用于图29的布局的相位 层。
图31图解了使用主相位通过大量填充的移相器的精制。
图32图解了使用主相位通过大量填充的移相器的精制。
图33图解了使用次相位通过大量填充的移相器的精制。
图34图解了使用主相位通过方形化和大量填充的移相器的精制。
图35图解了在按照图25的处理的移相器的精制之后的用于图30的布局 的相位层。
图36图解了在图34的布局的相位层上叠加的修整层。
图37图解了用于图34的布局的完成的相移布局。
图38图解了与图35的布局结合使用的修整层。

概述
现在说明用于限定相位和对应修整的方法和装置、用于限定在集成电路 中的材料层的布局。本发明的实施例包括按照和通过在此所述的方法和装置 建立的掩模数据准备(MDP)数据。其他的实施例包括掩模(mask)或光栅 (reticle)以及从由在此所述的方法和装置限定的布局产生的集成电路产品。
按照本发明的一个实施例，诸如以GDS-II流格式的输入布局被接收用于 材料层。诸如通过下述的图25的处理的本发明的实施例产生一个或多个输出 布局，来使用相移限定布局的图案的基本上所有部分。例如，输出布局包括 GDS-II流文件，它具有一个或多个相位层和修整层。在一些实施例中，0和 180度移相器被分离为不同的层，来协助掩模制造处理。这部分是当前的 GDS-II流格式的限制，因为这个文件格式不提供指定在层内的多边形上的相 位的标准方式。为了便于说明和讨论，在此使用的单数术语相位层将指示以 给定的输出文件格式的所有相关的相位层，所述给定的输出文件格式被设计 用于建立相位掩模。因此，输出有时被称为“全相位”布局或掩模/光栅。另 外，输出可以包括用于互补掩模的对应布局，所述互补掩模有时被称为“修 整掩模”，用于与全相位掩模结合使用。如同相位数据一样，修整数据可以在 同一文件和/或分离的文件中。
下面将更详细地说明本发明。首先考虑多种建立信息，包括参数、切口 形状、移相器形状等。然后将参照示例布局讨论由本发明的一些实施例使用 的处理。
建立
参考问题的建立和用于原始布局的几个参数来最好地理解限定相位层和 修整层的处理。首先，将说明内角和外角的切口形状和布置。然后将考虑建 立相位区域的边界的方式。接着，将说明初始的移相器形状和大小。然后将 考虑逐渐增长的移相器形状的处理。最后，将考虑用于确定移相器的布置和 整形的成本函数(cost function)。
切口形状和内角与外角
首先转向图1-3，用于布局的示意性内角和外角切口被示出，并且示出了 由本发明的一个实施例使用的切口形状的更详细的视图。首先转向图1，对 于用于示意性内角的相位层102和修整层104查看内角切口100。在相位层 102中，示出了由移相器112和移相器114限定图形110(图形110实际上不 是相位层102本身的一部分)。类似地，修整层104包括修整(trim)118，以 保护由移相器限定的区域并限定角。图形110的边界在修整层104中用虚线 指示。特别感兴趣的是所使用的切口形状，参见下面图3的讨论来获得更多 的细节。切口形状包括实质方形的凹口，它带有45度角的直线颈部，从凹口 的角伸出。所述形状被设计得符合设计规则——更重要地——便利掩模制造 能力。
类似地，图2示出了外角切口200，其中包括相位层202和修整层204。 在相位层202中，由移相器212和移相器214限定图形210(图形210不是 相位层202本身的一部分，但是被示出用于说明清楚)。在修整层204中，示 出了修整218，用于保护由移相器限定的区域并且限定角。虚线用于示出在 修整层204中的图形210的边界。另外，点划线示出了可以用在修整层204 上的交替角形状222。交替角被设计用于完全符合设计规则。作为对比，原 始角可能由于角的边和与切口成角度边的靠近而产生对于设计规则的损害。 如在图2中一样，类似的切口形状用于提供符合设计规则的形状——更重要 的是——容易制造用于布局的掩模。
转向图3，示意的切口300被示出为虚线。切口300像在图1和图2中 使用的切口一样被整形，以便分离移相器对。所述形状包括一个在顶部的实 质方形的凹口，它与以方形化形式结束的直颈以45度角的偏差相交。注意在 方形凹口和直颈之间的角度306。在一个实施例中，这个角度是135度。切 口300的各个边的大小依赖于处理和设计规则。例如，边长度302涉及用于 处理的最小边长度——满足掩模制造要求。在一个实施例中，边长度302是 最小边长度的倍数，其中r＞0.0。在这个示例中，r＝1.0。类似地，边长度304 类似地依赖于最小边长度，诸如最小边长度的倍数r`＞0.0。在这个示例中， 颈的宽度308依赖于最小边分离以及处理的平版印刷特性，诸如通 过倍数r``＞0.0。更具体而言，宽度308必须足够使得修整清除在与切口相邻 的交替移相器之间剩余的相位人为因素。
边界
继续到图4，对于具有端盖404的图形400示出了所期望的相位边界。 边界402被示出为粗的虚线。可以看出，这个边界可以通过在图形形状上的 增长操作——除了端盖404存在的位置——来被建立。应当注意，端盖404 的高度应当与最小边长度有关，诸如0.8X、1.0X、1.1X，更一般而言是rX， r＞＝0.0。在一些实施例中，端盖区域是直线，导致通过图形400的上边的平 坦边界。这反映出在下列中的差别：是否移相器或修整用于限定端盖，在相 邻图形上的多少相位区域需要被减少。更具体而言，查看与图形400的端盖 404相邻的图形410，其中用于图形400的移相器被包括在边界402内，降低 在图形410附近的边界的需要将小于如果用于图形400的移相器向端盖404 的顶部延伸的情况。因此，端盖的处理代表布局设计的折中。在一个实施例 中，优选的是使用移相器来限定端盖，因此边界在端盖处是平坦的。
在另一个实施例中，参照描述某些端盖情况应当如何被处理的一个或多 个规则来逐个情况地确定端盖处理。例如，一个规则可能指定，如果没有图 形接近端盖，则使用平坦的边界。但是，在存在接近的图形的情况下，如同 图4中的图形410的情况一样，则使用修整层来限定在端盖周围的区域。在 其他的实施例中，使用两种可能性在布局的区域上执行模拟，并且选择导致 较好结果的配置。
边界402应当被设置在用于再现图形400的优选的移相器宽度。例如， 如果图形400具有Xnm(纳米)的临界尺寸(CD)，并且对于具有给定的平 版印刷处理(例如具体的光波长、相关性、保护层特征等)的Xnm的临界 尺寸的优选的移相器宽度是Ynm，则可以将边界布置在距离图形400的边Y nm处。例如，对于248nm的波长的平版印刷处理，优选的移相器宽度可以 是150nm-300nm。可以从在多种条件下的测试图案模拟和测量来确定优选的 宽度。
参照图5来考虑处理关于相邻图形和端盖的边界的另外的方式。具体上， 图5示出了分别具有边界502和边界512的图形500和图形510。在图形500 上的端盖504被示出。可以看出，在边界502和边界512内的区域重叠。同 样示出的是与图形510相关联的最小边界514(粗的点划线)。最小边界514 表示用于限定图形510的最小移相器宽度。在端盖504的任何一边上示出了 切口保护区域520(查看的图案)。这个区域包括从边界502的上边的最小分 离(例如在图5中的垂直方向)。在其他的方向上(诸如在图5的水平方向上) 也足够宽，来允许切口诸如边界502的宽度。但是，按照最小边界514必须 被包括的任何区域被取出切口保护区域，如从最小边界514的切口保护520 的端部看出，以便保证具有足够的移相器宽度来限定图形510。因此，切口 保护520保证有足够的空间来允许向端盖504的右部(或左部)的直线切口， 同时也允许使用相移来限定图形510。
移相器大小和形状
转向图6，考虑基本的移相器形状。具体上，图形600被示出，具有被 布置在与图形相邻的相关联的移相器610。移相器610在此还没有被分配相 位。在此，移相器610是矩形，并且在矩形的“顶部”具有一个梯形。梯形 部分的边是45度以容纳切口。但是，可以使用更一般的符合任何设计规则的 角度。移相器形状的另一个方面是它允许相邻的切口保持打开，即使当移相 器直接邻接切口的底部(参见图22的讨论)。从邻接图形600的移相器610 的底部到移相器的顶部的方向被称为(移相器)宽度，因为它是用于控制图 形600的临界尺寸(CD)的相关尺寸。另外，对于较小的移相器，只要移相 器满足最小宽度要求，则可以省略梯形部分。
移相器610已经被定位在沿着邻接图形600的边，以便在移相器的端部 和下一个角——或者在这种情况下为边——之间已经保持最小的距离d1。最 小距离d1应当具有足够的大小来允许切口。在一个实施例中，这个距离对方 程1的内角到外角一般形式不同。
内角 $(1+\sqrt{2}/2)\dim$
外角 $(\sqrt{2}/2)\dim ---\left(1\right)$
其中dim是所允许的最小尺寸。更一般而言，所述形式是最小尺寸的倍数 r＞0.0。
类似地，移相器610首先被布置了以最小可允许移相器宽度d2的矩形部 分。(这是沿着从移相器的基部向梯形区域的基部的轴在图6中的垂直方向) 这个最小移相器宽度是从诸如最小的尺寸的设计规则参数得到的。从平版印 刷的角度而言，这可能不是与其他的移相器(图6中未示出)和修整层(也 未示出)结合来限定图形(例如图形600)的足够大小。在一个λ＝248nm 的处理中，d2是0.06微米。
而且，可以在图6中看出，最大化作为移相器610的开始长度的移相器 长度d3是有益的，所述开始长度被示出为沿着图6的移相器610的上边的长 度。当使用最小宽度d2但是最大化d3时，移相器的梯形部分一般占优势，如 图6所示。而且，这个移相器布置建立了所期望的切口位置。在内角上，仅 仅图1中所示的单个切口是可以获得的。在外角上，移相器610的形状允许 切口出自任何角度，包括图2所示的45度角。更具体而言，暂时转向图10， 其中以移相器1002和移相器1004来示出图形1000的外角，箭头示出外角切 口可以根据移相器的定位被布置在任何角度上。也注意移相器610已经在总 宽度上被最大化，以便接触边界(粗虚线)。在一些情况下，不可能在保持梯 形形状的同时扩展移相器以达到边界，在这种情况下，图11-13所示的移相 器形状可以被适当使用。
转向图7，在附图中作为布局的一部分的图形720和图形700与移相器 730和移相器710一起被分别示出。移相器710和移相器730接近。在此， 在各个移相器之间的分离小于最小分离d4。在一些实施例中，d4对应于最小 分离设计规则和/或一个或多个与最小分离相关联的平版印刷参数。在本发明 的一些实施例中，移相器如图8所示被合并，其中移相器710和移相器730 被合并为移相器810，形状如图所示。在一些实施例中，也可能需要执行凹 口填充，如结合图9所示，以便例如保持符合设计规则。
图9图解了在图7中发现的类似的配置，但是在此，两个原始移相器， 即分别与图形720和图形900邻近的移相器920和移相器910彼此邻接并且 剩余凹口，即凹口930和凹口932。本发明的一些实施例合并移相器和填充 这样的凹口，如虚线所示。被填充的凹口的宽度对应于这样的长度，在所述 长度上，在一些实施例中两个移相器小于或等于d4地分离。
移相器的重新整形
转向图11-13，将考虑按照本发明的一个实施例、在布局的处理期间对于 如图6所述布置的移相器的重新整形。图11示出了图形1100、一个接触着陆 盘，并且示出了两个切口，如虚线所示的切口1104和切口1106。(为了说明 清楚，其他的切口被省略。)切口的外边也示出了边界或优选的移相器宽度将 落在何处。(仅仅由图11中的粗虚线所强调。)可以从图11中看出，移相器 1102被以最小宽度、长度布置，具有足够的空间来容纳切口1104和切口1106。 但是，如果梯形的边被保持在45度角，则在保持图6-9所示的形状的同时， 移相器不能将整个的移相器宽度填充到边界。
在布局的处理期间，如结合图25将更全面地所述的，移相器可以在大小 上被提高到最大的宽度，如图12所示。在此，移相器1202被示出。在一个 实施例中，仅仅当边界邻接布局的场时才执行图12的重新整形。而且，适当 的是，在移相器和切口之间的围绕区域的一个或两者可以被并入到移相器中。 这适合的情况将结合图25而更详细地被说明。图13示出了扩展为下列的移 相器：三个分离的移相器，移相器1302、移相器1304和移相器1306。在最 后的输出布局中，这些将具有相同的相位，并且如果适当的话可以被并入表 示整个移相器的单个多边形中。也应当注意，三个移相器的组合形状类似于 图6中的移相器的形状，图6中的移相器旋转以便梯形部分邻近原始的图形。
成本函数
转向图14-17，现在更详细地考虑由本发明的实施例使用的成本函数。成 本函数可以用于说明接受特定配置的相对“差”(或“好”，这依赖于如何形 成所述函数)。为了成本函数的目的，冲突是在布局的相位层上的移相器的配 置，该配置将引起(期望的)图形或者全部或者部分地不能分解。除了降低 冲突，成本函数可以用于使得本发明的实施例根据两种选择的相对成本而相 对于一个优选另一个。将结合图25更详细地说明在设计相位层中的成本函数 的使用。
图14图解了通过重叠相同的移相器而引起的冲突。具体上，在图14中， 由具有相同相位的移相器1402和移相器1404来部分围绕图形1400。两个移 相器被分离距离1420，诸如图形1400的宽度。两个移相器重叠的区域是重 叠1410。一种表达允许这样的相位冲突的成本的方式是方程2的一般形式的 公式。

其中，按照用于直线移相器冲突的一个实施例r＝1.0，重叠是相位冲突 长度的测量(诸如重叠1410)，距离是移相器相距多远(诸如距离1420)，dim 是用于所述设计的最小图形，ε是最小的网格大小，r＞0.0是依赖于实现的比 率。因此，如果移相器1402和移相器1404是相同的相位和长度，在所述长 度上它们的重叠较大，则允许冲突被保留在所述布局中的成本较高。
两个边的情况具有两种基本的形式：图15的内角和图16的外角，并且 是指内角或外角。在两个边的情况中，本发明的一些实施例优选避免切割相 位区域。因此，在这样的实施例中，成本函数被设计来将较大的成本与划分 (部分限定图形1500的)移相器1502和移相器1504相关联，与具有单个的 大(相同相位的)移相器相反。对于图16和移相器1602和移相器1604而言， 也具有同样的目标。
更具体而言，可以使用方程3的一般形式的方程：
$r\frac{1}{\min (d_{01},d_{12})}---\left(3\right)$
对于内角或外角的计算，d01是两个边之一的长度，d12是另一个的长度，并且 r＞0.0。返回图15，距离1520和距离1530将分别对应于d01和d12。类似地， 在图16中，距离1620和距离1630分别对应于d01和d12。所使用的比率r依 赖于实现方式。按照一个实施例，对于外角r＝16.0，对于内角r＝6.0。
三个边的情况通过图17被说明，并且发生在当存在彼此接近的内角和外 角的时候，诸如“楼梯”台阶。图形1700具有这样的边，它具有距离1720， 按照结合图6上述的参数，这个距离不够允许布置移相器形状。优选的是向 所有三个边分配相同的相位，诸如具有单个相邻的移相器。可以使用方程4 的一般形式的成本方程：
$r\frac{1}{d_{12}}---\left(4\right)$
其中r＞0.0，d12对应于短边的长度，诸如图17中的距离1720。所使用的比率 r依赖于实现方式。按照一个实施例，r＝5.0。
另外，本发明的一些实施例禁止用于小移相器区域的成本函数。以图18 的情况为例，其中两个小移相器，即移相器1800和移相器1810接近。这样 的小移相器可能难于在掩模中制造，或者可能期望使它们被组合为单个更大 的移相器中。这样的成本函数可以具有方程5的一般形式：
$r(\frac{1}{a1}+\frac{1}{a2})---\left(5\right)$
其中“a1”是在当前移相器的给定距离内的第一移相器的几何面积，所述给 定距离例如n个纳米，“a2”是当前(小)移相器的面积。例如，如果移相器 1800是当前的移相器，则它的面积将由a2给出，而移相器1810的面积将由 a1给出。在一个实施例中，r＝0.07。如上所述，可以计算在给定距离内的所 有移相器的成本，并且/或者r的值也可以随着距离变化，诸如远的移相器使 用较低的r值。
而且，虽然成本函数被示出与单个比率r有关，事实上，可以使用多个 比率。例如，在一个实施例中，可以根据方程的其他元素来选择r的值，诸 如，如果距离＞120nm，则对于外角r＝8.0，但是如果距离＞240nm，则r＝4.0 等。可以使用在如果当根据对在较大距离的冲突的下降处罚来计算成本和/或 进一步调制相对成本时、不使用特定的距离/面积去掉(cutoff)的情况下。在 其他的实施例中，邻近的图形区域的大小与r的值相关。例如，如果切口接 触较大的区域，诸如接触着陆盘，则可能比如果所述切口接触较小的区域的 情况更期望允许该切口在那个位置，所述较小的区域诸如T交叉。例如，考 虑邻近大多晶硅区域的图18中的切口位置1840和邻近较小多晶硅区域的切 口位置1940。因此，在一些实施例中，用于大区域的r的值可能小于用于较 小的邻近区域的r的值，因为在较大的区域可以用OPC更容易地校正相位冲 突。
本发明的其他实施例在限定和选择适当的成本函数中使用来自多个层的 信息。暂时转向图21，它示出了布局2100，如果小矩形面积(例如图形2110 的端部或图形2120的端部)被确定为接触着陆盘，则可以选择不同的成本函 数。按照本发明的一个实施例，当检测接触着陆盘时，存在由成本函数的形 成来表达的一个优选，即使用最大数量的切口来改善区域的印刷。其他的示 例包括避免邻近限定晶体管的扩散区域的切口，诸如在T结点等(见图19， 其中扩散1910形成具有图形1900的栅极，并且指示了切割位置1940)。一 些其他的规则类型可能包括经由层金属层交互检测来保证电连接性以及对于 局部的相互连接-多晶硅交互。
最后，在下面详细说明的图25的处理期间，具体而言在步骤2540和2545 期间，可以由本发明的实施例使用成本函数。
分支和界限
将提供对于分支界限算法的简短讨论，因为本发明的一些实施例使用它 们来解决相位分配问题。存在多种公知的分支界限算法。在一个实施例中， 使用来自加利福尼亚的Cadabra Design Automation(San Jose的数字技术公司) 的abraCAD(TM)软件中的分支界限算法。
可以通过查看从树中的2n个可能路径选择单个路径的问题来对于分支界 限建立相位分配问题，其中n是被处理用于相位分配的、给定的布局或布局 区域中的移相器的数量。可以对一个或多个移相器提供初始的相位分配，以 开始处理和提供初始的成本。解算机诸如通过消除看起来导致高成本的路径， 来在约束搜索空间的同时搜索解空间。这允许导致低成本的解空间的连续的 分支(搜索)部分。
停止点可以是用户选择的：对于给定的时段，运行直到最小地被达到、 低于门限的相位分配成本，然后选择在那个点发现的最低成本等。另外，有 益的是，如果可以获得足够的计算资源，则一般可以并行地执行分支和界限。
或者，可以使用基于图形的算法来利用加权的图形边界和图形着色算法 适当地解决分配问题。
现在更详细地考虑限定相位层和互补修整层的处理。
处理流程
转向图20，示出了用于准备一个布局的处理流程。图20的处理可以与 图25的处理结合来用于设计相位层和修整层，以实质地使用相移来限定布局 的图案。结果产生的布局可以用于限定相移掩模和对应的修整掩模，对应的 修整掩模继而可以用于平版印刷处理中来限定集成电路。
在步骤2000，处理开始，确定最大的移相器区域。这简单地是优选的移 相器大小，诸如自要限定的结构的给定距离n nm。如上参照图4-5所述，这 可以在识别端盖后被计算。对于一个采样λ＝248nm的处理，优选的移相器 区域是150-300nm。n的特定值可以从模拟和/或测试掩模曝光来被确定，并 且将依赖于平版印刷处理、设计和布局。
转向图21，布局2100被示出包括两个图形，即图形2110和图形2120。 图21示出了在已经识别了端盖、即端盖2112和2122后的布局。然后，在图 22中，布局2200被示出包括布局2100和边界2230，用于限定最大或优选的 移相器宽度，以在限定图形中使用粗的虚线。
接着，在步骤2005，可以计算几个中间值和/或形状来用于以后的使用。 在一些实施例中，这些值和/或形状仅在需要时被计算。下面的值和/或形状被 按照一个实施例预先计算：
●非场＝移相器形状+原始布局
●场＝在边界内的区域-非场
这些值和/或形状可以随后被更容易地用于后续的步骤中。类似地，可以识别 非临界区域的位置。例如，可以识别所有的最小大小的区域，诸如线弯曲(L 的角)、线的交叉(T)和其他的非最小宽度图形；所有这些可以被作为非临 界的。
接着，在步骤2010，确定来自场的切口的位置。这参照图23容易明白， 其中布局2300被示出包括在边界2230的每个角、以预定切口形状从边界2230 向内向场的切口。可以看出，切口的一些位置将重叠图形，诸如靠近端盖。 其他的切口、诸如切口2310是显著的，因为所述切口仅仅因为线段如何被处 理而存在，并且由步骤2015不产生切口。其他类似的示例包括切口2312和 切口2314。相反，多个其他切口、诸如切口2316出现在边界的拐角和图形 的拐角。因此，也在步骤2015发现切口2316。
在步骤2015，处理继续，识别诸如从角图形向边界的角切口形状。这被 示出在图24中，包括布局2400。在图24中，已经使得边界边沿较细以强调 由图形的角来确定切口位置。而且，与图23相比较，发现几个另外的切口位 置，诸如切口2410。而且，像在步骤2010中一样，切口形状是按照图3中 所述的形状。可以并行进行步骤2010和步骤2015，彼此不按照顺序，和/或 组合为单个的步骤。
另外，在一些实施例中，沿着图形的非临界部分、诸如图19中的T的背 面(未示出)来计算可能的切口。在一个实施例中，可以与在图20的处理的 步骤2005的非临界区域的确定相结合来计算这些切口位置。如果选择了那个 选项，则对于每个边沿，可以计算以非临界区域的中间为中心的最小宽度的 切口，以用于下面用作图20的附加步骤(未示出)。
如上所述，图20的处理实际上是预备的。在一些实施例中，整个处理被 省略，并且在需要的时候在图25的处理期间计算值。在完成图20的处理时， 图25的处理随后开始。从概念上来讲，在图25的处理的开始处，被操作的 布局是图21所示的布局，并且在图20的处理期间计算的所有的值被保留在 例如布局的外层(extra layer)、存储器等中。
图25的处理在步骤2520开始，初始布置移相器形状。为了说明，几个 切割位置被示出为虚线。在一个实施例中，按照图6所示的基本形状来布置 移相器。移相器形状被沿着诸如在图26中的布局2600的布局的每个边布置。 首先转向移相器2610，它被布置在邻接邻近的图形的边沿。在遵守到边沿的 距离的限制d1的同时，移相器大小被最大化(见图6)。可以看出，如果诸如 移相器2610的移相器不能被扩展到优选的宽度，则可以使用图11-13所示的 扩展手段。另外，如果在区域(如移相器2614的左手侧)中存在两个切口， 则移相器将保证两者都保持打开(这个效果在用于内角和外角的值d1中可能 是隐含的)。
而且，注意图26未示出诸如移相器2612和移相器2614的移相器的合并。 这可以作为步骤2520和/或步骤2525的一部分。另外，如上所述，移相器形 状被设计来允许切口。这由例如移相器2620示出在图26中。在此，移相器 距离邻近的移相器很近，如在区域2625中所示(被示出为虚线圆)，但是移 相器2620的梯形部分的角度允许切口。类似地，外角允许从所有角的如图 10的切口。
处理随后在步骤2525继续，填充空间(open space)和合并移相器。移 相器合并和凹口填充在上面参照图7-9被说明，这个处理可以发生在这个步 骤(或它可以已经被执行为步骤2520的一部分)。例如，在这个步骤，移相 器2612和移相器2614可以被合并，并且填充凹口，以便形成图27的布局 2700中所示的移相器2714。另外，诸如靠近端盖的空间可以被去除，如图 27中所示，其中先前的邻近移相器2620的空间现在被填充(例如被填充的 空间2725)。更一般而言，如果从图27所示的视图去除切口并且考虑每个空 间，则可以最好地明白该处理。以空间2730为例。可以看出，空间接触三个 不同的移相器。这使得空间成为用于在这个步骤填充的不适合的候选者。要 求是，空间接触仅仅一个移相器或仅仅一个非临界形状。
在图27中，邻近移相器的其他空间也已经被填充(附图标号被省略)。 另外，虽然被填充的空间被示出为图27中的不同的三角多边形，依赖于由布 局说明格式支持的格式，移相器形状可以形成为单个或多个多边形(参见例 如用于在图28中的移相器2620和被填充的空间2725的单个多边形)。
在步骤2530，处理继续，使用45度切口进行填充。这涉及填充移相器， 例如图12所示。但是，不期望简单地填充所有的角。在一个实施例中，用于 确定是否空间被填充的测试是：(i)被填充的区域保持符合设计规则的吗， (ii)被扩展的移相器接触两个非临界区域(场或非临界图形)吗。可以在这 个步骤容易地计算相关的非临界图形。非临界图形包括不邻接移相器和场的 原始布局的那些部分。可以在图28的布局2800中看出在步骤2530提供的清 除，其中已经填充了多个45度的移相器，例如填充2810、填充2812和填充 2814。但是，注意区域2820、区域2822和区域2824不被填充。在区域2822 和区域2824的情况下，应该已经发生了移相器合并。在区域2820的情况下， 区域邻接两个切口，因此它被保持打开。更具体而言，在一些实施例中，如 果区域接触一个切口、至多一个移相器、场和原始布局的至多两个角，则移 相器被扩展。
接着，在步骤2535，处理循环上述步骤(2525-2530)直到处理完成，然 后在步骤2540继续。停止标准可以包括：是否通过所述循环在前一个过程期 间对移相器形状进行改变、固定数量的重复、其他的停止标准和/或上述的组 合，例如循环至多5次，但是一旦不进行改变则停止。
可以改变步骤2520-2535的具体中断和组成部分；但是，在步骤2540已 经开始的时间，应当以实际最大的尺寸(宽度、长度、被填充的空间等)建 立移相器形状。这是因为步骤2540-2565主要分配相位而不是重新整形和/或 重新限定移相器。
在步骤2540，处理继续，确定相位相关性和计算成本函数。如上结合图 14-19所述，成本函数描述允许对不同移相器的特定类型进行相位分配的相对 差(或好，依赖于形成)。如上所述，成本函数可以是层敏感的，对于不同的 交互距离等具有不同的形成等。注意，为了在处理成本上提供有益的降低， 布局可以被编组为小区域或簇，用于在图25的整个过程中的处理。编簇的 益处在步骤2545期间是最为显然的，例如如果分支界限被使用，则布局的一 部分的n的值将小于对于整个布局的n的值。在一个实施例中，簇包括在单 个边界多边形内的布局的区域，因此单个布局可能具有几百或几千的簇。
在步骤2545，执行相位分配。按照一个实施例，使用一种分支界和限算 法，见上。在处理中，确定将实际使用的具体切口。例如，如果两个移相器 被切口分离、但是被分配了相同的相位，则它们最终可以被合并。转向图29， 图28的布局被示出为具有初始相位分配的布局2900。
接着，在步骤2550，移相器可以被扩大，并且切口可以被填充。在一个 实施例中，这是通过将原始布局向边界增长并且然后计算空间来进行的。如 果给定的开放区域接触全部一个相位的移相器，则那个区域可以被填充那个 相位。相反，例如，区域2910(接触两个不同相位的移相器)与区域2912 (接触两个相同相位的移相器)。如果适当的话，则可以使用其他的算法来识 别开放的区域或空间，它们可以按照这个步骤被填充。
步骤2550的结果被示出在图30中，其中布局3000示出移相器已经被放 大来填充切口空间。如上所述，区域2910未被这个步骤填充，因为邻近的移 相器的相位不同。
在步骤2560，处理继续，去除小移相器。这可以基于预定的大小标准。 对于一些布局，这将导致当分别在步骤2570和2580处理继续时可以以主要 或次要相位填充的空间。示例布局没有任何移相器要在步骤2560被去除，因 此布局不被步骤2560修改。
接着，在步骤2570，发生进一步的移相器的精制。这包括以接合区域的 主要相位大量填充切口。暂时转向图31的布局3100，移相器3110和移相器 3120限定类似于在其他布局中所看见的图形2120的图形3160；但是由于在 布局3100中没有图形2110，因此在图31中在图形3160的大区域周围存在 移相器。布局3100已经按照图20的处理和图25的处理被处理。在步骤2550 之后，移相器3120和移相器3110的被示出的移相器形状已经被建立。在步 骤2560，大量填充3130，并且将被从空间转换为移相器。使得移相器3110 的相位成为在切口3150的切割区域中的主要相位的决定可以基于多个因素： 围绕移相器的总面积和相位、邻接空间的移相器的相对边长度等。在此，移 相器3110的相位例如从邻接先前的空间的边长度被确定为主要的。
可以在图31中看出，选择主要相位的一个效果可以是确定诸如切口3150 的结果切口的位置。在图31中，切口3150被垂直地定向，并且邻接移相器 3120。但是如果移相器3120已经被发现具有主要相位，则结果切口会已经被 水平定向并邻近移相器3110。
作为步骤2570的一部分，可以校正在步骤2570的大量填充期间建立的 任何最小间隔或最小边长度损害(violation)(在图31中未示出)。转向图32， 示出了以与图31的布局的类似方式处理的一个简单布局的一部分。在图32 中，图形3200和图形3210具有布置在图形周围的移相器3220、移相器3230 和移相器3240，以限定图形。在步骤2570，移相器3250和移相器3260在以 主要相位大量填充期间被增加。这剩余一个尖锐的角，它在邻接切口的移相 器3250上不符合设计规则。在步骤2560期间，这个角可以被去除，如图33 的移相器3330所示。但是，这个去除继而使得开口大于在顶部绝对需要的、 即大于在移相器之间的最小分离。
在步骤2580期间，次要相位可以用于通过使用次要相位填充空间、因此 增加了如图33所示的移相器3550，而使得在移相器3330和移相器3340之 间的切口开口为全部中的最小允许分离。像在步骤2570中一样，可以在填充 后校正间隔和边长度损害。
查看图31-33，可以看出符合设计规则的切口形状较为复杂，并且可能带 来对于掩模制造、查看等的小困难。因此，本发明的一些实施例包括在图25 的处理中的步骤(未示出)，用于方形化移相器形状。这将导致在图34中所 示的较直的切口，其中图32的布局已经被方形化(方形化3410和方形化 3420)，并且随后进行步骤2470，导致大量填充3430和大量填充3440。还注 意，步骤2580将不导致任何对于图34的布局的改变，因为没有附加的空间 要填充。也注意，得出的切口容易制造。
更具体而言，方形化(square off)步骤可以发生在相位分配之后得任意 时间，在一个实施例中，发生在步骤2560和步骤2570之间。在一个实施例 中，用于方形化移相器的标准是要加回的方形化部分既不是(i)在预定的分 离内接触或接近不同相位的移相器，也不是(ii)与任何其他的方形化部分重 叠。而且所述方形化可以包括用于图12所示的类型的移相器的两种可能的方 形化，诸如移相器1202。具体上，一个方形化可以使得梯形区域成为矩形， 并且同时不改变顶部。而且，顶部可以随后在先前的梯形部分中进行填充而 被独立地方形化。这种类型的双方形化可以在图35中的切口3510上被看到， 其中为了说明目的，方形化部分被示出为一个独立的移相器形状。
对于图30的布局的步骤2560和步骤2570的结果被示出为图35中的布 局3500(注意使用了上述的方形化过程)。注意诸如方形化3530的在切口3510 周围的移相器的方形化后随以主要相位的填充，即填充主要相位3510。处理 随后继续到步骤2580，其中重复大量填充；但是这一次，在确定填充那个区 域中使用次要相位而不是主要相位。在其他方面，步骤2580与步骤2570相 同。在所示的示例布局中，在步骤2580不发生附加的填充。
在此，按照本发明的一些实施例，布局的处理完成。
可以从相位层得到修整布局或层。这在图36中对于图35的布局被示出， 由布局3600中的修整3610示出(注意以在背景中示出的虚线轮廓和相位层 来示出了原始图形的轮廓以作为参考)。在一个实施例中，这可以是基于移相 器形状+通过轻微的收缩的原始布局的简单的几何计算，所述收缩诸如0.02 微米，然后加回原始布局。收缩的数量可以基于给定的处理被确定，给定的 处理包括对于掩模未对准、曝光条件等的足够容差。例如，通过对于相位和 修整层使用不同的剂量，在修整层中的开口的大小可以小于用于清除相位人 为因素所可以接受的。参见例如2001年10月5日提交的、发明人为Christophe Pierrat等的、题目为“Exposure Control For Phase Shifting Photolithographic Masks(用于相移光刻掩模的曝光控制)”的美国专利申请第09/972,428号。
转向图37，用于相移掩模的完整布局3700被示出，具有作为透光区域 的移相器(移相器3710、移相器3720和移相器3730)和在掩模上的其他位 置的不透明保护材料(例如铬)。为了说明，原始图形的轮廓被示出为虚线轮 廓。如上所述，移相器3710可以在包括掩模说明的GDS-II输出文件的一个 层中，而移相器3720和移相器3730在另一个层中(例如在一个层中为0， 在另一个中为180)。另外，但是未示出，切口可以是连续的相位和/或多相位 的透光区域，诸如逐渐的从0到180，切口中90，切口中60和120，以及/ 或者一些其他的组合。图38图解了用于示出修整3610的互补修整掩模的完 整修整布局3800。另外，如结合图2所原始所述的，有可能在外角上使用对 角的而不是凹口的开口，所述外角被示出为用于候选的角3810的虚线。
而且，可能需要和/或期望一些其他的后处理来用于将布局符合设计和掩 模制造规则。例如，转向图37和图38的布局，在邻近切口3510的区域的移 相器和修整层两者中存在极短的边(见图35)。可以通过沿着与那个短边垂 直的边扩展修整和移相器的宽度以去除短边，来去除这个边，在图38中仅仅 在修整层上被示出为用于后处理的边3820的虚线。
代表性的替代实施例
另外，虽然说明已经主要着重于在IC内限定多晶硅、或“多(聚)(poly)” 的示例，但是可以使用相移来限定其他的材料层，诸如互连、金属等。
在一些实施例中，由中间和最后的处理步骤建立的不同形状被保持在单 个数据文件的不同层中。例如，如果使用GDS-II流格式，则原始的布局可以 被保持在第一层中，0度的移相器被保持在第二层中，180度的移相器被保持 在第三层中，修整层被保持在第四层中。在其他的实施例中，多个数据文件 用于分离相关的信息。另外，可以在附图中看出，中间处理步骤的结果可以 被输出和查看，以便更好地明白对于给定布局的移相器整形和分配处理。
在一些实施例中，结果的布局包括使用相移限定的至少下列之一的布局：
●在布局中的一个材料层中的非存储部分的80％；
●在一个材料层中的平面布置图的一部分的80％；
●在给定区域中的单元的80％；
●一个材料层的90％；
●一个材料层的95％；
●一个材料层的99％；
●一个材料层的100％；
●在一个材料层中的芯片(如ALU)的功能单元中的100％；
●在设计的关键路径中的材料层中的图形的100％；
●在高于或低于某个尺寸的材料层中的图形的100％，例如具有50 μm＜CD＜100μm的临界尺寸的所有图形；
●在材料层中的所有内容，除了由于不能解决的相位冲突而导致不能相 移的那些图形之外；
●除了测试结构外在材料层中的所有内容；
●所有非伪(non-dummy)图形的100％，例如提供结构支持以用于处 理目的的图形和在材料层中的非电功能性图形。
而且，应当明白，即使当使用相移掩模来实质地限定图形时(例如图31的布 局3100中的图形3160)，也通过互补掩模来限定在切口开口和端盖处的图形 部分。因此，考虑使用相移(或使用“相移掩模”)来限定诸如图形3160的 图形。
本发明的实施例可以包括按照根据本发明的实施例限定的布局制造的掩 模和/或掩模组。例如，图37和图38的布局可以由诸如来自加利福尼亚San Jose的Numerical Technologies company(数字技术公司)，Transcription Enterprises，Inc.公司的CATS(TM)的掩模数据准备软件来处理，以便生产 适合于由掩模写入和制造机器使用的格式的掩模数据文件。本发明的实施例 包括完成的集成电路，包括由从按照本发明的实施例限定的布局构造的掩模 来限定的材料层。
本发明的实施例包括一种制造集成电路的材料层的方法。在这样的实施 例中使用的一种晶片制造处理包括：向晶片的上表面施加光致抗蚀剂层；烘 烤所述光致抗蚀剂层；将第一掩模定位在光致抗蚀剂层上；通过第一掩模对 光致抗蚀剂层曝光；将第二掩模定位在光致抗蚀剂层上；通过第二掩模曝光 该光致抗蚀剂层；烘烤所述晶片；冲洗该光致抗蚀剂层；化学蚀刻或离子注 入；去除光致抗蚀剂层。可以类似地限定另外的材料层。第一和第二掩模是 从上述的布局建立的相移掩模和互补掩模。例如第一掩模可以是从图37的布 局3700构造的掩模，第二掩模可以是从图38的布局3800构造的掩模。掩模 曝光顺序可以按照本发明的一个实施例而被反转，诸如先曝光互补掩模，然 后是相移掩模。
本发明的一些实施例包括用于执行图17的处理的计算机程序。在一些实 施例中，使用来自加利福尼亚San Jose的Cadabra Design Automation， Numerical Technologies company(数字技术公司)生产的abraCAD(TM)软 件来实现该处理。在一个实施例中，使用在abraCAD(TM)软件内的AL语 言程序来描述所述处理。在一些实施例中，计算机程序被存储在计算机可读 的介质中，诸如CD-ROM、DVD等。在其他的实施例中，计算机程序被实现 为电磁载波和/或计算机数据信号。例如，电磁载波和/或计算机数据信号可以 包括通过网络被存取的程序。
在此使用的术语平版印刷和/或光刻表示这样的处理，其中包括使用可视 的、紫外线的、深紫外线的、极深紫外线的、X射线的、电子束的和/或其他 的辐射源来用于平版印刷的目的。
结论
本发明实施例的上述说明已经被提供用于图解和说明的目的。所述说明 不意欲是穷尽或将本发明限制为所公开的准确形式。许多改进和变化将是明 显的。实施例被选择和说明以便最好地解释本发明的原理和它的实际应用， 因此使得其他人明白本发明适合于所考虑的特定用途的不同实施例和不同的 修改。本发明的范围意欲被所附的权利要求所限定。