1.一种机群链路的加密跳码扩频信号生成与捕获系统，可以在电路板的数字信号处理器DSP和FPGA上实现的加密跳码扩频信号生成与捕获方法的体系构架，吸取复合伪码易于捕获和长周期扩频码难以破解的优点，提出加密跳码扩频体制的基带信号生成算法取代传统的长周期序列扩频码和复合伪码；其特征在于：
该机群链路的加密跳码扩频信号生成与捕获系统，包括两大子系统：加密跳码扩频信号生成部分和加密跳码扩频信号的捕获部分；
其中，加密跳码扩频信号生成部分之机群链路的加密跳码扩频体制的基带信号生成模块，是加密跳码扩频信号发射单元核心技术；
其中，加密跳码扩频信号的捕获部分包括两种捕获算法，是加密跳码扩频信号接收单元核心技术，具体为：基于FFT的加密跳码扩频信号频域并行捕获方法；基于匹配滤波器+FFT的加密跳码扩频信号直接捕获方法；
(一)、机群链路的加密跳码扩频体制的基带信号生成模块
本发明从跳频扩频、跳时扩频和更换码型三种操作得到启发，在传统的短码直序扩频调制的基础上提出一种全新的扩频调制模式：加密序列控制扩频码型切换的加密跳码扩频调制；具体方法是采用复合码，即将几种不同的短码按规则运算组合生成新的长周期扩频序列，比直接采用长序列伪随机码容易捕获；但这种复合码的保密性、抗干扰性能不够优越；
机群链路网内机群编队成员节点之间的发送方/接收方事前都共享为本次通信任务临时分配的长周期加密序列，并能够根据需求改变加密序列生成多项式并共享；最简单的是1/0二值加密序列对本地扩频码进行加密调制，用生成的跳码直序扩频序列再对信息数据位进行扩频调制，这三者保证相参和跳变相位严格对齐；因此，扩频调制过程可以看作是扩频码发生随机切换的跳变，因此很难被截获和破译，具有良好的隐蔽性、低截获概率和抗干扰性能，并能实现解模糊；
本发明具有理论普适性和结构外延性，例如：加密序列调制进制——二进制、多进制，调制序列倍率选择可以选择任何自然数，原始加密序列每位按倍率扩展位数；如果选择无穷大时——加密序列为全‘1’或者全‘0’，就无跳码过程，退化为常规的扩频通信了；
一般情况，可根据任务要求采用基-2加密序列，即二进制序列：0/1实现跳码扩频，或采用更高性能的加密模式，如：基-n加密序列，即n进制序列：0/1/2/3/.../n-1/n；在基-2加密序列中出现2种码长相同码型，基-n加密序列出现n种码长相同的码型；通常，调制序列倍率选择“1”比较合适；加密跳码扩频体制中，“码1+”表示传输数据“1”时传输同相扩频码——相对扩频码序列，“码1-”表示传输数据“0”时传输反相扩频码——相对扩频码序列；“码2+”、“码2-”类似；若采用基-n的加密序列，则出现：“码1+”、“码1-”...“码n+”、“码n-”；
跳码直序扩频的扩频调制/解扩解调类似跳频扩频模式和跳码扩频模式，要求发送/接收端时基的同步对准，就能保证同步化解密/解扩/解调，；
另一方面，由于跳码和跳频过程都具有相对某种时基同步的过程，例如相对UTC的绝对时间1s秒跳或者1min分跳；因此通过节点本地时钟校准后在码跟踪环路利用码NCO在本地加密序列的时基同步化控制下实现对跳码序列的相位锁定和对准；加密跳码序列扩频和跳频扩频具有类比性：跳码图案就是基-n的加密序列，对应于存在n个跳频频点的跳频图案；
机群链路网内各机群编队成员节点都实现约定在某一时间系统——UTC或者机群编队网内时统，定义的时间段内采用某一长码加密序列实现加密跳码调制，所有参与通信的成员精确地与UTC同步，加密序列的码相位与UTC相参、加密序列的切换与UTC相参，也就是说某一UTC具体时刻的网内加密序列的码型和码相位成员能够先验知道；一般情况下，已处于良好跟踪状态的网内合作型接收方能够长时间稳定地解调/解扩信息和提取载波跟踪环路、码跟踪环路的参数用于测距、测速、测钟差，具备较强的抗干扰能力；而机群链路网外非合作接收方没有准确的扩频码型、加密码序列码型、加密码序列码相位、加密码序列码型切换时刻，因此无法捕获信号，即使短暂捕获也会很快失捕、失锁；
但是，机群链路网内各机群编队成员节点之间的相对运动、成员节点本地时钟的偏差等因素总是存在，失捕、失锁的情况也经常发生；对于机群链路网内成员之间的通信链路发生中断，或者新入网的成员节点等等这类切换行为，都会影响加密跳码的跟踪状态，引起失锁、失捕；因此，本发明提供了两种高性能的加密跳码扩频信号的直接捕获方法：基于FFT的加密跳码扩频信号频域并行捕获算法；基于匹配滤波器+FFT的加密跳码扩频信号直接捕获算法；
(二)、基于FFT的加密跳码扩频信号频域并行捕获模块
本发明提供了采用基于FFT频域并行捕获算法的加密跳码直接捕获模块，完成高动态条件下加密跳码的码相位快速捕获；
I、加密跳码伪码相位的FFT频域并行捕获模块的数学模型及算法
(i)扩频信号的载波剥离和积分-清除处理
来自射频接收前端经A/D采样后的数字中频信号可以表示为：
yk＝A·c[(1+η)(tk-ts)]cos(ωIFtk+ωdtk+φ0) (1)
公式(1)中：yk为数字中频前端在时刻tk的采样值，A为中频信号的幅度，c(t)为码速率等于5.115MHz的扩频码序列，ωIF为数字信号中频频点——14.96MHz，ωd为载波多普勒频率，η为载波多普勒频率偏移引起的码速率修正系数，η＝ωd/(2πfRF)，fRF为载波频率，ts为扩频码初始相位，ts＝t0+nΔt，Δt为采样周期，φ0为载波初始相位；
载波剥离后的正交信号与复现的本地扩频码相乘，并进行积分累加
公式(2)中： 为多普勒频率估计值；为复现码的初始相位， 为复现码
的码速率修正系数，
公式(2)可以近似表示为公式(3)
公式(3)中：A为接收信号的幅度；ε(k)为码相位偏差，ε(k)＝τ(k)-τ(k-1)；
R(·)为自相关函数；Δfd(k)为多普勒频移的估计误差， T为预检测
积分时间；φk为载波相位，φk＝Δfd(k)·t+φ0； 分别为输入噪声的同相、正
交相分量，接近于相互独立的高斯随机变量；
对每0.2ms的积分累加结果进行模平方运算，并得到功率包络信号
由扩频码的自相关特性，在式(4)中，在扩频码的一个完整周期内，只有当ε(k)＜Tc时，自相关输出R[ε(k)]＞0，并且只有一次相关峰最大值发生在ε(k)＝0时，即复现码与接收码完全对准的情况下；
捕获是在时间域 和频率域 进行二维搜
索，使 达到最大的过程；如果在搜索中检测到 超过了噪声统计决定的门
限，则捕获完成；如果所有的 都低于此门限，说明没有检测到信号，检测失败；
(ii)捕获门限的确定
在每个搜索单元的积分累加期间，由于每个搜索单元要么包含噪声和信号，或者只有噪声而没有信号，因此信号检测是一个统计过程；
在进行捕获检测时，单次试验的门限一般根据可接受的单次试验虚警概率Pfd确定，对于所选的门限Vt，如果方格包络等于或高于这个门限，便检测有信号，而当方格包络低于这个门限时，便检定为噪声；
对于单次试验，检测概率Pd和虚警概率Pfd由下式确定：
公式(5)中：pd为在有信号时包络的概率密度函数PDF；pfd为在无信号时包络的PDF；
假定积分和累加输出I和Q信号服从高斯分布，则包络信号 服从莱森分布，
2
公式(6)中：z为随机变量，即包络信号；σn 为信号幅度均方根；A为信号幅度；I0(·)为零阶修正贝塞尔函数；式(6)可以用预检测信号与噪声之比来表示：
公式(7)中：s/n为预检测信号与噪声之比， 当信噪比用dB
表示时，S/N＝log(s/n)＝C/N0+10log(T)，C/N0为载波噪声功率密度比，T为预检测时间；
当没有信号出现时，公式(4.12)中的A＝0，此时包络输出服从瑞利分布：
由公式(7)和公式(8)可以得到搜索过程中单次判决的虚警概率Pfd：
由式(9)即可得到采用虚警概率表示的检测门限：
在实验中，可以根据机群链路成员节点间异步通信/测量终端的射频前端自动增益控
2
制(AGC)及相关器的性能预先计算出无信号时的噪声方差σn， 由虚警概率Pfd确定检测门限Vt；
II、基于FFT的加密跳码扩频信号频域并行捕获模块的功能及原理描述
(i)、基于FFT的加密跳码扩频信号频域并行捕获模块的算法原理
在对多普勒频率和扩频码相位的搜索过程中，FFT能够以并行的方式搜索多普勒频率和扩频码相位，大大缩短了捕获的时间；由于在一个多普勒频率点上，需要进行2046次码相位搜索——1023位扩频码，因此如果在多普勒频率串行搜索——500Hz步进，频率范围-10kHz～+10kHz共41个的基础上并行搜索扩频码相位，则可以极大地缩短捕获的时间；
实际上，公式(2)定义了载波剥离后的输入信号和本地再生伪码的相关运算，它可以采用更为简洁的形式表示为：
公式(11)中：n代表伪码序列的起始时间，
对于一个给定 (11)式中的 需要对所有n的情况(即n＝0，1，...，N-1)计
算一遍；这样的计算很烦琐，可以利用FFT和IFFT计算方法进行成组计算来简化上述运算过程；
观察公式(11)， 可以看作 和 的圆周相关，而时
域的圆周相关和频域的FFT变换存在如下关系：
公式(12)中：X(K)、Y(K)分别是x(k)、y(k)的傅立叶变换；
因此公式(12)可以采用FFT和IFFT映射到频域实现；采用FFT变换的一个好处是可
以成组计算 大大提高了计算速度；
在加密跳码伪码相位的FFT频域并行捕获模块中，首先给出多普勒频率的估计值
同时发现，由多普勒频率引起的码速率修正系数η和 非常小，当多普勒频率为10KHz时，因此在捕获中η和 的影响可以忽略不计；对去载波后的输入信
号和本地再生扩频码序列分别作N点FFT：
由公式(13)和公式(14)可以计算出载波剥离后的输入信号和本地再生扩频码的相关值：
* *
在设计中，事先计算出本地再生扩频码序列的N点FFT，并求出复共轭[C0，C1，
* * T
C2，...，CN-1]，将其保存在FPGA内的ROM中，这样可以省去每次对其进行FFT运算；
在得到每个频点 对应的 后，求出模平方值，并找出模平方最大点；在此模平
方最大点处两侧各取一段数据点对模平方进行平均并乘以适当的系数，作为当前频点的检测阈值，当模平方最大值大于此阈值时，说明多普勒频移在此频点附近，采用这种方法找出所有频点的模平方最大值，以及对应的阈值，并选出过门限的最大值，则此时对应的n——需要变换为1/2码片数和 就是要搜索的码相位和多普勒索频率；否则按照500Hz的步长调整 进行下一个多普勒索频率点的搜索；
(ii)、数据内插和抽取
数据内插和抽取的目的有两个：
1)使数据精确地以整数M为周期；
2)使M等于2的整数次幂；
输入信号采样率为62.11MHz，即0.2ms采样数据点数为12422个点，采样时间间隔为采用Sinc内插理论，将输入信号恢复成原始连续信号，然后以新的采样间隔
重新采样输入数据，将使输入数据在0.2ms内的数据点数变为
4096，即达到了数据内插和抽取的目的；
根据内插理论，Sinc内插公式为：
公式(16)中：h1(t)是内插用理想低通滤波器的冲击响应(设其传递函数为H1(jΩ)，滤波器带宽为38.5MHz)； 是被恢复重建的连续信号，x(nTs)是输入信号原始采样序列；
Ts是输入序列的采样周期；
设Ωs＝2πfs，则H1(jΩ)为：
公式(17)即为模拟理想低通滤波器的频域表示，对其进行IFFT变换，可得到其对应的时域冲击响应h1(t)：
理想情况下，应在(-∞，+∞)的时间范围内进行内插，这样才能无失真地恢复原始信号，但在实际应用中无法实现；要在有限的区域内对Sinc函数截断后进行非理想的内插；
一般取2D点，即在内插点的前后各取D点来计算出内插点的值；一般取D＝4，即采用8阶内插，因为它能提供较好的内插性能和内插精确度；
由于对内插后恢复的原始信号进行抽取会产生频谱混叠，导致信号失真，因此在抽取前必须使用一个抗混叠低通滤波器保证抽取后信号无混叠，该抗混叠滤波器带宽为5MHz，单边带伪码频谱宽度为5MHz，设其传递函数为H2(jΩ)；经过抗混叠滤波器滤波后，再按
20.48MHz采样频率进行数据重采样，即可实现0.2ms数据采样点数为4096点；
设f0＝5MHz，Ω0＝2πf0，则：
此时可把内插滤波器和抗混叠滤波器看成一个滤波器，则该合成滤波器传递函数为H(jΩ)＝H1(jΩ)H2(jΩ)仍为理想低通滤波器，其滤波器带宽为5MHz，滤波器冲激响应为因此，在抽取前，输入信号相当
于经过传递函数为H(jΩ)的低通滤波器，其输出为：
公式(20)中：Ω0为抗混叠滤波器带宽；
对恢复的连续输入信号 按采样时间间隔 进行抽取，即达到对1个伪码
周期采样4096点的目的；即最后所用的同时完成内插和抽取变换的公式为：
公式(21)中： 表示上取整运算；
(iii)、检测判决
检测判决采用依序可变滞留时间检测搜索器——Tong检测器；Tong检测器属于可变驻留时间多次试验检测器，算法简单，性能优良，且所需的计算量适中，原理如图2；
将信号包络与门限值比较，当包络大于门限时，计数器加1，若包络小于门限，则计数器减1；当计数器的值达到最大值A时，宣布信号存在而中止；当计数器值减为0时，宣布信号不存在，设置K＝B移动到下一单元进行检测；
Tong检测器的总虚警概率为：
总检测概率为：
公式(22)、公式(23)中，Pfd、Pd分别为单次检测的虚警概率和检测概率；
(iv)、基于FFT的加密跳码扩频信号频域并行捕获模块的结构与功能描述
捕获单元接收到A/D转换电路输出的数字中频信号，产生再生载波对数字中频信号进行下变频，完成载波剥离；采用FFT方法实现相关运算；对相关结果进行检测判决，并计算信噪比；在捕获完成时获得扩频信号的伪码相位和载波多普勒频移的粗略估计值，将其与捕获状态一起输出给载波和码跟踪电路；由于采用基2-FFT运算要求数据点数为2的幂次，故在相关运算前需对下变频结果进行内插和抽取操作；对于测距/测速、数据解扩/解调，FFT快捕采用500Hz频率步进的搜索方法，逐个频点进行捕获，考虑到多普勒频率可能为正或负，因此这种频率搜索要在载波NCO偏置值前后交替进行，载波NCO偏置和频率步进是通过逻辑控制单元实现；
首先，逻辑控制单元将载波NCO偏置fI对应的频率字置入载波NCO，载波NCO以该频率字为基准产生同相和正交载波信号，并与输入信号进行数字混频；然后，将混频得到的I、Q两路信号进行数据内插，恢复原始的连续信号，再以20.48MHz速率对恢复的连续信号进行采样，使得0.2ms内的采样数据为4096点，这样在满足基2-FFT运算要求的同时减少了数据计算量；一次FFT快捕处理可同时搜索完4096个码相位，因此，将抽取出的4096点数据和本地存储的4096点伪码数据作FFT快捕处理；对处理后的数据进行求模选大和检测判决，如果检测判决结果为无信号存在，则捕获指示输出低电平，逻辑控制单元控制载波NCO以相应的频率步进值步进，并重复上述过程；若检测到有信号存在，逻辑控制单元就控制频率步进使其进入捕获验证阶段，验证完成时判断此通道是否捕获完成，若捕获则捕获指示输出高电平，并将此时的载波多普勒估计值和码相位估计值输出，停止搜索；失锁重捕时，考虑到FFT捕获算法速度很快，因此重新开始捕获；
(三)、基于匹配滤波器+FFT的加密跳码扩频信号直接捕获方法
本发明提供了采用基于匹配滤波器+FFT的捕获算法的加密跳码直接捕获模块，完成高动态条件下加密跳码的码相位快速捕获；
(i)、基于匹配滤波器+FFT的加密跳码直接捕获算法原理
滑动相关捕获是让本地扩频序列作相位滑动来获得与接收扩频序列的同步，这个过程需要不断对两序列进行相关积分与检测判决，由于相位滑动速度较慢，因而平均捕获时间较长；匹配滤波器则反其道而行：在本地设置一个静止的扩频序列，让接收序列滑过本地序列并作相关运算，每一码片时刻都会产生一个相关结果，当滑到两序列相位对齐时，必有一个相关峰值出现；检测到这个相关峰值，就用它启动另一个相位相同状态的本地序列发生器，该本地序列必然是与接收序列同步的；这样，在序列的一个时间不确定范围内，匹配滤波器把序列所有可能的相位状态都搜索一遍，如果检测正确的话，捕获时间就等于序列的时间不确定度；近年来，大量使用数字匹配滤波器DMF进行实现；DMF可以用ASIC、FPGA或者DSP来实现，但由于在PN码速率较高时，DSP的处理速度达不到要求，所以大多用ASIC或FPGA来实现数字匹配滤波器；
为了改善P码直捕算法的灵敏度，就需要延长相干积分时间，在用基于FFT的频域伪码相位并行搜索方法实现直捕模块时，这就意味着要实现更大点数的FFT，而FFT的点数越多，其FPGA实现就越复杂；相对于FFT计算，匹配滤波器结构相对简单，同样可以达到较快的搜索速度，匹配滤波器中的乘法器可以简化为多路选择器；还可以借助于小点数的FFT，对匹配滤波器输出的部分相关值进行谱分析，从而完成多普勒频率的并行搜索；因此，以基于FFT的频域伪码相位并行搜索算法的技术成果为基础，采用匹配滤波器+FFT方法实现加密跳码扩频信号的直接捕获，获得更高的直捕算法性能；
匹配滤波器+FFT方法实现加密跳码扩频信号的直接捕获的工作结构如图5所示；下变频后的基带信号通过匹配滤波器并行搜索码相位，将n个短时匹配滤波器CMFn的输出送往FFT单元进行谱分析，以完成多普勒频率的并行搜索；匹配滤波+FFT搜索算法包括：下变频单元、分段匹配滤波单元、FFT计算单元、非相干积累单元、检测判决单元、捕获控制单元；
匹配滤波+FFT搜索算法既可用来捕获短周期码，也能实现加密跳码扩频信号直接捕获，实现结构相同，因此在本发明中既可用于非加密跳码捕获，也可直接捕获加密跳码，实现功能一体化复用，性能指标不逊于基于FFT的频域并行捕获算法；
匹配滤波+FFT直捕方法的时序和基于FFT的频域伪码相位并行搜索相似，但不需要对捕获带范围进行500Hz步进的串行扫频，其工作过程如下：
①直捕模块对数字基带信号以及本地加密跳码进行分段匹配滤波，对匹配滤波器输出的部分相关值计算FFT；对多次FFT结果模方积累，寻找积累结果的峰值；对峰值附近的积累结果取平均，估算噪声功率；
②根据积累结果的峰值和估计的噪声功率，Tong检测器判决是否存在信号；如未检测到信号，则控制产生另一码段的本地加密跳码，超前或滞后一个相干积分时间2ms，重复步骤1中的检测过程；
③如果在某个码段上检测到信号，其最大相关峰对应的频点就是估计的多普勒频率值；根据相关峰对应的码相位，进行延迟等待，直到本地加密跳码相位与接收信号对准时，送出启动跟踪的信号。