以太网是最普遍的数字联网技术之一。在电气和电子工程师协会 (IEEE)标准802.3中指明，该技术具有大量已安装的兼容网络设备基 础。(在此通过引用并入了2000版的IEEE 802.3标准，就如同在本文中 完全阐明的一样。)以太网技术继续发展，出现了更新和更快的变型，如 吉比特(Gigabit)以太网，其提供1吉比特每秒的网络速度。
几十年来，以太网已在在局域网中得到广泛应用。更近一些，以太 网已逐渐频繁地在地下和其它广域光网络应用(包括无源光网络(PON)) 中得到应用。在广域网应用中，由于所涉及的距离并且由于沿发送机与 接收机之间的链路可能使用的光功率分光器，所以信号衰减和链路预算 约束(link budget constraint)的重要性增加了。
在链路上的某些点，由于接收机的受限灵敏度、传播介质中的噪声、 信号源相关噪声(如码元间干扰、模式划分噪声)以及其它的噪声、衰 减和失真源，所以信号可能衰减并失真到这样的程度：即，其承载的信 息不能被提取。但远在到达该点之前，信号的信噪比(SNR)的劣化和信 号的比特差错率(BER)的增加就超过了典型应用中所能容许的范围。
前向纠错(FEC)是一种用于改进所接收的低SNR信号的BER的方法。 FEC是一种编码技术，其使用附加的(即，冗余或奇偶校验)码元作为通 过物理信道传送的数字信号序列的一部分。它是差错控制码的一种。由 于存在足够的冗余，所以当差错损坏了所接收的信号时，接收机不仅识 别差错，而且纠正差错，而不要求重传。实践中，通过使用FEC所获得 的BER改进被称为编码增益(coding gain)。
为传统以太网增加FEC能力，可能会导致在无FEC能力的(即传统 的)网元(network element)的介质访问控制(MAC)层中出现差错。 另外，因为承载分组的目的地信息和帧边界字段的分组报头不能从有效 载荷BER的改进中获益，所以仅对分组的有效载荷应用FEC不会影响链 路预算约束。另一方面，单独对报头应用FEC和单独对有效载荷应用FEC 会导致非FEC的网元不能识别报头。
因而，对于带有与以太网标准兼容的无FEC能力的传统网元的网络， 所需的是用于针对给定的链路预算改进BER的方法，或者相反地，用于 针对给定的BER增加链路预算的方法。

为清楚起见，以下定义几个术语，这些术语被具体限定于在本专利 申请的背景下使用。在本申请中定义的术语“零填充(zero padding)” 是指向数据添加0字节，以使该数据达到前向纠错(FEC)帧大小，发送 机可以决定不把所填充的0发送到线路中。在本申请中定义的术语“分 帧器(framer)”是指把分组分割成FEC帧的单元。
术语“复杂度限值”是指为编码器定义的第一预定义t’，定义了该 编码器的初始复杂度(其是该编码器的复杂度的极限)。这意味着，通过 设计我们选择了针对(N，N-2t’，t’)码的编码器，该编码器具有与t’ 相关的复杂度。该复杂度是该编码器的复杂度限值。在t＜t’的情况下， 该编码器可以实现(N，N-2t，t)码的灵活编码，此时，该(N，N-2t， t)码的复杂度小于由(N，N-2t’，t’)码的编码器限定的复杂度限值。 在本说明书第12页第25行到第14页第4行，可以看到关于此的进一步 信息。
在本申请中定义的术语“COL”，是指的以太网PHY到MAC COL信号 (冲突检测信号)，其表示如在IEEE 802.3标准4.2.3.2节所提到的冲 突状态(即，帧太小)和如在IEEE 802.3标准第22章和第35章所提到 的MII、GMII接口。在本申请中定义的术语术语“CRS”指以太网MAC CRS 信号(载波侦听信号)，其表示如在IEEE 802.3标准4.2.3.2节所提到 的载波侦听状态和如在IEEE 802.3标准第22章和第35章所提到的MII、 GMII接口。
依据本发明的原理，提供了一种用于从发送机通过共享介质数字传 输网向接收机发送数据分组的方法。每个分组以界定分组结束的终止码 元字段结束，随后是分组间间隙间隔(interpacket gap interval)。依 据该方法，将各分组的至少一部分分成一个或更多个帧，并对分组的每 个帧应用系统FEC块码(block code)。系统FEC块码保持数据字节可见， 并对帧增加了奇偶校验字节。分组的各帧的奇偶校验字节收集在奇偶校 验字段中，奇偶校验字段添加在界定分组结束的终止码元字段之后。所 述各分组的奇偶校验字段的定界符(delimiter)添加在奇偶校验字段之 后，通过以太网将该分组从发送机传送到接收机。
附图说明
将参照下面的说明、附加权利要求和附图，仅以示例的方式对本发 明进行解释，附图包括：
图1示出了以太网分组的格式；
图2示出了依据本发明利用FEC编码的以太网分组的格式；
图3是码率损失与利用里德-所罗门(255，239，8)码编码的分组长 度的关系曲线图；
图4a示出了以太网网元的分层图；
图4b示出了依据本发明的以太网网元的分层图；
图5示出了FEC PCS子层的传输路径中的数据流图；
图6示出了FEC PCS子层的接收路径中的数据流图；
图7示出了依据本发明的以太网网元的物理编码子层的传输有序设 置状态机(transit ordered_set state machine)的一种实现；
图8a、图8b和图8c示出了依据本发明的集成在以太网网元的PCS 接收状态机中的FEC接收状态机；以及
图9示出了能够编码带有变量t≤tmax的(N，N-2t，t)里德-所罗门码 灵活编码器(flexible encoder)，其中tmax是用于特定编码器的最大t 值。

本发明的代表性的非限制性实施例通过以灵活的方式将FEC编码应 用于以太网分组而满足了上述需要，所述方式将FEC的好处扩展到报头， 并且不会导致在传统以太网网元中出现差错。
在图1中示出了以太网分组10的格式，其中：
字段105包括分组的多个起始码元，表示分组的起始；
字段110包括一前导码(preamble)，其用作同步序列以使物理信令 子层(physical signaling sublayer)自身可与所接收的帧(即，与以 太网分组)相同步；
字段115包括一帧起始定界符(SFD)，其为特定的序列10101011， 表示分组信息承载部分的起始；
字段120包括一报头，其组合了接收机的目的地址、发送机的源地 址以及分组数据字段长度的指示符；
字段125是46字节到1500字节的可变长度数据字段(如果需要， 数据字段125全部填充为0，从而该字段的长度至少为46字节)；
字段130是分组中4字节的帧校验序列(FCS)，包括用于验证接收 分组完整性的循环冗余校验值；
字段135包括表明分组结束的终止码元；以及
字段140是分组间间隙间隔(IGP)。
严格来讲，IGP 140不是分组的一部分。相反，IGP 140是网络上连 续分组之间的时间间隔(time gap)或缓冲区。然而，因为以太网标准 说明了该字段的处理，因而，在图1中将其示出。
图2中示出了由依据本发明的代表实施例来编码的以太网分组20。 所使用的实际FEC编码属于系统块编码种类。块编码意味着将k个信息 源码元的块编成n个码元的编码码元(code symbol)块或码字的块。(码 元可以是比特、字节或16比特字或任何其它的二进制或非二进制字符或 字符串)。如冗余所暗示的，n＞k。这样编码率被定义为R＝k/n。
系统块码是这样的码，即，其中将待编码的块的信息码元承载进对 应的码字中，并且将奇偶校验码元增加到码字中。因此，在块被编码之 后，信息码元仍保持可见。考虑将(D0，D1，…Dk-1)信息码元编码成包括 (C0，C1，…Cn-1)码元的码字。如果使用系统码，则码字的k个元素将与 (D0，D1，…Dk-1)信息码元相同。例如，对于0≤j≤k-1，Cj与Dj相等；对 于k≤j≤n-1，Cj将与码字的奇偶校验码元相等。注意，可以通过线性转换 将任何线性码转换成系统码。代码的特性在转换之后仍将保持。
图2中的分组20的字段105、110、115、120、125、130、135和140 与图1中的分组10的相同标号字段相类似。另外，出现了两个新的字段。 奇偶校验字段145包括多个奇偶校验字节，其源自于对分组20中的信息 块的编码。信息块可以包括例如前导码字段110、SFD字段115、报头字 段120、数据字段125以及FCS字段130。在该代表实施例中，所有这五 个字段都被进行块编码。字段150是第二终止码元字段，与终止码元字 段135类似，其对奇偶校验字段145进行定界。
在分组20的FEc编码过程中，待编码的字段被分为k字节的帧，每 个帧被FEC编码为n字节的帧/码字。每个帧中所产生的(n-k)个奇偶 校验字节被收集在奇偶校验字段145中。注意，对于下面更详细描述的 里德一所罗门(Reed-Solomon)码，(n-k)＝2t，t是编码的校正长度，也 就是说，t是每个接收帧的担保可纠差错的最大数量。(编码的汉明距离 (Hamming distance)等于2t+1)。
尾帧(或者可能是整个单帧分组)可以短于k个字节。在这种情况 下，利用0将该短帧填充到k个字节，并以通常的方式为该短帧产生2t 个奇偶校验字节。优选地，不传送填充字节(0)。因此，填充变为虚拟0 填充。依据其长度，短帧可以利用不同的FEC码(常量或变量)来进行 编码。当所有帧的长度都相等时，对于L字节长的分组，附加的奇偶校 验字节数为。本文随后将描述编码器和解码器实现，对于里德-所 罗门(255，255-2t，t)码，其能够保持短帧的线路速率的编码和解码。 还将描述用于平衡由短帧引起的速率损失变化的方法。
优选地，字段145的奇偶校验字节表示所有五个字段110、115、120、 125和130的FEC块编码，但这并不是本发明所必需的。换句话说，可以 将字段110、115、120、125和130中的任何一个或更多个当作用于应用 FEC编码方案的块。
虽然对于本发明的操作，特定类型的系统块编码不是至关重要的， 但在代表实施例中，编码方案使用了里德-所罗门码。里德-所罗门码基 于伽罗瓦域(Galois field)数学，因为存在并已知对其的有效解码算 法，因而里德-所罗门码是很重要的。对于这些码的说明，例如可以参见： Chen等人的美国专利No.4,142,174，Deodhar的美国专利No.4,567,594； 以及I.S.Reed and G.Solomon，Polynomial Codes Over Certain Finite Fields，8J.Soc′Y INDUS.Application Mathematics 300，300-04(1960)。 (Chen的专利、Deodhar的专利以及引用的论文随同本文献一起提交，并 以引用的方式并入于此，如同在本文中完全阐明一样)。另外，对编码和 解码方案的附加说明可以从以下文献中获得：SHU LIN & DANIEL J. COSTELLO，JR.，ERROR CONTROL CODING：FUNDAMENTALS AND APPLICATIONS， (Prentice-Hall，Inc.1983)。在优选实施例中，所用的里德-所罗门码 是GF(28)-(255，255-2t，t)码。其中，n＝255，k＝(255-2t)，并且如 上所述，t是编码块中的可纠错的最大数量。
使用能够收集奇偶校验字节的系统块码使得FEC编码分组20的第一 部分(包括字段105、110、115、120、125、130和135)实际上不能与 图1中的未编码分组10的类似字段相区分，因而查看以太网上的分组20 的传统网元将根据分组的前导码中的目的地址透明地接收或丢弃该分 组。如果传统网元接收到分组20，它可简单地忽略该分组的奇偶校验字 节。如果分组的发送机知道接收机是不对接收分组进行解码的传统网元， 则优选地不对该分组进行编码以避免与编码相关的速率损失。类似地， 即使接收网元能够进行FEC解码，但却由于网络的结构参数(例如接收 网元邻近发送机)而无需改进的BER，也优选地不对从发送机发向接收网 元的分组进行编码。实际上，可以例如在一对网元双向交换了足以计算 比特差错率的数量的分组之后，动态地决定是否对分组进行编码。
在本发明的一个实施例中，对同一以太网，或者甚至由网络的同一 网元，使用几个FEC码。例如，依据编程的计划，基于编码分组的长度， 或者如通过发送机与接收机之间的动态信息交换所确定的，发送机可以 在多个FEC码之间进行切换。在最后一种情况下，例如，在注册处理期 间，可以在接收机与发送机之间协商特定的FEC码。
因为在解码FEC码之前，解码器需要接收整个分组，所以组帧 (framing)和收集奇偶校验字节可以增加接收机侧的延迟。因而附加延 迟是至少一个分组长度。在吉比特以太网中，与长分组相关的延迟大约 为：
1500(字节/分组)*8(比特/字节)*1(纳秒/比特)＝12微秒。
当然，接收机可以决定不对该分组进行解码。例如，在分组的FCS 指明分组未被损坏后，可以决定不解码。
如上所述，仅对于编码分组会发生源自FEC编码的速率损失。不需 BER改进或不能进行FEC编码或解码的网元无需承受相关的码率损失。注 意，本文描述的FEC组帧使得具有FEC能力的网元和无FEC能力的网元 可以共享相同的网络。
实际的码率损失取决于FEC码的分组长度和冗余度。图3示出了对 于利用里德-所罗门(255，239，8)码编码的分组的码率损失与分组长 度之间的关系曲线。如下面将描述的，通过在分组间间隙间隔期间传送 奇偶校验字节可以改进实际的速率损失。
图4a是以太网网元的分层图。(在图中出现的各种缩写也定义在IEEE 802.3规范中)。图4b是依据本发明的以太网网元的分层图。(图4a和图 4b中相同标号指示相同或类似的要素)。注意，对图4a中所示的物理编 码子层(PCS)420和其它基本层添加了FEC组件422。由于网元仅在发 送或接收FEC编码分组时才采用FEC组件422，因而在这个意义上，FEC 组件422是可选的；FEC组件422对非FEC编码分组是透明的。
在代表实施例中，因为PCS线路码(1000BaseX中的8B/10B)用于 维持物理介质相关(PMD)调制编码功能，并用于维持所传送的分组与无 FEC能力的网元之间的兼容性，因而在物理编码子层(PCS)420上方实 现FEC编码。因而，在传输期间，FEC编码器在线路码编码器(例如，8B/10B 编码器)之前；而在接收期间，FEC解码器在线路码解码器(例如，8B/10B 解码器)之后。
因为FEC编码降低了编码分组的有效负荷率，因而，接收机和发送 机都应具有速率自适应机构以匹配它们的对应介质访问控制(MAC)和物 理层(PHY)速率。在发送期间可以使用的速率自适应方法包括例如在MAC 层处的IGP展宽(stretching)。在这种开环方法中，MAC在分组的端部 与分组长度成线性比例地扩展IPG。根据FEC码率和分组的长度，来确定 对于每个分组要插入的空闲字节数。
另一种发送侧速率自适应方法依据PHY传送新数据字节的能力，使 用从PHY到MAC的控制信号来使能或禁用数据传输。控制信号可以是例 如CRS或COL信号。PHY声明(assert)该控制信号或对该控制信号求反 (negate)以使MAC仅在PHY能够接收数据时才向PHY传送数据。例如， 当PHY发送缓冲填满时，PHY指示MAC在将一些数据从PHY释放进物理 信道之前不要传送新字节。只有在那之后MAC发送才被使能。因而，该 方法依赖于反馈控制，是闭环方法。
在接收机处，可以通过在从PHY到MAC的过程中插入空闲字节，而 非FEC残留数据，来实现速率自适应。FEC残留数据包括例如奇偶校验字 节以及下面讨论的扩展起始和终止序列。
接收FEC分组的非FEC网元应正确地检测分组。对于该网元，奇偶 校验字节构成以假载波检测(False_carrier_detect)模式(声明RX_ER， 不声明RX_DV)在常规物理编码子层(PCS)处检测到的附加数据。调和 层(reconciliation layer)将忽略PCS层的假载波检测模式，而MAC 不接收奇偶校验字节。表1是依据上述代表实施例的组帧的、由FEC编 码以太网分组的输入驱动的PCS的状态表。该表示出了接收这种数据流 的无FEC能力的以太网网元的PCS的输出。在该表中和本文其它类似的 表中使用的标记符号(notation)在IEEE规范中(例如，在规范中描述 物理编码子层的第36章中)有定义。这些标记符号对于本领域技术人员 是公知的。
表1FEC编码分组通过非FEC PCS接收状态机

以太网标准使用几个具有特殊含义的码元。例如，存在用于划分 分组起始和结束边界的专用码元。另一具有特殊含义的码元是逗号 (comma sign)，用于八位位组同步。在该代表实施例中，这些码元是 未被FEC编码的。因而，它们的在FEC解码前可能需要的功能得到保 留。不进行FEC编码还意味着这些特殊符号不能从因FEC编码而导致 的BER改进中获益。可能比较理想的是，利用FEC编码之外的方法来 减少在这些码元的检测期间的差错概率。
减少专用码元的差错率的一种方法是将起始和终止码元扩展到 10B的短序列。在检测期间，这些序列可被关联，从而减少专用码元的 差错率。为保持与非FEC网元的兼容性，在PCS层中扩展序列应保持 假载波检测模式，而调和层应忽略假载波检测模式。
这种增强的“分组起始”序列的示例可以是：
-/S_FEC/-/R/R/K28.5/D5.6/S/。
增强的“分组终止”和“奇偶校验字节终止”序列的示例可以如 下：
-/T_FEC/-/T/R/K28.5/D21.2/T/R/。
因为用于八位位组同步的逗号码元重复多次，所以可以照原样使 用逗号码元，从而降低假检测或未检测的概率。
图5和图6分别示出了在FEC PCS组件422的发送和接收路径中 的数据流程图。在发送路径中，在步骤510，对从调和层接收的数据应 用速率自适应机构。随后，在步骤520，由FEC(n，k，t)编码器对 该数据进行编码，并且在步骤530，向该数据中添加奇偶校验字节。在 步骤540，数据封装机将奇偶校验字节移动到分组的尾部，并添加起始 和终止码元。接着，在步骤550，线路码编码器(例如8B/10编码器) 对用于传送的分组进行编码，并将该分组传送到物理介质接入(PMA) 接口。
在接收路径中，在步骤610，从PMA接口接收的数据经受线路码解 码(例如8B/10B解码)。随后，在步骤620，数据仲裁器(arbitrator) 检测分组边界。在步骤630，数据被分为用于各FEC帧的奇偶校验字节 和数据字节。在步骤640，填充空闲字节，替换附加的FEC字节，并在 接收到整个分组之前，将该帧缓冲在分组延迟缓冲器中。在步骤650， 对缓冲的分组应用FEC解码器。最后，在步骤660，将经FEC解码后的 分组传送到调和层接口。
图7示出了FEC使能以太网PCS的传输有序设置状态机的实现。 在IEEE 802.3标准中定义的有序集通常用于描述位于链路的相对两端 的发送机与接收机电路之间的分组和同步。它们包括单个专用码组或 者专用码组与数据码组的组合。包括/K28.5/码组的有序集提供了实现 比特和码组同步以及建立有序集对准的能力。
图8a、8b和8c示出了在依据本发明的网元中的PCS接收状态机 中集成的FEC接收状态机的实现。图8a-c的状态机使网元能够接收FEC 编码以太网分组和非FEC编码以太网分组。由于FEC编码以太网分组 格式与常规以太网分组格式之间存在区别，所以具有FEC能力的网元 可以检测并解释非FEC编码的分组。应对PCS同步状态机进行修改， 以使其不反映所接收(预FEC)分组的较高BER下的差错。
下面的表2是依据上述优选实施例的组帧由FEC编码以太网分组 的输入驱动的FEC使能PCS的状态表。该表示出了接收用于每个字的 数据流的FEC PCS层的输出。
表2FEC编码分组通过FEC PCS接收状态机

利用FEC编码改进BER或提高链路预算不受新以太网设备的限制。 的确，可以通过利用具有常规以太网接口的具有外部FEC能力的自适 应设备来增强传统网元。外部自适应设备本质上是布置在传统网元与 以太网之间的FEC编码器/解码器。一旦从网络接收到FEC编码分组， 外部自适应设备就检测分组的边界，对FEC码进行解码，并在残留FEC 数据(也就是奇偶校验字节以及起始和终止码元序列)的位置处插入 空闲字节。当传统网元传送一个分组时，外部自适应设备检测分组的 边界(即分组的起始和终止序列)，计算奇偶校验字节并将其添加到分 组的尾部，并创建新的分组码元序列的起始和结束。
在数据传输期间，外部设备还对以太网与非FEC传统设备之间的 速率自适应进行处理。可以利用缓冲器(例如，先入先出(FIFO)设 备)来实现速率自适应。作为长期速率自适应机构，外部设备可使用 常规以太网接口的以太网流量控制信号，例如PAUSE(暂停)信号，以 便使能和禁用来自传统网络的数据流。因而，外部设备可以停止来自 传统网元的数据，以防止缓冲溢出。
现在描述利用里德-所罗门(n，k，t)码的用于全长度和短帧的 线路速率编码和解码的方法。所描述的方法针对的是通用编码器和解 码器，而不依赖于特定的硬件实现。
在编码器中，当待编码的帧含有r(r＜k)个有效数据字节时，创 建一缩短码。剩余的k-r个字节被视为0字节而不传送。因而，短帧 的开始的k-r个字节为0字节，而后r个字节为数据字节。
编码方案是采用系统形式g(x)·m(x)＝xn-k·D(X)+P(X)，其中p(x)是 附加的奇偶校验字节。通过用g(x)除帧的数据来获得奇偶校验字节， 其中g(x)是为里德-所罗门码生成的多项式：
$g\left(x\right)=\underset{i=1}{\overset{2t}{\Pi }}(x-{\alpha }^i)=\underset{i=0}{\overset{2t}{\Sigma }}{g}_i·X^i.$
对于全长度帧，编码数据，也就是帧的码字，通常表示如下： C＝D0，…，Dk-1，P0，…，Pn-k-1。对于短帧，编码数据如下： C＝0，…，0，D0，…，Dr-1，P0，…，Pn-k-1。由于D(x)的次数为r-1，所以Xn-k·D(x) 的次数为n-k+r-1。因为编码器通常对于多项式的每一次数使用一个周 期，所以用于短帧的编码器在利用0数据“虚拟地”进行k-r步之后， 可在r步(即，周期)之后停止该编码机。
在解码器处，令接收数据由R＝R0，…，Rn表示，可以从下面的公式导出 对应的伴随式(syndrome)：
$S_j=\underset{i=0}{\overset{1}{\Sigma }}{e}_i·{\alpha }^{\mathrm{ij}}=\underset{i=0}{\overset{n-1}{\Sigma }}{R}_i·{\alpha }^{\mathrm{ij}},\forall j=1,···,16$
对于短帧，解码器处的接收数据为R＝R0，…，Rn-k+r-1，而伴随式计算如 下：
$S_j=\underset{i=0}{\overset{n-1}{\Sigma }}{R}_i·{\alpha }^{\mathrm{ij}}=\underset{i=k-r}{\overset{n-1}{\Sigma }}{R}_i·{\alpha }^{\mathrm{ij}}={\alpha }^{(k-r-1)j}·\underset{i=0}{\overset{n-k+r-1}{\Sigma }}{R}_i·{\alpha }^{\mathrm{ij}},\forall j=1,···,16$
因而，在r+2t步之后，用于短帧的解码器可停止伴随式计算，它无 需执行n步。以这种方式计算的差错位置根只对末r+4t个字节有效，并 仅对r个字节进行差错值纠正。
因而，如果编码器或解码器每步使用i个时钟周期，那么对全帧255 个字节(例如，具有239个信息字节和16个奇偶校验字节)将使用i*255 个时钟周期。对于64个信息字节的短帧的线路速率编码/解码，需要完 成大约i*(64+16)个周期内的编码和解码。如果对短帧使用常规的编码器 或解码器，则需要更快的时钟。
相反，上述编码器和解码器可以在更短的时间段内对短数据帧进行 编码和解码。因而，编码器将需要与FEC帧的(r+2t)字节成正比的处 理时间。该解码器可以在(r+2t)个周期内进行伴随式计算，在r+4t个 周期内进行差错位置根计算，并且在r个循环内进行差错值纠正计算。
因而，用于短帧的处理时间基本上与帧的长度成正比。从而编码器 和解码器可以进行基本上为线路速率的编码和解码，并且可以避免用于 短帧的时钟加速。
接下来描述灵活编码器和解码器，每个都能够分别对所有带有变量 t≤tmax的(N，N-2t，t)里德-所罗门码进行编码和解码，其中tmax是用于特 定编码器或解码器的最大t值。在依据本发明的传送节点的非限制性实 施例中，N等于255。该灵活编码器和解码器具有与tmax相关的复杂度。
可以回顾，在多项式表达式中，编码方案为系统形式为 g(x)·m(x)＝xn-k·D(x)+P(x)。在该公式中，P(x)代表附加的奇偶校验码元(基 于八位位组码中的字节)，g(x)代表生成器多项式。通过将数据除以g(x) 来获得奇偶校验字节。对于里德-所罗门码，生成器多项式由以下的公式 确定：
$g\left(x\right)=\underset{i=1}{\overset{2t}{\Pi }}(x-{\alpha }^i)$
使用图9所示的编码器100来对数据字节D0，…，Dk-1进行编码以获得 形式为C＝D0，…，Dk-1，P0，…，Pn-k-1的码字。通过将每个单元(element)110 除以(x-α)i，编码器100实现了数据多项式除以生成器多项式g(x)的除 法。
注意，P(x)的次数为(2t-1)，P(x)可以由以下的公式表示：
$P\left(x\right)=r_0+\underset{i=1}{\overset{2t-1}{\Sigma }}{r}_i·\left(\underset{j=1}{\overset{i}{\Pi }}(x-{\alpha }^j)\right)$
在编码期间，通过输入端口102将前k个数据字节输入到编码器100 的寄存器106中。接着将2t个零输入到寄存器106中。该k+2t步完成 了利用生成器多项式g(x)的各项除全部数据的操作。在寄存器106中的 剩余数据是r0，…，r2t-i。使用以下所示的公式和过程从r0，…，r2t-1数据中 获得P(x)的系数，即奇偶校验字节：
$P\left(x\right)=r_0+\underset{i=1}{\overset{2t-1}{\Sigma }}{r}_i·\left(\underset{j=1}{\overset{i}{\Pi }}(x-{\alpha }^j)\right)=\underset{i=0}{\overset{2t-1}{\Sigma }}{P}_i·x^i$
在0级：
$P\left(x\right)=r_0+r_1(x-\alpha )+r_2(x-\alpha )(x-{\alpha }^2)+···+r_{2t-1}(x-\alpha )···(x-{\alpha }^{2t-1})=\underset{i=0}{\overset{2t-1}{\Sigma }}{P}_i·x^i$
因而，可获得：r2t-1＝P2t-1。
在1级：
P(x)＝r0+r1(x-α)+r2(x-α)(x-α2)+…+r2t-1(x-α)…(x-α2t-1)
＝r0-rα+x(r1-r2α)(x-α2)+…+x(r2t-2-r2t-1α)(x-α2)…(x-α2t-1)+r2t-1x2t-1
因而，可获得：r2t-2-αr2t-1＝P2t-2。并且过程进行至2t-1级。
在灵活编码器中，在方案中，通过向后移动数据的附加的2t个级来 执行上面的步骤，从而实现乘以(x-α)i的功能。在编码器左侧(即，在 编码器100的初始输入102处)接收到的数据为P(x)系数。
多个单元110相互独立，因而，为使用针对t′＜tmax的编码器100，将 这些单元串联连接。因而同一编码器100可以编码任何里德-所罗门(255， 255-2t′，t′)码，其中t′＜tmax。
现在转到对针对t′＜tmax的灵活解码器的说明。作为大多数解码器，该 灵活解码器具有三级：(1)伴随式计算级；(2)差错位置寻找级；以及 (3)差错权重计算级。
如果解码器接收到的数据由R＝R0，…，Rn表示，那么伴随式可从下面的 公式导出： $S_{\mathrm{ij}}=\underset{i=0}{\overset{1}{\Sigma }}{e}_i·{\alpha }^{\mathrm{ij}}=\underset{i=0}{\overset{n-1}{\Sigma }}{R}_i·{\alpha }^{\mathrm{ij}},\forall j=1,···,2t.$ 从该公式中容易看出 用于t′＜tmax解码器的伴随式公式与tmax解码器的前2t′个伴随式公式完全 一样。
在计算差错位置根时，使用伴随式来创建根多项式。因为对于t′和 tmax解码器伴随式公式是相同的，所以当使用前2t′个伴随式并对其余的伴 随式使用零时，用于两个解码器的多项式也是相同的。因而，根位置也 是相同的。
差错权重计算是伴随式和根多项式系数的函数。因而，当使用前2t′ 个伴随式并对其余的伴随式使用零时，用于t′解码器的差错权重系数和 用于tmax解码器的差错权重系数相同。结果对于两个解码器，权重计算产 生相同的值。
因而里德-所罗门(255，255-2tmax，tmax)解码器可用于解码任何针 对t′≤t的里德-所罗门(255，255-2t′，t′)码。
读者要注意与本说明书同时提交或在其之前提交的所有论文和文 献，它们与本说明书都向公众公开，在此通过引用将这些论文和文献的 内容并入于此。
已对本发明及其一些特征进行了相当详细的说明，这仅是出于例示 的目的，无论本发明的作为整体的实施例还是其特征都不限制本发明的 一般原理。具体地，本发明的广阔范围不限于光网络、特定的以太网标 准、所述特定状态机实现、或者特定线路码。可以对前述的公开进行许 多附加的修改，并且本领域技术人员应该意识到，在一些实例中，本发 明的一些特征可以在不对应使用其它特征的情况下而被采用。因而所示 的实施例并不限定本发明的边界与范围，这种限定由所附权利要求书及 其等同物结合本说明的其余部分来完成。