首页 / 专利库 / 专利权 / 第I章 / 国际申请 / 请求书 / 保护类型 / 凹陷沟道型PNPN场效应晶体管的制造方法

凹陷沟道型PNPN场效应晶体管的制造方法

阅读:625发布:2023-02-27

专利汇可以提供凹陷沟道型PNPN场效应晶体管的制造方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种凹陷 沟道 型PNPN 场效应晶体管 的制造方法。凹陷型的沟道结构使得晶体管在减小漏 电流 的同时增大了驱动电流,也就是在降低芯片功耗的同时提高了芯片的性能。采用本发明的凹陷沟道型PNPN场效应晶体管的制造方法,工艺过程简单,效率高,降低了生产成本。,下面是凹陷沟道型PNPN场效应晶体管的制造方法专利的具体信息内容。

1.一种凹陷沟道型PNPN场效应晶体管的制造方法,其特征在于具体步骤为:
提供一个具有第一种掺杂类型的半导体衬底;
进行离子注入,在提供的半导体衬底内形成第一种掺杂类型的区域;
在经上步处理的半导体衬底上淀积形成第一种绝缘薄膜
通过光刻,将所述第一种绝缘薄膜和第一种掺杂类型的区域刻蚀掉,露出进行后续掺杂的半导体衬底区域;
在上步形成的结构上,淀积形成第二种绝缘薄膜;然后进行各向异性刻蚀,形成由第二种绝缘薄膜构成的侧墙;
在上步形成的结构上,直接进行扩散,形成第二种掺杂类型的区域;
在上步行成的结构上淀积形成第三种绝缘薄膜;
通过自对准方法刻蚀形成器件的凹陷沟道区域;该凹陷沟道为U型;在该步骤中,上述侧墙被完全刻蚀掉;
在上步行成的结构上形成第四种绝缘薄膜;
在上步行成的结构上淀积形成第一种导电薄膜;
刻蚀形成器件的栅极结构,即通过光刻,刻蚀掉未被保护的第一种导电薄膜作为栅极,刻蚀出条状结构;该栅极位于凹陷沟道上方;
剥除剩余的第一种、第三种绝缘薄膜;
在上步行成的结构上淀积形成第五种绝缘薄膜,并对所述第五种绝缘薄膜进行刻蚀形成通孔结构;即在栅极上方开孔,形成栅极接触孔,在栅极两侧的第一种掺杂区域和第二种掺杂区域分别开孔,形成源极和漏极的接触孔;
淀积第二种导电薄膜形成电极
2.如权利要求1所述的制造方法,其特征在于,所述的半导体衬底为单晶多晶硅或者绝缘体上的硅。
3.如权利要求1所述的制造方法,其特征在于,所述的第一种掺杂类型为n型;第二种掺杂类型p型。
4.如权利要求1所述的制造方法,其特征在于,所述的第一种掺杂类型为p型;第二种掺杂类型n型。
5.如权利要求1所述的制造方法,其特征在于,所述第一种、第二种、第三种、第五种绝缘薄膜为化硅、氮化硅或者为它们之间相混合的绝缘材料。
6.如权利要求1所述的制造方法,其特征在于,所述第一种导电薄膜为TiN、TaN、RuO2、Ru或WSi合金,或者为掺杂的多晶硅材料。
7.如权利要求1所述的制造方法,其特征在于,所述的第二种导电薄膜为金属、金属钨。
8.如权利要求1所述的制造方法,其特征在于,所述凹陷沟道区域形成前,所述第二种掺杂类型的区域在平方向上延伸至所述第一种掺杂类型的区域下方。
9.如权利要求1所述的制造方法,其特征在于,所述凹陷沟道区域将所述第二种掺杂类型的区域分隔为两个部分,并且,被分割的两个部分中的一部分位于所述第一种掺杂类型的区域下方。

说明书全文

凹陷沟道型PNPN场效应晶体管的制造方法

技术领域

[0001] 本发明属于半导体器件制造技术领域,具体涉及一种PNPN场效应晶体管的制造方法,特别涉及一种凹陷沟道型PNPN场效应晶体管的制造方法。

背景技术

[0002] 随着微电子集成电路技术的不断发展,金属-化物-场效应晶体管(MOSFET)的尺寸越来越小,单位阵列上的晶体管密度也越来越高。如今的集成电路器件技术节点已经处于45纳米以下,MOSFET源漏极之间的漏电流,随着沟道长度的缩小而迅速上升。特别是当沟道长度下降到30纳米以下时,有必要使用新型的器件来获得较小的漏电流,从而降低芯片功耗。栅控PNPN场效应晶体管是一种漏电流非常小的晶体管,可以大大降低芯片功耗,但是,随着PNPN场效应晶体管缩小到20纳米以下,其漏电流也在随器件的缩小而上升。普通PNPN场效应晶体管的驱动电流较MOSFET低2-3个数量级,因此需要提高其驱动电流,以提高集成PNPN场效应晶体管的芯片的性能。
[0003] 为了解决上述问题,现在已经提出了凹陷沟道型PNPN场效应晶体管,其结构如图1所示,它是沿该器件沟道长度方向的截面图。所述的凹陷沟道型PNPN场效应晶体管包括一个栅叠层区,一个源区、一个漏区和一个衬底区。栅叠层区由栅氧化层104、高K材料层
105以及导体层106组成,导体层106采用金属栅材料或者掺杂的多晶硅材料。栅叠层区的侧墙107为绝缘介质比如为Si3N4材料,侧墙107将栅区导体层106与该器件的其它导体层隔离。源区103的掺杂类型通常与漏区101和耗尽区102的掺杂类型相反,并与衬底
100c的掺杂类型相同。源区103和漏区101之间贴近栅氧化层104的衬底表面为器件的电流沟道区域。衬底100a和100b为含轻掺杂第一种或第二种杂质的硅层,或为绝缘氧化层。绝缘层108为该晶体管的钝化层,它将所述晶体管与其它器件隔开。导体109、110和
111为金属或者金属钨,分别为该晶体管源极、栅极和漏极的电极。凹陷型的沟道结构使得晶体管在减小漏电流的同时增大了驱动电流,也就是在降低芯片功耗的同时提高了芯片的性能。在目前的凹陷沟道型PNPN场效应晶体管的制造工艺中,通常是先通过离子注入工艺形成漏区,并通过连续的两次外延工艺或者两次离子注入工艺形成源区和耗尽区,以图1所提供凹陷沟道型PNPN场效应晶体管为例,其详细步骤为:
[0004] 提供一个包含衬底100a、100b和100c的半导体衬底;
[0005] 通过离子注入形成第二种掺杂类型的漏区101;
[0006] 淀积形成一层硬质掩膜,比如为氮化硅薄膜
[0007] 对所述硬质掩膜和半导体衬底进行刻蚀形成器件的凹陷沟道区域;
[0008] 剥除剩余的硬质掩膜;
[0009] 依次形成一层栅氧化层104、一层高K材料层105和一层导电层106;
[0010] 刻蚀形成器件的栅极结构;
[0011] 淀积形成第一种绝缘薄膜;
[0012] 对所述第一层绝缘薄膜、高K材料层和半导体衬底进行刻蚀以形成用于形成源区的区域;
[0013] 外延形成具有第二种掺杂类型的耗尽区102;
[0014] 外延形成具有第一种掺杂类型的源区103;
[0015] 刻蚀第一种绝缘薄膜形成栅极侧墙107;
[0016] 刻蚀高K材料层105露出漏区101;
[0017] 淀积形成第二种绝缘薄膜108,并对其进行刻蚀形成通孔结构;
[0018] 淀积第一种导电薄膜形成源极电极109、栅极电极110和漏极电极111。
[0019] 如上所述,传统的凹陷沟道型PNPN场效应晶体管的制造工艺中,是先通过离子注入工艺形成漏区,然后刻蚀形成凹陷沟道区域,再在凹陷沟道区域的非漏区侧通过两次外延工艺或者两次离子注入工艺形成源区和耗尽区,其工艺过程复杂,生产成本高。

发明内容

[0020] 本发明的目的在于提出一种凹陷沟道型PNPN场效应晶体管的制造方法,该方法可以简化传统凹陷沟道型PNPN场效应晶体管的制造工艺,降低生产成本。
[0021] 本发明提出的凹陷沟道型PNPN场效应晶体管的制造方法,具体步骤如下:
[0022] 提供一个具有第一种掺杂类型的半导体衬底;
[0023] 进行离子注入,在提供的半导体衬底内形成第一种掺杂类型的区域;
[0024] 淀积形成第一种绝缘薄膜;
[0025] 刻蚀部分所述第一种绝缘薄膜和第一种掺杂类型的区域,露出进行后续掺杂的半导体衬底区域;
[0026] 淀积形成第二种绝缘掩膜,并对所述第二种绝缘薄膜进行刻蚀形成侧墙;
[0027] 在提供的半导体衬底内,通过扩散工艺形成第二种掺杂类型的区域;
[0028] 淀积形成第三种绝缘掩膜;
[0029] 刻蚀形成器件的凹陷沟道区域;
[0030] 形成第四种绝缘薄膜;
[0031] 淀积形成第一种导电薄膜;
[0032] 刻蚀形成器件的栅极结构;
[0033] 剥除剩余的第一种、第三种绝缘薄膜;
[0034] 淀积形成第五种绝缘薄膜,并对所述第五种绝缘薄膜进行刻蚀形成通孔结构;
[0035] 淀积第二种导电薄膜形成电极。
[0036] 所述半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述第一种、第二种、第三种、第五种绝缘薄膜可为二氧化硅、氮化硅或者为它们之间相混合的绝缘材料。所述第四种绝缘薄膜可为SiO2、HfO2、HfSiO、HfSiON、SiON或Al2O3,或者为它们之中几种的混合物。所述第一种导电薄膜可为TiN、TaN、RuO2、Ru或WSi合金,或者为其掺杂的多晶硅材料。所述的第二种导电薄膜为金属铝、金属钨或者为其它金属导电材料。
[0037] 进一步地,所述的第一种掺杂类型为n型,第二种掺杂类型p型;或者,所述的第一种掺杂类型为p型,第二种掺杂类型n型。
[0038] 更进一步地,所述凹陷沟道区域形成前,所述第二种掺杂类型的区域在平方向上延伸至所述第一种掺杂类型的区域下方。所述凹陷沟道区域将所述第二种掺杂类型的区域分隔为两个部分,并且,被分割的两个部分中的一部分位于所述第一种掺杂类型的区域下方。
[0039] 本发明提出的凹陷沟道型PNPN场效应晶体管的制造方法,是通过自对准工艺形成源区、耗尽区和漏区,只需要进行一次离子注入工艺和一次扩散工艺,工艺过程简单,效率高,降低了生产成本。附图说明
[0040] 图1为现有的一种凹陷沟道型PNPN场效应晶体管结构的截面图。
[0041] 图2a至图2g为本发明提供的凹陷沟道型PNPN场效应晶体管的制造方法的一个实施例工艺流程图

具体实施方式

[0042] 下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中,为了方便说明,放大了层和区域的厚度,所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸,但是它们还是完整的反映了区域和组成结构之间的相互位置,特别是组成结构之间的上下和相邻关系。
[0043] 参考图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状,而是包括所得到的形状,比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点,但在本发明实施例中,均以矩形表示,图中的表示是示意性的,但这不应该被认为是限制本发明的范围。同时在下面的描述中,所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底,可能包括在其上所制备的其它薄膜层。
[0044] 首先,在提供的半导体衬底上进行p型离子注入形成掺杂区201a,如图2a所示,其中,衬底200a为含轻掺杂n型或者p型杂质的硅层,或为绝缘氧化层;衬底200b为轻掺杂p型杂质的硅层。
[0045] 接下来,淀积形成一层绝缘薄膜202和一层光刻胶203,然后刻蚀绝缘薄膜202和掺杂区201a,形成源区201并露出进行后续掺杂的半导体衬底区域,如图2b所示。绝缘薄膜202可以为二氧化硅、氮化硅或者为它们之间相混合的绝缘材料。
[0046] 接下来,淀积形成一层氮化硅薄膜,并对氮化硅薄膜进行刻蚀形成源区201的侧墙204,如图2c所示。
[0047] 接下来,利用扩散工艺,形成n型扩散区205,如图2d所示,n型扩散区205延伸至源区201的下方。
[0048] 接下来,淀积形成一层绝缘薄膜206比如为二氧化硅或者氮化硅,然后刻蚀形成器件的凹陷沟道区域207,在此步工艺中,侧墙204被完全刻蚀掉,n型扩散区205也会被部分刻蚀掉并且被凹陷沟道区域207分隔成为漏区205a和耗尽区205b,如图2e所示。同时还需要注意的是,在此步工艺中,源区201可以不被刻蚀,也可以被部分刻蚀掉。
[0049] 接下来,形成一层绝缘薄膜208,绝缘薄膜208包括一层热生长的二氧化硅薄膜和一层高k材料层。再淀积形成一层导电薄膜209,导电薄膜209可以为TiN、TaN、RuO2、Ru、WSi合金或者为掺杂的多晶硅材料,然后刻蚀形成器件的栅极结构,如图2f所示。绝缘薄膜208中,二氧化硅作为绝缘层,厚度为几个埃,目的是改善界面特性;高K材料层的厚度为几个纳米到十几个纳米,目的是减小漏电流。
[0050] 最后,刻蚀掉多余的绝缘薄膜208,并剥除剩余的绝缘薄膜206和绝缘薄膜202,接着,淀积形成一层绝缘薄膜210,然后对绝缘薄膜210进行刻蚀形成通孔结构,绝缘薄膜210可以为氧化硅或为氮化硅,接着再淀积一层金属,可以为铝或为钨。然后刻蚀形成源极电极211、栅极电极212和漏极电极213,最终形成如图2g所示的凹陷沟道PNPN场效应晶体管。
[0051] 如上所述,在不偏离本发明精神和范围的情况下,还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实例。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈