本发明一般涉及计算机和计算机软件的领域，具体来说，涉及用 于例如转换程序代码的代码转换器，仿真器和加速器中的程序代码转 换方法和设备。

在嵌入式和非嵌入式CPU中，有占主导地位的指令集体系结构 (ISA)，对于这些指令集体系结构，存在大量的为了性能而可以被“加 速”的软件，或“转换”为无数的可能提供更好的开销/性能优点的处理 器，假设它们可以透明地访问有关的软件。也会找到主导的CPU体 系结构，它们在时间上锁定于ISA，并且在性能或市场销售方面不能 有所发展。这样的CPU将受益于面向软件的处理器共同体系结构。

PCT申请WO00/22521说明了有助于这样的加速、转换和共同 体系结构功能的程序代码转换方法和设备。

与主体程序在主体处理器上的本机执行相比，执行程序代码转换 会在转换过程中带来开销。相对于异常的处理，会产生特定困难。

异常是指改变程序中的正常的控制流的状况。异常表明，在系统 内的某处发生了需要处理器注意并且通常需要在处理过程可以继续 之前加以处理的状况。异常可以细分为各种不同类型，如中断、错误、 陷阱或中止。术语在不同体系结构之间有所不同，特定的异常类型或 类别可以是特定体系结构所特有的。

可以由硬件或软件生成(“引发”)异常。硬件异常包括诸如重置、 中断之类的信号，或来自存储器管理单元的信号。作为示例，异常可 以由算术逻辑单元或浮点单元为诸如“除以零”之类的数值错误，为溢 出或下溢，或为诸如有特权的、预留的，陷阱或未定义指令之类的指 令解码错误来生成异常。

软件异常在各种软件程序之间也有所不同，并可以应用于修改了 程序的正常行为的任何类型的错误检查。作为说明性示例，如果一个 寄存器的值大于第二个寄存器的值，主体代码中的指令导致异常被报 告。

异常处理器是当在执行程序的过程中发生异常时调用的特殊代 码。如果主体程序不为给定异常提供处理器，则将调用默认系统异常 处理器，通常导致正在运行的程序中止，并返回错误指示。

异常信号是用于在许多操作系统上引发异常的常见的机制。被许 多操作系统(特别是类似于Unix的系统)遵循的POSIX标准，说 明了此机制应该如何运转以便异常信号在许多系统之间都类似。触发 异常的最常见的事件是当由程序实现的进程试图(i)访问取消映射 的存储器区域或(ii)操纵它没有正确的权限的存储器区域。触发异常 信号的其他常见的事件是(iii)接收到从另一个进程发送的信号，(iv) 由一个进程执行该进程没有特权来执行的指令，或(v)硬件中的I/O 事件。

本发明主要讨论对异常的准确的处理，常常还简称为“准确的异 常”。在主体代码指令之间的边界上报告准确的异常。当报告了准确 的异常时，所有以前的主体指令的效果都是完整的，异常指向主体代 码的没有执行的第一指令，该主体指令或任何后续指令的效果还没有 产生。

在二进制转换的上下文中，显然，当在目标处理器上执行目标指 令并导致异常被报告时，目标指令一般将不会满足将准确的异常报告 给以主体代码编写的异常处理器的条件。指令通常按照与指令在对应 的主体代码块中的顺序不同的顺序来在目标处理器上执行，首先由于 编写主体代码所针对的主体处理器的指令集和目标代码在其上面运 行的目标处理器之间的区别，其次由于通常在程序代码转换过程中发 生的优化。

一个已知方法是使用“恢复点”，它们将虚拟主体机器返回到在进 入到正在被转换或执行的一部分代码时应用的状况，即，通过将虚拟 主体机器返回到进入到正在被转换或执行的当前主体代码指令块时 占优势的状况。

US 5832205(Kelly等)公开了一种仿真器，该仿真器使用一组 “工作”寄存器，然后，使用栅极存储缓冲器，将该组“工作”寄存器复 制到主体代码的每一部分的末尾处的一组“正式”虚拟主体寄存器。如 果发生异常，这将只影响工作寄存器，可以从进入点处的“正式”寄存 器中将虚拟主体机器的状况恢复到主体代码的那一部分。然而，使用 “工作”和“正式”寄存器将会使目标处理器中的模拟进程的开销显著 增大。

作为另一个示例，已发表的PCT申请WO-A-00/65440说明了 在A和B寄存器组之间交替，以提供程序代码转换过程中的历史 恢复点。

已公开的PCT申请WO-A-2005/006106公开了另一种方法： 通过为主体程序中的多种类型的指令中的每一种指令记录不同级别 的细节，应用精确性可变的异常处理。即，要记录的信息的量和类型 随着主体指令的特征不同而不同。适当地，判断每一个主体指令是四 种类型中的一种，并记录对应的级别的细节。第一级别完全不记录状 态。第二级别使用最后一个已知的堆栈帧来提供不精确的(不准确的) 状态信息。第三级别在临时抽象寄存器中记录转换过程中的准确的主 体程序计数器，然后检索该计数器以便对异常进行处理。第四级别生 成并安插额外的目标代码，以纠正引发了异常的目标指令(特别是触 发了异常的陷阱型指令)紧前面的准确的状态(即，记录主体程序计 数器，并纠正任何懒惰或挂起的主体寄存器值)。所附权利要求的前 序部分基于此文档。

这些以前的方法依赖于记录信息，利用该记录信息，通过回滚到 预先定义的恢复点或通过纠正该点前面的主体状态，可使发生异常时 的主体处理器状态得到准确确定。然而，在现有技术中，获取用于进 行准确的异常处理的准确的状态仍对程序代码转换过程有较大的限 制，并产生相当大的开销和/或需要特定的硬件支持。

本发明的目的是改善进行程序代码转换时的性能。

本发明的一个优选的目的是缩小在进行程序代码转换过程中，特 别是在进行动态二进制转换过程中与对异常进行处理关联的开销。

本发明的实施例的另一个优选目的是缩小与提供用于对异常进 行准确的处理的准确的主体状态关联的开销。

根据本发明，提供了如所附权利要求中所阐述的设备和方法。根 据相关的权利要求，以及随后的描述，本发明的优选特征将变得显而 易见。

下面是根据本发明的实施例可实现的各种方面和优点的摘要。它 是作为引言提供的，以帮助本领域技术人员比较快速地吸收详细的设 计讨论，该讨论不以任何方式限制所附的权利要求的范围。

具体来说，发明人开发了旨在加速程序代码转换的方法，特别与 提供主体程序代码到目标代码的动态二进制转换的运行时转换器一 起使用。

在本发明的一个方面，提供了在从主体代码到目标代码的程序代 码转换的情况下准确地处理异常的方法。该方法包括从容易发生错误 的主体代码指令生成包括一个或多个对等目标指令的目标代码。每一 个对等目标代码指令都与恢复信息关联。在执行目标代码指令的过程 中发生异常(例如，错误)之后，检索恢复信息，并将其用于纠正准 确的主体状态。

优选情况下，恢复信息考虑了在目标代码生成过程中执行的优 化。适当地，使用恢复信息来执行恢复例程，这些例程在容易发生错 误的主体代码指令附近纠正代表主体处理器的准确的主体状态。

优选情况下，该方法包括紧随在生成的目标代码之后立即存储一 个或多个恢复信息项。检索恢复信息的过程包括对目标代码进行扫描 以定位随后的恢复信息，以及检索与相应的发生错误的对等目标指令 关联的恢复信息项。

优选情况下，目标代码和恢复信息在代码块之间是交织的。

在特定优选实施例中，使用目标程序计数器来索引恢复信息。

在本发明的第二个方面，提供了准确地处理从主体代码到目标代 码的程序代码转换过程中所存在的异常的方法，包括生成目标代码的 步骤，该目标代码包括对应于主体代码中的潜在地发生错误的主体指 令的至少一个对等目标指令，并存储与所述至少一个对等目标指令关 联的恢复信息。在接收到中断信号时，继续执行目标代码指令，直到 遇到一个对等目标指令。在到达对等目标指令时，检索关联的恢复信 息，并将其用于恢复准确的主体状态。

在优选实施例中，准确的异常处理方法从发生异常的点向前滚 动，直到使用存储的恢复信息可恢复准确的主体状态。适当地，继续 逐个地执行目标代码指令，优选情况下，通过调用目标代码解释器或 调用步进式目标处理器模式。

本发明还扩展到用于执行这里所定义的任何一个方法的转换器 设备。此外，本发明还扩展到在其上记录了可由计算机实现的指令以 执行这里所定义的任何一个方法的计算机可读取的存储介质。

本说明书收入的并构成本说明书的一部分的附图说明了目前优 选的实现方式，并描述如下：

图1是说明应用了本发明的实施例的设备的方框图；

图2是说明在程序代码转换过程中执行控制的首选方法的示意 流程图；

图3是显示了在程序代码转换之后主体指令和目标指令之间的 关系的示意图；

图4显示了根据本发明的优选实施例的在程序代码转换过程中 目标机器中的示例程序代码结构；

图5是根据本发明的优选实施例的创建准确的异常的目标代码 的方法的示意概述；

图6是显示了存储恢复信息和生成的目标代码的首选机制的示 意图；

图7是获取恢复信息的首选方法的示意图；

图8是本发明的优选实施例中使用的恢复信息的示意表示方 式；

图9是本发明的另一个优选实施例中使用的恢复信息的示意表 示方式；

图10显示了说明中断的处理的示例目标代码序列；以及

图11是显示了在目标计算平台内处理中断的首选实施方式的 示意视图。

下面的描述使本领域技术人员能做出并使用本发明，并阐明了发 明人设想的实现他们的发明的最佳模式。然而，各种修改对本领域技 术人员是显而易见的，因为这里专门定义了本发明的一般原理，以提 供改善的程序代码转换方法和设备。

在下面的术语中，主体程序可以在包括主体处理器的主体计算平 台上运行。包括目标处理器的目标计算平台用于通过执行动态程序代 码转换的转换器来运行主体程序。转换器执行从主体代码到目标代码 的代码转换，以便目标代码可在目标计算平台上执行。

图1说明了示例目标计算平台，包括具有多个目标寄存器15 的目标处理器13，存储多个软件组件17、19、20、21，以及27的 存储器18。软件组件包括操作系统20、主体代码17、转换器代码 19，以及经过转换的目标代码21。

在一个实施例中，转换器代码19是将主体指令集体系结构 (ISA)的主体代码转换为另一个ISA的经过转换的目标代码的仿真 器，有或者没有优化。在另一个实施例中，转换器19充当加速器， 用于通过进行程序代码优化，将主体代码转换为目标代码，各自都是 同一ISA。

转换器19，即，实现了转换器的源代码的已编译的版本，和经 过转换的代码21，即，由转换器19产生的主体代码17的转换， 与在目标处理器13(通常是微处理器或其他合适的计算机)上运行 的操作系统20一起运行。

应该理解，图1中所显示的结构只是示范性的，例如，根据本 发明的软件、方法和进程可以以驻留在操作系统内或操作系统下面的 代码来实现。如本领域技术人员所知道的，主体代码17、转换器代 码19、操作系统20，以及存储器18的存储机制可以是各式各样的 类型中的任何一种类型。

在根据图1的设备中，优选情况下，在目标代码21正在运行 的过程中，在运行时动态地执行程序代码转换。转换器19与经过转 换的程序21内联地运行。优选情况下，转换器19被用作为目标体 系结构编译的应用程序。主体程序17被转换器19在运行时转换， 以在目标体系结构14上执行。

通过转换器19运行主体程序17涉及以交织方式执行的两种 不同类型的代码：转换器代码19；以及目标代码21。转换器代码19 是基于转换器19的高级源代码实施方式，在运行时之前，诸如通过 编译器生成的。相比之下，由转换器代码19在整个运行时过程中基 于正在被转换的程序的存储的主体代码17生成的。

主体程序17可以在主体处理器(未显示)上运行。在一个实施 例中，转换器19充当仿真器。即，当实际作为目标代码21在目标 处理器13上执行主体程序17时，转换器19模拟主体处理器。在 优选实施例中，提供过至少一个全局寄存器存储器27(也简称为主 体寄存器组27或抽象寄存器组27)。在多处理器环境中，根据主 体处理器的体系结构，可选地，提供了一个以上的抽象寄存器组27。 由转换器19和目标代码21的组件提供主体处理器状态的表示形 式。即，转换器19将主体处理器状态存储在诸如变量和/或对象之类 的各种显式的编程语言设备中。用于编译转换器19的编译器判断在 目标代码中是如何实现状态和操作的。比较起来，目标代码21在目 标寄存器15中和存储器位置18(它们由目标代码21的目标指令 操纵)处隐式地提供主体处理器状态。例如，全局寄存器存储器27的 低水平的表示形式只不过是已分配的存储器的一个区域。然而，在转 换器19的源代码中，全局寄存器存储器27是在较高的级别可以被 访问和操纵的数据阵列或对象。

图2是说明在程序代码转换过程中执行控制的首选方法的示意 流程图。

如图2所示，控制首先从转换器控制循环190开始。在步骤 201中，控制循环190调用转换器代码19的代码生成功能192， 该功能将主体代码块17转换为对应的经过转换的代码块21。然后， 在步骤202中，在目标处理器13上执行该经过转换的代码块21。 方便地，每一个经过转换的代码块21的末尾都包含将控制返回到控 制循  201的指令。换句话说，转换和执行主体代码的步骤是交替 的，以便转换主体程序17的部分，然后再执行。

这里，对于本领域技术人员来说，术语“基本块”是熟悉的。基本 块是正好具有一个入口点和正好一个出口点的代码的一部分，它将块 代码限制到单个控制路径。由于这个缘故，基本块是控制流的有用的 基本单位。适当地，转换器19将主体代码17划分为多个基本块， 每一个基本块都是单个入口点中的第一指令和单个出口点中的最后 一个指令之间的连续的指令集(如跳转调用或转移指令)。转换器可 以只选择这些基本块中的一个(块模式)或选择一组基本块(组合块 模式)。组合块适当地包括两个或更多将一起被当作单个单元对待的 基本块。此外，转换器还可以构成代表主体代码的相同基本块但是在 不同入口条件下的“相同块”。

在优选实施例中，基于主体指令序列，生成中间表示形式(IR) 的树，作为从原始主体程序17生成目标代码21的过程的一部分。 IR树是计算出的表达式和由主体程序执行的操作的抽象表示形式。 稍后，基于IR树来生成目标代码21。IR节点的集合实际是有向非 循环图(DAG)，但是用通俗语简称为“树”。

如本领域技术人员所理解的，在一个实施例中，使用诸如C++ 之类的面向对象的编程语言来实现转换器19。例如，IR节点作为 C++对象来实现，而对其他节点的引用作为对对应于那些其他节点的 C++对象的C++引用来实现。因此，IR树作为IR节点对象的集 合来实现，包含对彼此的各种引用。

此外，在所讨论的实施例中，IR生成过程使用了一组抽象寄存 器定义，这些定义对应于主体程序17在其上运行的主体体系结构的 特定特征。例如，对于主体体系结构上的每一个物理寄存器，都有唯 一的抽象寄存器定义。如此，转换器中的抽象寄存器定义可以作为包 含对IR节点对象(即，IR树)的引用的C++对象来实现。被抽 象寄存器定义集引用的所有IR树的聚合被称为工作IR森林(“森 林”，因为它包含多个抽象寄存器根，每一个根都引用IR树)。这 些IR树及其他进程适当地构成了转换器代码生成功能192的一部 分。

异常处理

图3是显示在本发明的优选实施例的程序代码转换之后主体程 序中的指令和目标程序中的指令之间的关系的示意图。

在此示例中，主体指令S1-S3产生功能等效的目标指令 T1-T3。主体指令S1诸如通过死代码消除优化被消除，在生成的目 标代码中没有对等物。主体指令S2产生一个等效的目标指令T3。 相比之下，主体指令S3产生两个目标指令T1&T2。在目标和主体 代码指令之间可以有一对无、一对一、一对多或多对一的关系。

也是如图3所示，另一个常用的优化是执行代码重安排，从而， 目标代码中的指令序列不相当于主体代码中的原始序列。这里，第二 主体指令S2一直被重安排为第三目标指令T3。

图3还显示了主体异常处理器170。通常，主体环境将提供一 个或多个特定主体错误处理器170a(即，特定类型的异常所特有的) 和/或一个或多个默认异常处理器170b(在没有注册特定异常处理器 的情况下使用)。

在此示例中，主体指令S1、S2或S3中的任何一个指令潜在 地产生异常，该异常需要由主体异常处理器170来处理。

经过转换的主体异常处理器270在目标代码中提供在目标处理 器上执行的异常处理器，该异常处理器模拟主体异常处理器170。在 实践中，提供了一个或多个经过转换的主体特定的异常处理器270a 或默认异常处理器270b。一旦处理完了异常，异常处理器270通常 将控制返回到目标代码21。

经过转换的主体异常处理器270希望接收准确的主体状态，以 便准确地处理异常。如上所述，重新创建准确的主体状态既困难，又 开销大。首先，有与计算和收集主体状态关联的实际开销。例如，诸 如惰性求值之类的转换器优化可以通过存储计算主体寄存器值所需 的基础数据来延迟计算这些值。响应异常而重新创建主体状态需要立 即纠正(即，计算)这些值。即使以前已经计算了主体寄存器，也必 须从存储器中，如从主体寄存器组27中，检索它们。

其次，有与在主体程序中的任意点计算准确的主体状态的功能关 联的机会成本。动态二进制转换器中的许多关键优化，如代码重安排， 涉及相对于二进制兼容性的严格的模式的偏离。二进制兼容性是指， 转换器可以重新创建主体体系结构的准确的状态。严格的模式是可以 在经过转换的程序中的任何一点(即，在任何主体指令)重新创建主 体状态的模式。为了保留在执行中的任何一点重新创建主体状态所需 的信息，转换器通常必须在显著的优化之前进行。当这些优化正在使 用中时，转换器无法准确地重新创建主体上下文。如此，准确的异常 处理的实际开销不只是生成准确的主体状态的工作。对代码转换过程 有一些限制，以便能够完全地生成主体状态。

错误

通过首先集中说明通常被称为错误的特定类别的异常来说明本 发明是有帮助的。

错误通常用于错误处理。在异常情况下，许多操作可能不能产生 正确结果。例如，整数加法指令可能产生太大而无法被表示的结果(假 定结果的大小匹配输入的大小)。处理器体系结构设计者决定如何标 记这样的错误(如果有的话)。三个典型设计选项是：悄悄地忽略溢 出，通过修改内部处理器状态(例如，状态标志)来标记错误，但是 继续执行下面的指令，或引发溢出异常。特定的体系结构可以通过提 供特定指令的发生错误的和非发生错误的版本来提供这些选项的混 合模式。

作为其他示例，某些常见的错误类别是：算术异常、各种形式的 存储器错误(无效地址、保护违规，以及校准检查)，以及畸形或非 法(在当前特权级别)指令错误。

错误通常是同步的强制的异常，因为它们由于在操作数数据，以 及处理器状态(包括存储器分配等等)的上下文中执行给定指令而发 生的。错误在指令内发生，也就是说，不能完成发生错误的指令。通 常，主体处理器将使寄存器状态回到发生错误的指令开始时的寄存器 状态，允许错误处理器尝试解决错误，以便使执行得以恢复。在某些 情况下，可能无法解析这样的状态，这又可能会使错误是最后的。

可恢复的错误的一个示例(通常在OS或子OS级别)是页面 错误-当存储器尝试访问虚拟存储器中的不存在的页面时，引发异 常。如果映射该页面，则虚拟存储器系统将分配物理页面，根据映射 来准备它(例如，如果已经在该地址映射了一个文件，则加载数据)， 然后，相应地更新页面表结构。然后，处理器可以恢复执行同一个指 令，该指令现在应该能够正确地完成。

某些错误可以与用户模式应用程序屏蔽开来-例如，校准检查 通常在支持不对准的访问的体系结构上作为可屏蔽的错误可用；在那 些不支持校准错误的体系结构上是不可屏蔽的。

已知，主体指令集体系结构中的某些指令是容易产生错误的，而 其他指令不容易产生错误。即，大多数指令集包括某些容易发生错误 的指令(还被称为“发生错误的指令或潜在地发生错误的指令”)，以 及某些不发生错误的不容易发生错误的指令。

错误是有问题的，因为它们是同步的，通常是可恢复的。此外， 容易发生错误的指令趋向于在任何现实的主体程序中相对频繁地执 行。因此，在处理错误时的改进在程序代码转换中，特别是在动态二 进制转换中，具有直接的优点。

错误处理

图4显示了根据本发明的优选实施例的在程序代码转换过程中 目标机器中的示例程序代码结构。

在图4中，示例主体代码块17包括主体指令SC1到SC4。 这些指令中的一个指令(SC3*)是容易发生错误的指令174，而其余 部分是不容易发生错误的。

此外，还显示了对应的目标代码块21，并具有等效的目标代码 指令TC1到TC6。容易发生错误的主体指令174(SC3)涉及生成 的目标代码21中的一个或多个对等目标指令214(在此情况下， TC4*)。

如图4所示，提供了恢复映射194，它将每一个对等目标指令 214链接到相应的恢复信息项195。即，每一个容易发生错误的主体 指令174都具有一个或多个对等目标代码指令214，每一个对等目 标代码指令214都映射到相应的目标特定的恢复信息项195。

通过恢复信息195，可以准确地处理在目标代码21的执行过程 中发生的异常(特别是错误)。具体来说，恢复信息195允许执行 额外的本机代码指令，以便创建准确的主体状态，以便在经过转换的 主体异常处理器270中准确地处理异常。

在一个优选实施例中，提供了恢复处理器215，它使用恢复信息 195来纠正准确的主体状态，以便由异常处理器270处理异常。

图5是根据本发明的优选实施例的创建能够准确地处理错误型 异常的目标代码21的方法的示意概述。

在步骤501中，对主体代码17的一部分(基本块比较合适) 进行解码。在解码过程中，根据主体ISA的定义，来标识一个或多 个容易发生错误的指令174。

在步骤502中，进行程序代码转换，以将主体代码17转换为 对应的目标代码块21。可选地，程序代码转换包括诸如死代码删除 和/或代码重安排之类的优化，等等。生成的目标代码块21包括每一 个容易发生错误的主体指令174的一个或多个对等目标指令214。

在步骤503中，为每一个对等目标指令214提供了恢复信息 195。适当地，在恢复映射表194中创建将每一个对等目标指令214 链接到相应的恢复信息195的条目。

在步骤504中，执行生成的目标代码块21中的指令。如果不 发生异常(错误)，那么，继续执行，直到代码块的末尾，然后，如 通过图2的转换器运行循环来调用下一个代码块。

在步骤505中，当相对于一个对等目标指令214发生异常(错 误)时，获取相应的恢复信息195，并用于纠正准确的主体状态。即， 使用恢复信息195来执行一组额外的恢复代码指令(在理想情况下， 在恢复处理器215中执行)。

适当地以本机代码编写恢复处理器215，它天然地可由目标处理 器执行(而不是由转换器19动态地生成的经过转换的目标代码)。

在步骤506中，由异常处理器270准确地处理异常。即，步骤 505中的恢复提供了准确的主体状态，以符合由异常处理器270进 行准确的异常处理的条件。通常，成功地处理异常，控制返回到执行 程序。通常，控制返回，以完成当前代码块的执行。在其它情况下， 错误是最后的，程序结束。

存储恢复信息

图6显示了在目标计算平台上存储恢复信息195和生成的目 标代码21的首选机制。

上文所讨论的恢复机制本身会给转换器19带来某些开销。首 先，需要存储器空间来存储恢复信息195。此外，还需要空间来存储 将每一个对等目标代码指令214链接到相应的恢复信息195的恢 复映射194。当发生异常(错误)时，希望快速而有效地获取有关的 恢复信息195。

图6显示了目标计算平台中的存储了生成的目标代码块21a 的存储器区域。目标代码块21包括对应于主体指令中的容易发生错 误的指令174的一个或多个对等目标指令214。

恢复信息195存储在存储器中，紧随在相应的目标代码块21a 之后。即，每一个对等目标指令214都具有紧随在有关的目标代码 块21a之后存储的相应的恢复信息项195。

优选情况下，提供了标记196，以便轻松地区别目标代码块21a 的末尾和恢复信息195的开始。

此外，如图6所示，另一个经过转换的目标代码块21b存储 在存储器中，接下来是相应的恢复信息195和标记196。即，目标 代码21和恢复信息195在存储器中相互交织。

当在特定对等目标指令214中发生异常(错误)时，执行下面 的步骤，以便获取相应的恢复信息。

第一个步骤是进行扫描，直到目标代码块的末尾。此步骤方便地 包括读取连续的指令，直到发现了标记196。其次，对恢复信息195 的列表进行扫描，发现相应的所需要的恢复信息。

在特定优选实施例中，根据对等目标指令214的程序计数器来 索引每一个恢复信息195。即，对等目标代码指令214的程序计数 器值构成了恢复信息195的列表中的索引。当发生异常时，在目标 处理器中，目标程序计数器轻松地可用。首先，对存储器进行扫描， 以查找标记196，然后，查找恢复信息的列表中的目标程序计数器， 可以有效地定位相应的恢复信息195。

图7显示了使用图6的存储器布局来获取恢复信息的首选方 法。

在实际的实施例中，每一个基本块通常都包含大约十二个指令。 因此，扫描到当前目标代码块的末尾相对来说比较快，因为涉及的距 离相对来说比较短。在优选实施例中，每一个主体块都只限于比方说 100或200个指令的最大大小。甚至在相对来说比较长的目标块的 这些稀少的情况下，扫描仍是有效而便宜的机制。

图8显示了恢复信息195的特定优选实施例。

在图8的示例中，恢复信息195包括目标程序计数器195a、 主体程序计数器195b、一组恢复指示符195c和映射模板195d。

恢复信息195可使恢复处理器215纠正准确的主体状态。具体 来说，准确的主体状态包括主体程序计数器值(195b)和主体寄存器 值。

优选地，恢复处理器215使用恢复信息来纠正主体程序计数器 (如果已经不可用)。在此示例中，恢复信息195为每一个目标PC 195a都存储了精确的主体PC195b。通过读取存储的恢复信息中的 此字段195b来纠正主体PC。

映射模板195d标识在对等目标指令214的附近适用的适当 的寄存器映射。恢复处理器215纠正主体处理器寄存器值。在一个 实施例中，寄存器值被纠正到存储器中的抽象寄存器组27。或者， 存储器存储被保留在目标寄存器中。这里，恢复处理器215使用存 储的映射模板195d来设置寄存器映射，从而，主体寄存器被映射到 物理目标寄存器。

如图8所示，优选情况下，存储的恢复信息195包括一组恢复 指示符(优化标记)195c，它们表示在特定目标代码指令的附近未完 成的优化。在此示例中，设置了四个恢复指示符，作为标记F1、F2、 F3和F4。适当地，恢复处理器215基于恢复指示符F1-F4来调用 一个或多个本机代码恢复例程216，以执行未完成的优化。

具体来说，恢复处理器执行在发生异常时被推迟的懒惰工作。例 如，许多处理器提供了一组条件代码标记。首选的优化是通过存储基 础信息(该基础信息可使条件代码标记的正确的状态在必要时得到纠 正)，延迟条件代码标记的纠正。恢复例程216从存储的基础信息 执行懒惰的条件代码标记评估。

图9显示了存储的恢复信息的另一个特定的优选实施例。

在理想情况下，恢复信息195以压缩的形式存储。有益地，减 少了恢复信息的存储器的占用大小。在某些环境中，转换器19在计 算平台上与许多其他进程一起操作，需要缩小由转换器19的开销消 耗的存储器的大小。

如图9所示，第一目标PC 195a和第一主体PC 195b作为全 值来存储。随后的每一个PC都作为与这些基准值的偏移来存储。适 当地，每一个目标代码块21a、21b中的第一恢复信息195以完全 PC值作为基准值地存储，每一个随后的恢复信息195都存储程序计 数器值作为与基准值的偏移。或者，为代码块定义了基本PC，如代 码块中的第一目标代码指令的PC，不管这是否是对等目标指令214。

示例1：PPC到x86转换

下面显示了主体代码17的示例序列，作为目前描述的技术的说 明性示例。示例主体代码17适于PowerPC(PPC)型处理器：

Subject code(PPC)：

0x0001003c：...

0x00010040：add.r3，r3，68

0x00010044：Id r3，0(r3)

0x00010048：...

示例PPC主体代码将恒定值68添加到寄存器“r3”中，然后， 从此地址加载到r3。用PPC带点“与”(dotted add)指令来执行 加法，该指令设置PPC条件字段寄存器的字段0中的标记。万一 发生加载错误，那么，为了准确地处理异常，应该报告加载指令 (0x00010044)的程序计数器值，r3应该包含执行加法运算之后的值， 条件字段0应该更新。

在进行程序代码转换之后，产生了下面的示例目标代码21。在 此示例中，目标代码可由x86型处理器执行：

Target code(x86)：

0x40083200：mov 12(％ebp)，％eax

0x40083203：add$68，％eax

0x40083206：mov(％eax)，％ecx

0x40083208：mov％ecx，12(％ebp)

目标代码将主体寄存器r3的值(在与ebp寄存器的偏移12 处找到，这里指向抽象寄存器组27)加载到寄存器eax中。目标代 码现在将68添加到eax，然后从此地址加载到ecx。最后，此结果 存储回抽象寄存器组中的主体寄存器r3。

在此示例中，恢复信息195的示范性实例是：

0x40083206：

subj_addr＝0x00010044，

flags＝cr0_lazyl_cmp0，

register_map＝[lazyl(％eax)，r3(％eax)].

目标PC(0x40083206)用于索引恢复信息。在此情况下，目标 mov指令是潜在地发生错误的主体加载指令的对等目标指令。记录了 精确的主体PC(0x00010044)。标记用于表明，条件寄存器字段0需 要基于与叫做“lazyl”的特殊主体寄存器中的零值的比较结果来加以 纠正。此外，恢复信息还表明，主体寄存器lazyl和r3的值位于目 标寄存器eax中(由加法目标指令0x40083203产生的值)。为了 进行恢复，来自eax的值将被溢出到适当的主体寄存器中，现在可 以通过使用现在溢出到lazyl的值进行适当的比较，来纠正条件字 段，并可以报告适当的PC。

总之，只有在需要的情况下，恢复信息才使工作得以执行。即， 只有在发生异常时的异常情况下才执行工作。大部分时间，在正常运 行中，不需要准确的主体状态，也不要进行纠正。这里所讨论的恢复 机制在生成的目标代码的正常执行过程中可使工作被推迟，或根本不 执行。结果，目标代码的正常执行变得更快、更加有效率。然而，当 发生异常时，恢复信息195仍可使准确的主体状态得到纠正，以便 使异常得到准确的处理。恢复工作在异常发生之后执行，以便纠正准 确的主体状态。

中断

现在将就中断的准确的处理，比较详细地对本发明的进一步的优 选方面进行描述。

中断通常用于提供硬件设备支持。当在处理器的外部硬件设备中 发生事件时，发送一个信号，将事件通知给处理器。来自I/O设备 的数据的可用性是一个示例。外部设备中断指令通过处理器的当前流 动，以便调用例程来修复中断。中断的使用减轻了系统连续地轮询设 备以查看它们是否需要维护的必要性。另一个示例是时钟中断，它们 可使用户应用程序以预先确定的间隔中断，控制通常转移到操作系 统。定期的中断是在多任务处理系统中实施处理器资源共享的方便机 制。

中断是异步异常，因为它们对外部设备中的事件作出反应，而不 是在处理器内执行特定指令。如此，中断可以在指令流中的任意一点 发生。中断与正在执行的当前指令流不相关，一旦异常得到纠正，就 恢复执行。

图10显示了说明中断的处理的示例目标代码序列。

目标代码块21a包含指令TC1-TC6。在此示例中，当处理器 正在执行指令TC2时发生了中断。当前指令(TC2)的执行完成。 此外，还执行零个或多个额外指令(TC3)，直到遇到与恢复信息195 关联的对等目标指令214(在此情况下，指令TC4)。即，目标代 码指令的执行向前滚动，直到能实现准确的主体状态的下一个点。

当处理器到达具有关联的恢复信息195的下一个对等目标指令 214时，恢复信息被传输到恢复处理器215，以便纠正准确的主体状 态。然后，准确的主体状态被传输到适当的异常处理器270，该异常 处理器270是主体中断处理器比较适当。

图11显示了在目标计算平台内处理中断的三个首选实施方式。

在第一个优选实施例中，当发生中断型异常时，调用目标代码解 释器197。目标代码解释器197逐个地执行目标代码指令，直到到 达具有恢复信息195的对等指令214。

在第二个实施例中，调用步进处理器模式。即，控制目标处理器 13，以进入步进处理器模式，该模式逐个地执行目标代码指令，直到 到达对等指令214。

在第三个优选实施例中，调用检查标准，以逐个指令地执行目标 代码，直到到达具有恢复信息195的对等指令214。

如果在目标代码块21a中没有遇到易发生错误的对等目标指令 214，则适当地运行到代码块的末尾。在优选实施例中，在代码块边 界纠正准确的主体状态。

陷阱

陷阱通常是用户明确地并无条件地请求的异常。在主体指令引发 陷阱型异常的情况下，转换器19为该指令生成目标代码，该代码直 接执行处理陷阱事件所需的行为。

某些指令集体系结构定义了需要进一步的特殊处理的陷阱，如单 个步进陷阱和条件陷阱(例如，IA-32体系结构中的INTO指令)。 优选情况下，与如上文所讨论的错误类似地处理条件陷阱(为了不引 发异常，是常见的情况)。这样，常见的情况中的工作被最小化。在 异常情况下，通过恢复处理器，调用所需的额外的工作。

中止

中止通常是不可恢复的事件，但是，可以具有各种特征。中止通 常用于管理关键的系统故障。在检测到硬件故障(如内部处理器状态 的不一致)或严重的软件故障(如操作系统的临界区域内的故障)时， 那么，处理器可能尝试忽略错误并继续执行，为安全起见停止或重新 启动，也可以引发异常，以将错误通知给操作系统。与错误类似，中 止在指令内发生。中止常常是最后的。中止通常不是用户可屏蔽的。

万一在不希望发生错误的指令的执行过程中发生诸如机器校验 错误之类的中止，则难以完全再现该中止指令中的准确的主体状态。 一般而言，在动态二进制转换的上下文中准确地处理中止是非常昂贵 的。

从上文的讨论可以看出，这里所讨论的异常处理机制具有许多优 点。具体来说，只要可能，就从常见的情况中删除工作，并只在程序 的典型的执行过程中不经常发生的异常情况下执行。然而，当需要时， 取得准确的主体状态。此外，取得准确的主体状态的开销也被最小化。

尽管已示出和描述了本发明的几个优选实施例，可以设想，本领 域的技术人员可在所附权利要求定义的精神和范围内设计对本发明 的各种修改。

注意了与涉及本申请的本说明书同时或在本说明书之前提出的 并且对外开放可以利用本说明书进行公共的检查的所有文件和文档， 这里引用了所有这样的文件和文档的内容作为参考。

本说明书(包括任何附带的权利要求、摘要和附图)中所说明的 所有特征，和/或所说明的任何方法或进程的所有步骤，可以以任何组 合方式进行组合，但是，这样的特征和/或步骤中的至少某些是互相排 斥的组合的情况除外。

本说明书(包括任何附带的权利要求、摘要和附图)中所说明的 每一个特征可以替换为用于相同、等效的或类似的用途的备选特征， 除非明确地声明不行。如此，除非明确地声明，所说明的每一个特征 都只是等效的或类似的特征的一般性系列的一个示例。

本发明不仅局限于前面的实施例的细节。本发明可以扩展到本说 明书(包括任何所附带的权利要求、摘要和附图)中所说明的任何新 颖的特征，或任何新颖的特征的组合，或扩展到所说明的任何方法或 进程的任何新颖的步骤或任何新颖的步骤的组合。