本発明は、ヘテロ接合バイポーラトランジスタに関するものである。

電界効果トランジスタ（以下、ＦＥＴと記す）又はヘテロ接合バイポーラトランジスタ（以下、Heterojunction Bipoiar Transistor：ＨＢＴと記す）等の化合物半導体デバイスは、例えば、携帯電話機の部品の一つである送信用高出力電力増幅器等に用いられている。 近年、ＨＢＴに対して、高出力特性、高利得特性、および低歪み特性が求められており、これらを実現するために、高い耐圧であって且つ低いオン抵抗を有するＨＢＴの実現が要求されている。

ＨＢＴのエミッタ層に使われる材料としてＡｌＧａＡｓに代わり、近年ＩｎＧａＰが主流になりつつある。 ＩｎＧａＰの利点として、Ｉｎ組成０．５付近でＧａＡｓに格子整合すること、ＧａＡｓに対するウェットエッチングの選択比が高いこと、ＧａＡｓベース層に接合した時の価電子帯不連続量がＡｌＧａＡｓの場合に比べ大きいこと、ＡｌＧａＡｓに見られたＤＸセンターのような深い不純物準位が無いこと、表面再結合速度が小さいこと等が挙げられる。

次に、従来のＨＢＴのデバイス構造について、図６の断面図を参照しながら説明する（例えば特許文献１参照）。

ＧａＡｓ基板４００上に、電子濃度５Ｅ１８ｃｍ ^-3および膜厚６００ｎｍのｎ型ＧａＡｓサブコレクタ層４０１、アンドープで膜厚１００ｎｍのＩｎＧａＰコレクタ層４０２、電子濃度２Ｅ１８ｃｍ ^-3および膜厚１０ｎｍのｎ型ＧａＡｓスペーサ層４１０、電子濃度１Ｅ１６ｃｍ ^-3および膜厚５００ｎｍのｎ型ＧａＡｓコレクタ層４０３、ホール濃度４Ｅ１９ｃｍ ^-3および膜厚８０ｎｍのｐ型ＧａＡｓベース層４０４、電子濃度３Ｅ１７ｃｍ ^-3および膜厚３０ｎｍのｎ型ＩｎＧａＰエミッタ層４０５、電子濃度３Ｅ１８ｃｍ ^-3および膜厚２００ｎｍのｎ型ＧａＡｓエミッタキャップ層４０６、ならびに電子濃度１Ｅ１９ｃｍ ^-3および膜厚１００ｎｍのｎ型ＩｎＧａＡｓエミッタコンタクト層４０７が各々この順で成長されている。 これら半導体層のエッチングおよび電極の蒸着処理により、オーミック電極として、ＧａＡｓサブコレクタ層４０１上にコレクタ電極４２０、ＧａＡｓベース層４０４上にベース電極４２１、およびＩｎＧａＡｓエミッタコンタクト層４０７上にエミッタ電極４２２が形成されている。

ｎ型ＧａＡｓスペーサ層４１０を導入している意味は、ＩｎＧａＰコレクタ層４０２とＧａＡｓコレクタ層４０３との間に発生する、オン抵抗増大の原因となるΔＥｃを実効的に小さくするためである。

ＩｎＧａＰコレクタ層４０２を導入している意味は、特許文献１に詳細に記されているように、コレクタ電流が流れている状態でのエミッタコレクタ間耐圧（ＢＶｃｅｘ）を向上させるためである。 このときの電界強度のピークはコレクタ層とサブコレクタ層との間に発生しており、この位置に衝突イオン化係数がＧａＡｓより小さいＩｎＧａＰを導入することにより、耐圧を向上させている。

ＩｎＧａＰは成長条件に応じて、結晶での原子の配列状態およびバンドギャップが変化するという性質を持つ。 ＩｎＧａＰの成長温度を変化させると、III族元素のＩｎとＧａがIII族原子層面内で規則的に配列してＣｕＰｔ型自然超格子構造または秩序配列構造(オーダー型)を形成する場合と、不規則に配列して無秩序配列構造（ディスオーダー型）を形成する場合とが観測される。 それに応じてＩｎＧａＰのバンドギャップがおよそ１．８４〜１．９０ｅＶの範囲で変化する。

図７はIII−Ｖ族混晶半導体の単位結晶格子を表す。 III−Ｖ族混晶半導体はIIIａ−IIIｂ−Ｖ型混晶で形成され、III−Ｖ族混晶半導体ではIIIａおよびIIIｂの２種のIII族原子が、同族原子のみからなる結晶格子（副格子）上にほぼ無秩序に配列していることが知られている。 図７を用いて説明すると、III−Ｖ族混晶半導体では３ａ〜３ｎまでのサイトにIIIａまたはIIIｂの異なる２種類のIII族原子が無秩序に配列しており、また５ａ〜５ｄまでのサイトにＶ族原子が配列している。 ところが特定の成長温度の場合に、III族副格子上でIIIａとIIIｂの原子がオーダー型の構造を形成することが知られている。 図８は、オーダー型の構造をもつIII−Ｖ族混晶半導体の結晶構造の一例である。 図８は、ＩｎＧａＰを成長方向に対し垂直に見た結晶構造であり、図７の３ａ、３ｂ、３ｃおよび３ｎの原子が作る面の法線方向から見た結晶構造を表す。 図７の３ａ、３ｅ、３ｇ、３ｈ、３ｉおよび３ｆのサイトの原子を図８のＧａ原子と見れば、図７の３ｊ、３ｄ、３ｋ、３ｍ、３ｃおよび３ｌのサイトの原子を図８のＩｎ原子と見ることが出来る。 図８に見られるようにオーダー型では、IIIａ−Ｖ（Ｉｎ−Ｐ）とIIIｂ−Ｖ（Ｇａ−Ｐ）の配列が隣接して存在する。 前述したように、ＩｎＧａＰは成長温度によりバンドギャップＥｇが変化する。 その様子が図９に示されており、オーダー型になるほどバンドギャップは小さい値となり、ディスオーダー型になるほどバンドギャップは大きな値となる。

ＩｎＧａＰがディスオーダー型で成長されているならば、ＩｎＧａＰとＧａＡｓとの間にはおよそ０．２ｅＶの伝導帯不連続（ΔＥｃ）が発生してしまう。 そのため、コレクタ電圧に対するコレクタ電流の立ち上がり具合を示すオン抵抗（Ｒｏｎ）が増大する。 特許文献１のＨＢＴにおけるＩｎＧａＰコレクタ層４０２は、ディスオーダー型を想定している。 この問題を防止するため、特許文献１のＨＢＴではｎ型ＧａＡｓスペーサ層４１０を導入することにより、実効的なΔＥｃを小さくし、Ｒｏｎの増大を防止している。

特開２００７−１０３７８４号公報（第６図）

ところで、ＩｎＧａＰが仮にオーダー型で成長されているならば、ＩｎＧａＰとＧａＡｓとの間には伝導帯不連続は存在せず、それが原因のオン抵抗の増大は発生しない。 しかし、ＩｎＧａＰがＧａＡｓやＡｌＧａＡｓに挟まれている場合、ＩｎＧａＰの上下の面に濃度分布状態の分極が発生することが知られている。 これは、界面での原子配列状態の歪が原因と考えられている。 ＩｎＧａＰのオーダー型になっている程度が大きいほど、分極の程度が大きくなっていく。 その現象を再現した実験結果を図１０および図１１を用いて説明する。

図１０は測定サンプルの断面図である。 図１０に示すように、測定サンプルでは、ＧａＡｓ基板５００上に順番に、濃度３Ｅ１７ｃｍ ^-3および膜厚１００ｎｍのｎ型ＧａＡｓ層５０１、濃度３Ｅ１７ｃｍ ^-3および膜厚１００ｎｍのｎ型ＩｎＧａＰ層５０２、ならびに濃度３Ｅ１７ｃｍ ^-3および膜厚１００ｎｍのｎ型ＧａＡｓ層５０３が成長されている。 また、測定用の電極（図外）が形成されている。 このような構造を有する測定サンプルについて、ＣＶ法によりキャリア濃度分布を測定した結果を図１１に示す。 なお、図１１において、横軸はＧａＡｓ層５０３表面からの距離、縦軸は電子濃度を示している。 図１１から分かるように、ＩｎＧａＰ層５０２とその上層であるＧａＡｓ層５０３との界面でキャリアの空乏化が起こり、ＩｎＧａＰ層５０２の下層であるＧａＡｓ層５０１との界面でキャリアの蓄積が起きている。 このような異常分極のために、ＩｎＧａＰとＧａＡｓとの間の伝導帯のフラット性が損なわれる。 これはコレクタ電流が流れている場合の障害になるので、オン抵抗増大の原因となる。

この問題を解決する方法の１つとして、特許第３５７３７３７号公報記載のＨＢＴにあるように、オーダー型のＩｎＧａＰコレクタ層とＧａＡｓコレクタ層との間に、高濃度のｎ ⁺型ＧａＡｓスペーサ層を導入する方法がある。 特許第３５７３７３７号公報記載のＨＢＴは、ＩｎＧａＰがオーダー型であること以外は、図６のＨＢＴと構造が同じである。 特許第３５７３７３７号公報によると、ＩｎＧａＰコレクタ層とＧａＡｓコレクタ層との界面において、約２Ｅ１２ｃｍ ^-2の界面準位によるキャリアの枯渇が発生するため、ポテンシャルのピークが発生し、オン抵抗が増大するとしている。 それを補償するため、濃度３Ｅ１８ｃｍ ^-3および膜厚５ｎｍのｎ ⁺型ＧａＡｓスペーサ層が導入されている。 ｎ ⁺型ＧａＡｓスペーサ層からのフリーな電子が空乏領域のプラス電荷と相殺して消滅する。 またドナーは電子不足によりプラスに帯電しているわけであるが、ＩｎＧａＰコレクタ層の下側界面に発生している電子がｎ ⁺型ＧａＡｓスペーサ層（ドナーの領域）に移動し、ドナーのプラス電荷を解消する。 その結果、ＩｎＧａＰコレクタ層の上下に発生する濃度分布異常が無くなる。 このような手法を使った例として、ＩｎＧａＰ層をエミッタに用いたＨＢＴについて述べた特開２００３−８６６０３号公報もある。

特許第３５７３７３７号公報記載のＨＢＴにおいて、コレクタ電流が流れている時のキャリア濃度（電子濃度）分布および電界強度（絶対値）分布を各々図１２（ａ）および図１２（ｂ）に表す。 なお、図１２（ａ）において、横軸はＧａＡｓベース層表面からの距離、縦軸はキャリア濃度を示し、図１２（ｂ）において、横軸はＧａＡｓベース層表面からの距離、縦軸は電界強度を示している。 また、図１２（ａ）および図１２（ｂ）は、仮にｎ ⁺型ＧａＡｓスペーサ層の電荷量（面密度）を、分極している電荷量より高くしてしまった場合を示している。

ＨＢＴにおいて、分極が解消された後は、電子濃度の高いｎ ⁺型ＧａＡｓスペーサ層がそのままで存在することになる。 図１２（ａ）に見られるように、ＧａＡｓコレクタ層内部では、実際の電子濃度の方が設定濃度（ドナー）よりも高く、マイナスに帯電している。 一方、ｎ ⁺型ＧａＡｓスペーサ層では、設定濃度の方が高く、プラスに帯電している。 またＩｎＧａＰコレクタ層内はマイナスに帯電している。 そのため、電界強度分布は図１２（ｂ）に見られるように、電界強度がｎ ⁺型ＧａＡｓスペーサ層で大きく傾いたものとなる。 そのため、ＩｎＧａＰコレクタ層には僅かに電界がかかるだけであり、ＩｎＧａＰの高耐圧の性質を生かしているとは言い難い。 この時の耐圧はｎ ⁺型ＧａＡｓスペーサ層上に発生している電界強度で決定される。 ｎ ⁺型ＧａＡｓスペーサ層が高濃度のときは、低い臨界電界強度で破壊に至ってしまい、耐圧が低下する。 こうならないために、ｎ ⁺型ＧａＡｓスペーサ層の電子濃度を減らしてしまうと、電子濃度が分極を解消するには、不十分になってしまう場合が起きかねないため、問題となる。

そこで、本発明は、コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることが可能なＨＢＴを提供することを目的とする。

前記の課題を解決するために、本発明のヘテロ接合バイポーラトランジスタは、ｎ型のＧａＡｓサブコレクタ層と、前記ＧａＡｓサブコレクタ層上に形成されたＩｎＧａＰコレクタ層と、前記ＩｎＧａＰコレクタ層上に形成されたｎ型のＧａＡｓコレクタ層と、前記ＧａＡｓコレクタ層上に形成されたｐ型のベース層と、前記ベース層上に形成されたｎ型のエミッタ層とを備え、前記ＧａＡｓサブコレクタ層のキャリア濃度は、前記ＧａＡｓコレクタ層のキャリア濃度より高く、前記ＩｎＧａＰコレクタ層と前記ＧａＡｓサブコレクタ層との間には、ｐ型のＧａＡｓスペーサ層が挿入されることを特徴としている。 ここで、前記ＩｎＧａＰコレクタ層と前記ＧａＡｓコレクタ層との間には、ｎ型のＧａＡｓスペーサ層が挿入されてもよい。

この構造により、特許第３５７３７３７号公報記載のＨＢＴと異なる新しい手法で、ＩｎＧａＰコレクタ層の上下の層と接する界面に発生する異常分極を解消することができる。 従って、コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることができる。

また、前記ＧａＡｓコレクタ層のキャリア濃度は、前記ベース層と向き合う部分から前記ＩｎＧａＰコレクタ層と向き合う部分に向けて高くなってもよい。

この構造により、耐圧の更なる向上を実現することができる。
また、前記ＩｎＧａＰコレクタ層の結晶状態は、自然超格子状態となっていてもよい。

ＩｎＧａＰコレクタ層が（ＣｕＰｔ型）自然超格子になっている程度が大きいほど、ＩｎＧａＰコレクタ層の上下の面での分極の程度が大きくなる。 従って、ｐ型ＧａＡｓスペーサ層により異常分極を解消するという手法の効果が高くなる。

上述したように、本発明のヘテロ接合バイポーラトランジスタは、コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることが出来る。

以下、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタについて、図面を参照しながら説明する。

（第１の実施の形態）
図１は、本実施の形態のＨＢＴの構造を示す断面図である。

図１に示すように、ＧａＡｓ基板１００上に、電子濃度５Ｅ１８ｃｍ ^-3および膜厚６００ｎｍのｎ型ＧａＡｓサブコレクタ層１０１、ホール濃度２Ｅ１８ｃｍ ^-3および膜厚１０ｎｍのｐ型ＧａＡｓスペーサ層１１０、アンドープで膜厚１００ｎｍのＩｎＧａＰコレクタ層１０２、電子濃度１．４Ｅ１６ｃｍ ^-3および膜厚６００ｎｍのｎ型ＧａＡｓコレクタ層１０３、ホール濃度４Ｅ１９ｃｍ ^-3および膜厚８０ｎｍのｐ型ＧａＡｓベース層１０４、電子濃度３Ｅ１７ｃｍ ^-3および膜厚３０ｎｍのｎ型ＩｎＧａＰエミッタ層１０５、電子濃度３Ｅ１８ｃｍ ^-3および膜厚２００ｎｍのｎ型ＧａＡｓエミッタキャップ層１０６、ならびに電子濃度１Ｅ１９ｃｍ ^-3および膜厚１００ｎｍのｎ型ＩｎＧａＡｓエミッタコンタクト層１０７が各々この順で成長されている。 これら半導体層のエッチングおよび電極の蒸着処理により、オーミック電極として、ＧａＡｓサブコレクタ層１０１上にコレクタ電極１２０、ＧａＡｓベース層１０４上にベース電極１２１、およびＩｎＧａＡｓエミッタコンタクト層１０７上にエミッタ電極１２２が形成されている。

この時、ＩｎＧａＰコレクタ層１０２はオーダー型で成長している。 従って、ＩｎＧａＰコレクタ層１０２の結晶状態は、自然超格子状態となっておりオーダー状態となっている。 ｐ型ＧａＡｓスペーサ層１１０は、ＩｎＧａＰコレクタ層１０２の下面に発生する電子の蓄積（およそ２Ｅ１２ｃｍ ^-2 ）を解消するために入れられている。 そのメカニズムは以下の通りである。 すなわち、ｐ型ＧａＡｓスペーサ層１１０のフリーなホールとＩｎＧａＰコレクタ層１０２の下面に蓄積した電子とが結合し、消滅する。 またアクセプターは電子によりマイナスに帯電しているわけであるが、その電子がＩｎＧａＰコレクタ層１０２の上面に発生しているキャリアの空乏領域に移動し、その空乏を解消する。 その結果、ＩｎＧａＰコレクタ層１０２の上下の異常分極が解消され、それが原因とされていたオン抵抗の増大は発生しないと考えられる。

次に上記構造を有するＨＢＴの耐圧について考察する。 図２（ａ）および図２（ｂ）は各々十分に高いコレクタ電流が流れている時の破壊時のコレクタ層内のキャリア濃度（電子濃度）および電界強度（絶対値）の分布を表す図である。 なお、図２（ａ）において、横軸はＧａＡｓベース層１０４表面からの距離、縦軸はキャリア濃度を示し、図２（ｂ）において、横軸はＧａＡｓベース層１０４表面からの距離、縦軸は電界強度を示している。

図２（ａ）に示すように、ＧａＡｓコレクタ層１０３の領域およびＩｎＧａＰコレクタ層１０２の領域では、実際の電子濃度が設定された電子濃度（設定濃度）を上回っており、マイナスに帯電している。 一方、ＧａＡｓサブコレクタ層１０１の領域では、僅かではあるが空乏化したプラスの領域が発生している。 その結果、図２（ｂ）に示すように、電界強度はＧａＡｓサブコレクタ層１０１とｐ型ＧａＡｓスペーサ層１１０との界面でピークを持つ。 高い電界強度が発生している領域が、衝突イオン化係数がＧａＡｓより小さいＩｎＧａＰからなる領域であるため、高耐圧が得られる。

以上のように、本実施の形態のＨＢＴによれば、ＩｎＧａＰコレクタ層１０２とＧａＡｓサブコレクタ層１０１との間にＩｎＧａＰコレクタ層１０２の下面と接する形でｐ型ＧａＡｓスペーサ層１１０を挿入することで、ＩｎＧａＰの上下の面における異常分極によるキャリアの空乏および蓄積を解消する。 すなわち、特許第３５７３７３７号公報記載のＨＢＴと異なる新しい手法によりＩｎＧａＰ層の上下の面におけるキャリアの空乏および蓄積を解消する。 従って、コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることができる。

なお、本実施の形態において、ＧａＡｓサブコレクタ層１０１のキャリア濃度は５Ｅ１８ｃｍ ^-3であるとしたが、ＧａＡｓコレクタ層１０３のキャリア濃度より高ければこれに限られない。

（第２の実施の形態）
図３は、本実施の形態のＨＢＴの構造を示す断面図である。

図３に示すように、ＧａＡｓ基板２００上に、電子濃度５Ｅ１８ｃｍ ^-3および膜厚６００ｎｍのｎ型ＧａＡｓサブコレクタ層２０１、ホール濃度１Ｅ１８ｃｍ ^-3および膜厚１０ｎｍのｐ型ＧａＡｓスペーサ層２１０、アンドープで膜厚１００ｎｍのＩｎＧａＰコレクタ層２０２、電子濃度１Ｅ１８ｃｍ ^-3および膜厚１０ｎｍのｎ型ＧａＡｓスペーサ層２１１、電子濃度１．４Ｅ１６ｃｍ ^-3および膜厚６００ｎｍのｎ型ＧａＡｓコレクタ層２０３、ホール濃度４Ｅ１９ｃｍ ^-3および膜厚８０ｎｍのｐ型ＧａＡｓベース層２０４、電子濃度３Ｅ１７ｃｍ ^-3および膜厚３０ｎｍのｎ型ＩｎＧａＰエミッタ層２０５、電子濃度３Ｅ１８ｃｍ ^-3および膜厚２００ｎｍのｎ型ＧａＡｓエミッタキャップ層２０６、ならびに電子濃度１Ｅ１９ｃｍ ^-3および膜厚１００ｎｍのｎ型ＩｎＧａＡｓエミッタコンタクト層２０７が各々この順で成長されている。 これら半導体層のエッチングおよび電極の蒸着処理により、オーミック電極として、ＧａＡｓサブコレクタ層２０１上にコレクタ電極２２０、ＧａＡｓベース層２０４上にベース電極２２１、およびＩｎＧａＡｓエミッタコンタクト層２０７上にエミッタ電極２２２が形成されている。

この時、ＩｎＧａＰコレクタ層２０２はオーダー型で成長している。 従って、ＩｎＧａＰコレクタ層２０２の結晶状態は、自然超格子状態となっておりオーダー状態となっている。

このようにＩｎＧａＰコレクタ層２０２の上下にｎ型ＧａＡｓスペーサ層２１１およびｐ型ＧａＡｓスペーサ層２１０を導入することによりＩｎＧａＰコレクタ層２０２の異常分極を解消することが出来る。 考え方としては、ＩｎＧａＰコレクタ層２０２の下側の電子の蓄積面密度２Ｅ１２ｃｍ ^-2を、新たに導入するｐ型ＧａＡｓスペーサ層２１０のホールの面密度１Ｅ１２ｃｍ ^-2側により、半分の１Ｅ１２ｃｍ ^-2にする。 このときＩｎＧａＰコレクタ層２０２の上側には、１Ｅ１２ｃｍ ^-2の電子の空乏領域が発生している。 しかし、ｎ型ＧａＡｓコレクタ層２０３よりキャリア濃度が高く、面密度１Ｅ１２ｃｍ ^-2のｎ型ＧａＡｓスペーサ層２１１をＩｎＧａＰコレクタ層２０２の上方に新たに導入することにより、全ての異常分極が解消される。

以上のように本実施の形態のＨＢＴによれば、ＩｎＧａＰコレクタ層２０２とＧａＡｓサブコレクタ層２０１との間にＩｎＧａＰコレクタ層２０２の下面と接する形でｐ型ＧａＡｓスペーサ層２１０を挿入し、かつＩｎＧａＰコレクタ層２０２とＧａＡｓコレクタ層２０３との間にＩｎＧａＰコレクタ層２０２の上面と接する形でｎ型ＧａＡｓスペーサ層２１１を挿入することで、ＩｎＧａＰの上下の面における異常分極によるキャリアの空乏および蓄積を解消する。 すなわち、特許第３５７３７３７号公報記載のＨＢＴと異なる新しい手法によりＩｎＧａＰ層の上下の面におけるキャリアの空乏および蓄積を解消する。 従って、コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることができる。

なお、本実施の形態において、ＧａＡｓサブコレクタ層２０１のキャリア濃度は５Ｅ１８ｃｍ ^-3であるとしたが、ＧａＡｓコレクタ層２０３のキャリア濃度より高ければこれに限られない。

（第３の実施の形態）
図４は、本実施の形態のＨＢＴの構造を示す断面図である。

図４に示すように、ＧａＡｓ基板３００上に、電子濃度５Ｅ１８ｃｍ ^-3および膜厚６００ｎｍのｎ型ＧａＡｓサブコレクタ層３０１、ホール濃度２Ｅ１８ｃｍ ^-3および膜厚１０ｎｍのｐ型ＧａＡｓスペーサ層３１０、アンドープで膜厚１００ｎｍのＩｎＧａＰコレクタ層３０２、電子濃度５．０Ｅ１６ｃｍ ^-3および膜厚２００ｎｍのｎ型ＧａＡｓ第３コレクタ層３０３ｃ、電子濃度３．０Ｅ１６ｃｍ ^-3および膜厚２００ｎｍのｎ型ＧａＡｓ第２コレクタ層３０３ｂ、電子濃度１．４Ｅ１６ｃｍ ^-3および膜厚２００ｎｍのｎ型ＧａＡｓ第１コレクタ層３０３ａ、ホール濃度４Ｅ１９ｃｍ ^-3および膜厚８０ｎｍのｐ型ＧａＡｓベース層３０４、電子濃度３Ｅ１７ｃｍ ^-3および膜厚３０ｎｍのｎ型ＩｎＧａＰエミッタ層３０５、電子濃度３Ｅ１８ｃｍ ^-3および膜厚２００ｎｍのｎ型ＧａＡｓエミッタキャップ層３０６、ならびに電子濃度１Ｅ１９ｃｍ ^-3および膜厚１００ｎｍのｎ型ＩｎＧａＡｓエミッタコンタクト層３０７が各々この順で成長されている。 これら半導体層のエッチングおよび電極の蒸着処理により、オーミック電極として、ＧａＡｓサブコレクタ層３０１上にコレクタ電極３２０、ＧａＡｓベース層３０４上にベース電極３２１、およびＩｎＧａＡｓエミッタコンタクト層３０７上にエミッタ電極３２２が形成されている。

この時、ＩｎＧａＰコレクタ層３０２はオーダー型で成長している。 従って、ＩｎＧａＰコレクタ層３０２の結晶状態は、自然超格子状態となっておりオーダー状態となっている。

このようにコレクタ層を多層構造にする利点を図５（ａ）および図５（ｂ）を用いて説明する。 図５（ａ）および図５（ｂ）は各々十分に高いコレクタ電流が流れている時の破壊時のコレクタ層内のキャリア濃度（電子濃度）および電界強度（絶対値）の分布を表す図である。 なお、図５（ａ）において、横軸はＧａＡｓベース層３０４表面からの距離、縦軸はキャリア濃度を示し、図５（ｂ）において、横軸はＧａＡｓベース層３０４表面からの距離、縦軸は電界強度を示している。

実際の電子濃度および設定された電子濃度（設定濃度）の大小がＧａＡｓ第１コレクタ層３０３ａとＧａＡｓ第２コレクタ層３０３ｂとの界面で逆転していることにより、電界強度のピークが図５（ｂ）に見られるように、ＧａＡｓ第１コレクタ層３０３ａとＧａＡｓ第２コレクタ層３０３ｂとの界面に発生している。 耐圧がどの位置の電界強度のピークで決まるかは、各々の層の濃度と膜厚に依る。 図１および図４のＨＢＴの場合は、共にＧａＡｓサブコレクタ層とｐ型ＧａＡｓスペーサ層との界面の電界強度のピークで決まると仮定する、つまりその界面での電界強度は両者で等しいと仮定するなら、図２（ｂ）および図５（ｂ）の両図から明らかに図４のＨＢＴの方が電界の占める面積（図５（ｂ）において電界強度を積分した値）が大きくなる。 よって、図４のＨＢＴの方が図１のＨＢＴより高耐圧を有すると言える。

このようなコレクタ層を多層化する技術については、特開２００７−１７３６２４号公報および特開２００６−６０２２１号公報でも紹介されているが、いずれも本発明のようにｐ型スペーサ層を導入することについては、触れられていない。

以上のように、本実施の形態のＨＢＴによれば、ＩｎＧａＰコレクタ層３０２とＧａＡｓサブコレクタ層３０１との間にＩｎＧａＰコレクタ層３０２の下面と接する形でｐ型ＧａＡｓスペーサ層３１０を挿入することで、ＩｎＧａＰの上下の面における異常分極によるキャリアの空乏および蓄積を解消する。 すなわち、特許第３５７３７３７号公報記載のＨＢＴと異なる新しい手法によりＩｎＧａＰの上下の面におけるキャリアの空乏および蓄積を解消する。 従って、コレクタ電流が流れている状態でのオン抵抗および耐圧を両方同時に向上させることができる。

さらに、本実施の形態のＨＢＴによれば、ＧａＡｓコレクタ層はキャリア濃度の異なる複数の半導体層、つまりＧａＡｓ第１コレクタ層３０３ａ、ＧａＡｓ第２コレクタ層３０３ｂおよびＧａＡｓ第３コレクタ層３０３ｃから構成される。 従って、第１の実施の形態のＨＢＴと比較して、更なる高耐圧化を実現することができる。

なお、本実施の形態において、ＧａＡｓサブコレクタ層３０１のキャリア濃度は５Ｅ１８ｃｍ ^-3であるとしたが、ＧａＡｓ第１コレクタ層３０３ａ、ＧａＡｓ第２コレクタ層３０３ｂおよびＧａＡｓ第３コレクタ層３０３ｃのキャリア濃度より高ければこれに限られない。

また、本実施の形態において、ＧａＡｓ第１コレクタ層３０３ａ、ＧａＡｓ第２コレクタ層３０３ｂおよびＧａＡｓ第３コレクタ層３０３ｃというキャリア濃度の異なる３つの半導体層を積層することで、ＧａＡｓベース層３０４と向き合う部分からＩｎＧａＰコレクタ層３０２と向き合う部分に向けてキャリア濃度が高くなる濃度分布をＧａＡｓコレクタ層内に形成するとした。 しかし、ＩｎＧａＰコレクタ層３０２とＧａＡｓベース層３０４との間に１つのＧａＡｓ層のみを形成し、ＧａＡｓベース層３０４側の部分からＩｎＧａＰコレクタ層３０２側の部分に向けてキャリア濃度が高くなる濃度分布をこの１つのＧａＡｓ層内に形成してもよい。 この場合、ＧａＡｓベース層３０４側の部分からＩｎＧａＰコレクタ層３０２側の部分に向けて不純物濃度が高くなるように、半導体層に不純物を段階的もしくは連続的に注入することで濃度分布が形成される。

本発明は、ヘテロ接合バイポーラトランジスタに利用でき、特に携帯電話機等に用いられる送信用高出力電力増幅器等に利用することができる。

本発明の第１の実施の形態によるＨＢＴのデバイス構造を表す断面図である。

（ａ）本発明の第１の実施の形態によるＨＢＴのキャリア濃度分布を表す図である。 （ｂ）本発明の第１の実施の形態によるＨＢＴの電界強度分布を表す図である。

本発明の第２の実施の形態によるＨＢＴのデバイス構造を表す断面図である。

本発明の第３の実施の形態によるＨＢＴのデバイス構造を表す断面図である。

（ａ）本発明の第３の実施の形態によるＨＢＴのキャリア濃度分布を表す図である。 （ｂ）本発明の第３の実施形態によるＨＢＴの電界強度分布を表す図である。

従来のＨＢＴのデバイス構造を表す断面図である。

III−Ｖ族混晶半導体の結晶構造を表す図である。

ＩｎＧａＰの結晶構造を成長方向から垂直に見た図である。

ＩｎＧａＰの成長温度とバンドギャップとの関係を表す図である。

キャリアの空乏化が発生していることを表す実験に使用したサンプルの構造を表す断面図である。

キャリアの空乏化が発生していることを表す図である。

（ａ）従来のＨＢＴのキャリア濃度分布を表す図である。 （ｂ）従来のＨＢＴの電界強度分布を表す図である。

符号の説明

１００、２００、３００、４００ ＧａＡｓ基板 １０１、２０１、３０１、４０１ ＧａＡｓサブコレクタ層 １０２、２０２、３０２、４０２ ＩｎＧａＰコレクタ層 １０３、２０３、４０３ ＧａＡｓコレクタ層 １０４、２０４、３０４、４０４ ＧａＡｓベース層 １０５、２０５、３０５、４０５ ＧａＡｓエミッタ層 １０６、２０６、３０６、４０６ ＧａＡｓエミッタキャップ層 １０７、２０７、３０７、４０７ ＩｎＧａＡｓエミッタコンタクト層 １１０、２１０、３１０ ｐ型ＧａＡｓスペーサ層 １２０、２２０、３２０、４２０ コレクタ電極 １２１、２２１、３２１、４２１ ベース電極 １２２、２２２、３２２、４２２ エミッタ電極 ２１１、４１０ ｎ型ＧａＡｓスペーサ層 ３０３ａ ＧａＡｓ第１コレクタ層 ３０３ｂ ＧａＡｓ第２コレクタ層 ３０３ｃ ＧａＡｓ第３コレクタ層