技术领域
[0001] 本
发明涉及
半导体集成
电路封装技术领域，特别涉及一种三维堆叠存储芯片的封装技术。
背景技术
[0002] 随着半导体集成电路行业技术的迅猛发展，
电子封装产品有着高
密度、多功能的发展趋势。三维堆叠封装是指将至少两层芯片堆叠设置并进行封装，因此其可以在更小的空间内集成更多的
半导体芯片。采用三维堆叠的方式封装存储芯片，可以在较小的体积里实现更大的存储量。
[0003] 但是现有的工艺技术制作方法复杂、成本较高，同时加工过程中容易产生
翘曲或芯片
破碎等问题。
发明内容
[0004] 为了解决
现有技术中的全部或部分问题，本发明一方面提供一种三维堆叠存储芯片结构，包括：
[0006] 重布线层，所述重布线层与所述第一叠加芯片模块电连接；
[0007] 第二叠加芯片模块，所述第二叠加芯片模块位于所述重布线层表面；以及[0008] 外接焊球，所述外接焊球与所述重布线层及所述第二叠加芯片模块电连接。
[0009] 进一步地，所述第一叠加芯片模块包括：
[0010] 第一芯片；
[0011] 第二芯片，所述第二芯片错位粘贴于所述第一芯片表面；
[0012] 第一导电通道，所述第一导电通道与所述第一芯片及所述重布线层电连接；
[0013] 第二导电通道，所述第二导电通道与所述第二芯片及所述重布线层电连接；以及[0014] 第一塑封层，所述第一塑封层包覆所述第一芯片、第二芯片、第一导电通道及第二导电通道。
[0015] 进一步地，所述第二叠加芯片模块包括：
[0016] 第三芯片；
[0017] 第四芯片，所述第四芯片错位粘贴于所述第三芯片表面；
[0018] 第三导电通道，所述第三导电通道与所述第三芯片电连接；
[0019] 第四导电通道，所述第四导电通道与所述第四芯片电连接；以及[0020] 第二塑封层，所述第二塑封层包覆所述第三芯片、第四芯片、第三导电通道及第四导电通道。
[0021] 进一步地，所述重布线层实现对所述第一叠加芯片模块的扇出互连。
[0022] 进一步地，所述外接焊球通过第五导电通道与所述重布线层电连接。
[0023] 进一步地，所述第二芯片通过粘附膜贴在所述第一芯片的焊盘面，但露出第一芯片的全部焊盘，所述第四芯片通过粘附膜贴在所述第三芯片的焊盘面，但露出第三芯片的全部焊盘。
[0024] 进一步地，所述第一塑封层及第二塑封层的材料为
树脂材料。
[0025] 进一步地，所述第一导电通道和/或第二导电通道和/或第三导电通道和/或第四导电通道可由填充金属浆料，并
固化所得。
[0026] 本发明另一方面提供该种三维堆叠存储芯片结构的封装方法，包括：
[0027] 在第一临时
基板表面
覆盖第一临时键合膜；
[0028] 将第一芯片背面贴在第一临时键合膜表面；
[0029] 将第二芯片的背面贴在所述第一芯片的焊盘面，但露出所述第一芯片的全部焊盘；
[0030] 形成第一塑封层；
[0031] 在第一塑封层对应所述第一芯片焊盘以及第二芯片焊盘的
位置上形成第一导电通道及第二导电通道；
[0032] 在第二临时基板表面覆盖第二临时键合膜；
[0033] 将第三芯片背面贴在第二临时键合膜表面；
[0034] 将第四芯片的背面贴在所述第三芯片的焊盘面，但露出所述第三芯片的全部焊盘；
[0035] 形成第二塑封层；
[0036] 去除所述第二临时基板及第二临时键合膜；
[0037] 在所述第一塑封层表面形成重布线层；
[0038] 将包覆所述第三芯片及第四芯片的第二塑封层贴装至所述重布线层表面；
[0039] 在第二塑封层对应所述重布线层外接焊盘上形成第五导电通道，在对应第三芯片焊盘以及第四芯片焊盘的位置，分别形成第三导电通道及第四导电通道；
[0040] 在所述第二塑封层表面形成外接焊球；以及
[0041] 去除所述第一临时基板及第一临时键合膜。
[0042] 进一步地，所述第一芯片通过双面胶贴在所述第一临时键合膜表面，所述第三芯片通过双面胶贴在所述第二临时键合膜表面。
[0043] 本发明提供的一种三维堆叠存储芯片结构及其封装方法，采用堆叠封装方法制备三维闪存存储芯片模块，通过导电通道及重布线层实现芯片焊盘的扇出互连，减小产品体积的同时提高了存储容量。此外，该封装方法工艺成熟，制造成本低。
附图说明
[0044] 为进一步阐明本发明的各
实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
[0045] 图1示出根据本发明一个实施例的形成的一种三维堆叠存储芯片结构100的剖面示意图；
[0046] 图2A至图2K示出根据本发明的一个实施例形成该种三维堆叠存储芯片结构100的过程剖面示意图；以及
[0047] 图3示出根据本发明的一个实施例形成该种三维堆叠存储芯片结构100的
流程图300。
具体实施方式
[0048] 以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
[0049] 在本
说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
[0050] 需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
[0051] 图1示出根据本发明一个实施例的形成的一种三维堆叠存储芯片结构100的剖面示意图。如图1所示，一种三维堆叠存储芯片结构，包括第一叠加芯片模块101，第二叠加芯片模块102，重布线层103，外接焊球104以及第五导电通道105。
[0052] 所述第一叠加芯片模块101包括第一芯片111，第二芯片112，第一导电通道113，第二导电通道114以及第一塑封层115。所述第二芯片112的背面与所述第一芯片111的焊盘面(即，
正面)贴合，但露出所述第一芯片111的焊盘。即，第一芯片111和第二芯片112的焊盘面朝向同一方向。在本发明的一个实施例中，所述第二芯片112通过粘合膜贴在所述第一芯片111上。所述第一导电通道113与所述第一芯片111的焊盘电连接，所述第二导电通道114与所述第二芯片112的焊盘电连接。所述第一塑封层115包覆所述第一芯片111、第二芯片112、第一导电通道113及第二导电通道114，但露出所述第一导电通道113及第二导电通道114的顶端。在本发明的一个实施例中，所述第一塑封层115的材料为树脂材料。在本发明的又一个实施例中，所述第一导电通道113和/或所述第二导电通道114的材料为金属
铜或
银。
[0053] 所述第二叠加芯片模块102包括第三芯片121，第四芯片122，第三导电通道123，第四导电通道124以及第二塑封层125。所述第四芯片122的背面与所述第三芯片121的焊盘面(即正面)贴合，但露出所述第三芯片121的焊盘。即，第三芯片121和第四芯片122的焊盘面朝向同一方向。在本发明的一个实施例中，所述第四芯片122通过粘合膜贴在所述第三芯片121上。所述第三导电通道123与所述第三芯片121的焊盘电连接，所述第四导电通道124与所述第四芯片122的焊盘电连接。所述第二塑封层125包覆所述第三芯片121、第四芯片122、第三导电通道123及第四导电通道124，但露出所述第三导电通道123及第四导电通道124的顶端。在本发明的一个实施例中，所述第二塑封层125的材料为树脂材料。在本发明的又一个实施例中，所述第三导电通道123和/或所述第四导电通道124的材料为金属铜或银。
[0054] 所述重布线层103形成于所述第一叠加芯片模块101的表面，实现所述第一叠加芯片模块101中第一芯片111以及第二芯片112的扇出互连。所述第二叠加芯片模块102贴装于所述重布线层103表面。
[0055] 所述第五导电通道105与所述重布线层103电连接，所述第二塑封层125包覆所述第五导电通道105，但露出所述第五导电通道105的顶端。在本发明的一个实施例中，所述第五导电通道105的材料为金属铜或银。
[0056] 所述外接焊球104设置于第三导电通道123、第四导电通道124及所述第五导电通道105上。
[0057] 在本发明的一些实施例中，三维堆叠存储芯片结构可包括三组或更多组叠加芯片模块。相邻的芯片模块之间通过重布线层连接，使得每个芯片模块的芯片焊盘通过相应的导电通道引出，以便与外部电路形成电连接。
[0058] 下面结合图2A至图2K以及图3来详细描述形成该种三维堆叠存储芯片结构的封装方法。图2A至图2K示出根据本发明的一个实施例形成该种三维堆叠存储芯片结构100的过程剖面示意图；图3示出根据本发明的一个实施例形成该种三维堆叠存储芯片结构100的流程图300。
[0059] 首先，在步骤301，如图2A所示，在第一临时基板001上覆盖第一临时键合膜002。其中第一临时基板可以为
晶圆、玻璃等载板材料，第一临时键合膜002为加热、光照等可拆键合粘接材料。
[0060] 接下来，在步骤302，如图2B所示，将第一芯片111贴在第一临时键合膜002表面，具体来说，是在所述第一临时键合膜002表面贴双面胶膜，然后将第一芯片的背面贴在双面胶膜上。第一芯片111的正面(即焊盘面)具有金属互连和芯片焊盘等结构(未示出)。
[0061] 接下来，在步骤303，如图2C所示，将第二芯片112贴在第一芯片111的焊盘面，具体来说，是在所述第二芯片112的背面贴粘附膜，然后将所述第二芯片112的背面贴在所述第一芯片111的焊盘面，但露出第一芯片111的所有焊盘。
[0062] 接下来，在步骤304，如图2D所示，形成第一塑封层115，所述第一塑封层115包覆所述第一芯片111及第二芯片112。
[0063] 接下来，在步骤305，如图2E所示，形成第一导电通道113及第二导电通道114，具体来说，是从第一塑封层115表面对应于所述第一芯片111的芯片焊盘及所述第二芯片112的芯片焊盘的位置，分别利用激光烧除塑封材料，形成
盲孔达到所述第一芯片111的芯片焊盘及所述第二芯片112的芯片焊盘，然后在孔内溅射导电粘附与金属
种子层，电
镀填充整个孔道，或者填充导电金属浆料，固
化成为第一导电通道113及第二导电通道114。
[0064] 接下来，在步骤306，如图2F所示，在所述第一塑封层115的表面形成重布线层103。所述重布线层103的具体形成方法可以是，在所述第一塑封层115的表面沉积
电镀种子层，并形成电镀开口和掩膜，然后电镀、去除电镀掩膜以及去除裸露电镀种子层以形成导电电路，然后通过
旋涂、沉积等工艺在导电线路表面及空隙形成介质层，但露出部分导电电路以作为外接焊盘，导电电路的材料可以为铜、
铝、钨等导电金属材料；介质层的材料可以为聚酰亚胺等绝缘材料。
[0065] 接下来，在步骤307，如图2G所示，形成包覆第三芯片121及第四芯片122的第二塑封层125，具体来说，是重复步骤301至304，然后去除该过程中所使用的临时基板及临时键合膜。具体去除方法可以依据临时键合膜的特性，采用加热拆键合、激光照射拆键合等方式实现，并可采用进一步的清洗工艺来彻底清除掉临时键合膜。
[0066] 接下来，在步骤308，如图2H所示，将包覆第三芯片121及第四芯片122的第二塑封层125贴装于所述重布线层103的表面。
[0067] 接下来，在步骤309，如图2I所示，形成第三导电通道123、第四导电通道124以及第五导电通道105。具体来说，是从第二塑封层125表面对应于所述第三芯片121的芯片焊盘、所述第四芯片122的芯片焊盘以及所述重布线层103外接焊盘的位置，分别利用激光烧除塑封材料，形成盲孔达到所述第三芯片121的芯片焊盘、所述第四芯片122的芯片焊盘以及所述重布线层103外接焊盘，然后在孔内溅射导电粘附与金属种子层，电镀填充整个孔道，或者填充导电金属浆料，固化成为第三导电通道123、第四导电通道124以及第五导电通道105。
[0068] 在本发明的一些实施例中，可以多次重复步骤306-309，从而叠加更多组芯片模块。
[0069] 接下来，在步骤310，如图2J所示，形成外接焊球104，具体来说，是通过电镀、植球等工艺在第三导电通道123、第四导电通道124以及第五导电通道105上形成外接焊球104。
[0070] 最后，在步骤311，如图2K所示，去除第一临时基板001及第一临时键合膜002。具体去除方法可以依据第一临时键合膜002的特性，采用加热拆键合、激光照射拆键合等方式实现，并可采用进一步的清洗工艺来彻底清除掉第一临时键合膜002。
[0071] 尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变，而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附
权利要求书及其等同替换来定义。
