技术领域
[0001] 本
发明是关于一种用于电平转换的集成电路及
电压电平转换的方法，该集成电路用于改变介于例如是电源切换器或是字线
驱动器输入与输出间的最大及/或最小电压。
背景技术
[0002] 一电平转换电路具有多个阶段，每一个阶段具有一
输出电压与输入电压间有着最大及/或最小电压改变。一特定阶段的最大输出电压是由提供电源至此特定阶段的供应电压所决定。因此，一电平转换电路的不同阶段自不同的供应电压接收电源。
[0003] 然而，使用多重供应电压会导致漏
电流。
漏电流的发生是由于自一供应电压提供较高的电压至一供应电压提供较低的电压。
[0004] 此多重供应电压可以由外部电压供应电源的多重电压升压器提供，使用电容器产生较低或较高的电压电源来源。多重电压升压器具有不同的设置与回复时间，于例如是当切换此供应电压开启或关闭时在升压器间具有漏电流。一个升压器在改变电荷的电压时会消耗
能量，且电压升压器因为漏电损失电荷代表能量的浪费。在多重供应电压间的漏电流不只是浪费能量，而且需要更高阶的升压器设计来补偿此漏电流。
[0005] 一种防止或减少介于不同供应电压间漏电流的方案为时序控制及电平控制由此电平转换电路所接收的不同供应电压及
信号。如此的时序控制及电平控制将通过此电平转换电路的漏电路径最小化，而仅需要执行时序控制及电平控制的额外电路及其相关的额外电源需求。
发明内容
[0006] 本发明的一目的为提供一种集成电路，该集成电路包括由一第一供应电压提供电源的一电平转换器、由一第一供应电压提供电源的一上拉电路，及一电压调节电路。
[0007] 此电压调节电路接收该第二供应电压，且提供该第一供应电压至该电平转换器。该第一供应电压是根据该参考电压，使得该第二供应电压提供电源给该电平转换器及该上拉电路。
[0008] 在某些
实施例中，此电压调节电路包括一晶体管，该晶体管具有一
阈值电压，该阈值电压的大小决定该第一供应电压。在一实施例中，此电压调节电路的晶体管是一空乏模式晶体管，该空乏模式晶体管具有一阈值电压，该阈值电压的大小决定该第一供应电压。此空乏模式晶体管接收该第二供应电压及提供该第一供应电压至该电平转换器。
[0009] 在某些实施例中，此电压调节电路中的空乏模式晶体管具有与该第二供应电压耦接的一漏极、提供该第一供应电压的一源极及与该参考电压耦接的一栅极。在一实施例中，该第一供应电压由该参考电压与该负阈值电压的一大小的总和来决定。
[0010] 在某些实施例中，此电压调节电路中与空乏模式晶体管的栅极耦接的参考电压是一地电压。在一实施例中，该空乏模式晶体管具有一负阈值电压，该负阈值电压的大小决定该第一供应电压。
[0011] 此电平转换器具有提供一电平转换电压的一输出，该电平转换器的输出具有由提供至该电平转换器的一第一供应电压决定的一第一最大电压。
[0012] 在某些实施例中，此电平转换器中的该电平转换器是负电平转换器，其将由该电平转换器接收的一信号变宽，是通过包括于该电平转换器电压输出中的一个不在该信号中的负电压大小实现的。
[0013] 在某些实施例中，此电平转换器中的该电平转换器包括一第一p型晶体管、一第一n型晶体管、一第二p型晶体管及一第二n型晶体管，其中该第一p型晶体管及该第一n型晶体管在第一串连介于该第一供应电压与该参考电压之间，该第二p型晶体管及该第二n型晶体管在第二串连介于该第一供应电压与该参考电压之间。
[0014] 此上拉电路与该电平转换器的输出耦接。该上拉电路具有提供一上拉电路电压的一输出，该上拉电路的输出具有由提供至该上拉电路的一第二供应电压决定的一第二最大电压，该第二最大电压较该第一最大电压更大。
[0015] 在某些实施例中，此上拉电路中的上拉电路将由该上拉电路接收的一信号变宽，是通过包括于该上拉电路电压输出中的一个不在该信号中的正电压大小实现的。
[0016] 在某些实施例中，此上拉电路包括一空乏模式n型晶体管及一p型晶体管，该空乏模式n型晶体管及该p型晶体管是串连介于该第一供应电压与该上拉电路的该输出之间，该空乏模式n型晶体管具有与该上拉电路的该输出耦接的一栅极，该p型晶体管具有与该电平转换器耦接的一栅极。
[0017] 某些实施例中更包含一电压升压器，该电压升压器同时提供电源至该第一供应电压及该第二供应电压，该电压升压器还提供电源至该电平转换器及该上拉电路。
[0018] 本发明的另一目的为提供一种电压电平转换的方法。在一方法中，自一第一供应电压提供电源至(i)具有一输出的一电平转换器及(ii)与该电平转换器的该输出耦接的一上拉电路。此步骤更包含许多步骤：电源自该第一供应电压提供至该上拉电路；调节该第一供应电压以提供一第二供应电压，该第二最大电压较该第一最大电压更小；自该第二供应电压提供电源至该电平转换器。
[0019] 在某些实施例中，自该电平转换器的一输出提供一电平转换电压，该电平转换器的输出具有由该第二供应电压决定的一第一最大电压；自该上拉电路的一输出提供一上拉电路电压，该上拉电路的输出具有由该第一供应电压决定的一第二最大电压，该第二最大电压较该第一最大电压更大。
[0020] 在某些实施例中，此电压调节电路中的该第一应电压在一晶体管处接收，其具有一阈值电压。该晶体管提供该第二供应电压，其由该晶体管的该阈值电压的大小决定。在一实施例中，此电压调节电路中的晶体管是空乏模式晶体管具有一负阈值电压，且该第二供应电压由该空乏模式晶体管的该负阈值电压的大小决定。
[0021] 在某些实施例中，自该空乏模式晶体管的一漏极接收该第一供应电压，以及自该空乏模式晶体管的一源极提供该第二供应电压至该电平转换器。在一实施例中，该空乏模式晶体管具有一负阈值电压，且该第二供应电压由该负阈值电压的一大小与该空乏模式晶体管的一栅极的该参考电压的总和来决定。在一实施例中，在该空乏模式晶体管的栅极处的该参考电压是一地电压，且该第二供应电压由该空乏模式晶体管的该负阈值电压的大小决定。
[0022] 在某些实施例中，由此电平转换器接收的一信号变宽，是通过包括于该电平转换器电压输出中的一个不在该信号中的负电压大小实现的。
[0023] 在某些实施例中，由该上拉电路接收的一信号变宽，是通过包括于该上拉电路电压输出中的一个不在该信号中的正电压大小实现的。
[0024] 在某些实施例中，通过该电压升压器产生该第一供应电压，使得该电压升压器同时提供电源至该第一供应电压及该第二供应电压。
[0025] 本发明的再一目的为提供一种集成电路，该集成电路具有此处所描述的电平转换器及电压调节电路。此电压调节电路可以是一空乏模式n型晶体管。
[0026] 此处所揭露的电平转换器电路的应用范例是一高电压切换器其可以选取或解除选取一与非
门存储阵列中的存储单元，及一字线驱动器。
附图说明
[0027] 图1显示具有多重阶段的一电平转换电路以自两个供应电压PWR和VPP接收电源。
[0028] 图2显示具有多重阶段的一电平转换电路以自两个供应电压PWR和VPP接收电源，及一介于这两个供应电压间的漏电路径。
[0029] 图3显示具有多重阶段的一电平转换电路以自两个供应电压PWR和VPP接收电源，及一介于这两个供应电压间的漏电路径。
[0030] 图4显示具有多重阶段的一电平转换电路以自相同的供应电压VPP接收电源，及一电压调节电路，其将供应电压VPP改变为另一供应电压PWR。
[0031] 图5显示具有多重阶段的一电平转换电路以自相同的供应电压VPP接收电源，及一电压调节电路，其将供应电压VPP改变为另一供应电压PWR，其中此电压调节电路包括一空乏模式晶体管。
[0032] 图6显示具有多重阶段的一电平转换电路以自相同的供应电压VPP接收电源，及一电压调节电路，其将供应电压VPP改变为另一供应电压PWR，其中此电压调节电路包括一空乏模式晶体管，其栅极与地耦接。
[0033] 图7及图8显示电平转换器方
块的范例，其是图4～图6中所示电平转换电路的一前期阶段。
[0034] 图9显示根据本发明一实施例的集成电路的方块示意图，其包括一非易失可编程
电阻存储单元阵列及其他电路。
[0035] 图10及图11显示电平转换电路的范例应用。
[0036] 【主要元件符号说明】
[0037] 1250：集成电路
[0038] 1200：非易失存储单元阵列
[0039] 1201：列译码器/电平转换器
[0040] 1202：字线
[0041] 1203：行译码器及页面缓冲电路
[0042] 1204：位线
[0043] 1205：总线
[0046] 1209：编程、擦除及读取调整
偏压状态机构
[0047] 1208：偏压调整供应电压
[0048] 1211：数据输入线
[0049] 1215：数据输出线
具体实施方式
[0050] 图1显示具有多重阶段的一电平转换电路以自两个供应电压PWR和VPP接收电源。此供应电压PWR和VPP可以分别由一
低电压升压器及一高电压升压器产生。
[0051] 此电平转换电路的一个前期阶段为一个电平转换器，与该电平转换电路的一个后期阶段的一个上拉电路耦接。
[0052] 此电平转换器自供应电压PWR接收电源。此电平转换器接收一IN信号，且输出一个OUT信号及其互补OUTB信号。因为此电平转换器，在此电平转换器OUT信号及IN信号具有不同的最大电压。此电平转换器OUT信号的最大电压由供应电压PWR决定。
[0053] 此上拉电路包含一空乏模式n型晶体管及一p型晶体管，该空乏模式n型晶体管及p型晶体管串连介于供应电压VPP与此上拉电路的输出OUT之间。因为此上拉电路，在此上拉电路OUT信号及电平转换器OUT信号具有不同的最大电压。此上拉电路OUT信号的最大电压范围由供应电压VPP决定。空乏模式n型晶体管具有与供应电压VPP耦接的一漏极、与上拉电路的OUT信号耦接的一栅极，及与此p型晶体管的源极耦接的一源极。此p型晶体管具有与此空乏模式n型晶体管的源极耦接的一源极、与上拉电路的OUT信号耦接的一漏极，及与此电平转换器的互补OUTB信号耦接的一栅极。
[0054] 此电平转换器与上拉电路通过一n型晶体管耦接在一起。此n型晶体管的源极与电平转换器的OUT信号耦接。此n型晶体管的漏极与上拉电路的OUT信号耦接。此n型晶体管的栅极与供应电压PWR耦接。
[0055] 图2显示具有多重阶段的一电平转换电路以自两个供应电压PWR和VPP接收电源，及一介于这两个供应电压间的漏电路径。此供应电压PWR和VPP可以分别由一低电压升压器及一高电压升压器产生。
[0056] 在所示电路中，供应电压VPP较供应电压PWR更大。自VPP漏电路径的流动，此供应电压提供电源至上拉电路、至PWR，此供应电压提供电源至电平转换器。
[0057] 图3显示具有多重阶段的一电平转换电路以自两个供应电压PWR和VPP接收电源，及一介于这两个供应电压间的漏电路径。此供应电压PWR和VPP可以分别由一低电压升压器及一高电压升压器产生。
[0058] 在所示电路中，供应电压PWR较供应电压VPP更大。自PWR漏电路径的流动，此供应电压提供电源至电平转换器、至PWR，此供应电压提供电源至上拉电路。
[0059] 图4显示具有多重阶段的一电平转换电路以自相同的供应电压VPP接收电源，及一电压调节电路，其将供应电压VPP改变为另一供应电压PWR。此供应电压VPP可以由一单一电压升压器(电荷升压器)产生。
[0060] 此电压调节电路接收供应电压VPP且提供供应电压PWR至电平转换器。因为相同的供应电压VPP提供电源给电平转换器与上拉电路，可以简化其时序控制。因为仅有单一供应电压，可以消除介于不同供应电压间的漏电路径。
[0061] 供应电压PWR的最小操作电压是介于此上拉电路的空乏模式n型晶体管与此上拉电路的p型晶体管之间的负阈值电压绝对值的差值，|Vthn|-|Vthp|。供应电压PWR(及VPP)处的最小电压确保上拉电路的晶体管可以开启。
[0062] 以下会讨论电平转换器与上拉电路的额外细节。
[0063] 在某些实施例中，此电平转换器与上拉电路是于一高电压切换器中。此高电压切换器改变电压电平自输入逻辑信号足以选取与解除选取此存储阵列的区块。此高电压切换器的电平转换器改变电压电平至包括VNP，其为此电平转换器的负参考电压或是地GND。此高电压切换器的上拉电路改变电压电平至包括VPP，其为此上拉电路的正参考电压。因此，此高电压切换器改变信号的电压电平自较窄的范围0到VDD至较窄的范围VNP到VPP。
[0064] 某些实施例中于相同的时间产生一个较大的正电压而不会产生较大的负电压，及/或产生一个较大的负电压而不会产生较大的正电压。如此的特征减少晶体管所需的面积。
[0065] 一般而言，一个上拉电路可以是x译码器或是列译码器电路以接收致能/失能信号及致能/失能信号的互补。为了响应此致能信号，此上拉电路输出一个较致能信号更大的电压(例如VPP)。为了响应此失能信号，此上拉电路输出一个失能信号。
[0066] 在一实施例中，此电平转换器与上拉电路是于一字线驱动器中。
[0067] 图5显示具有多重阶段的一电平转换电路以自相同的供应电压VPP接收电源，及一电压调节电路，其将供应电压VPP改变为另一供应电压PWR，其中此电压调节电路包括一空乏模式晶体管。此供应电压VPP可以由一单一电压升压器(电荷升压器)产生。
[0068] 此空乏模式晶体管具有一负阈值电压Vthn其大小为|Vthn|。此阈值电压Vthn的一个范例是大约为-2V。其他的实施例可以是更高或更低的值。当施加一参考电压Vref至此空乏模式晶体管的栅极时，且此空乏模式晶体管的漏极电压至少为Vref+|Vthn|，则此空乏模式晶体管的源极电压为Vref+|Vthn|。此空乏模式晶体管通过将源极电压维持在Vref+|Vthn|而执行电压调节，虽然漏极电压增加超过Vref+|Vthn|。因此，由此空乏模式晶体管的源极提供的供应电压PWR维持在Vref+|Vthn|，虽然供应电压VPP增加超过Vref+|Vthn|。
[0069] 当施加一个正的参考电压Vref至此空乏模式晶体管的栅极会增加此空乏模式晶体管的源极电压。即，提供给电平转换器的供应电压PWR增加。漏电流可以通过增加供应电压PWR而抑制。
[0070] 图6显示具有多重阶段的一电平转换电路以自相同的供应电压VPP接收电源，及一电压调节电路，其将供应电压VPP改变为另一供应电压PWR，其中此电压调节电路包括一空乏模式晶体管，其栅极与地耦接。此供应电压VPP可以由一单一电压升压器(电荷升压器)产生。
[0071] 其操作与图5类似，除了参考电压Vref是地之外。当施加地参考电压Vref至此空乏模式晶体管的栅极时，且此空乏模式晶体管的漏极电压至少为|Vthn|，则此空乏模式晶体管的源极电压为|Vthn|。此空乏模式晶体管通过将源极电压维持在|Vthn|而执行电压调节，虽然漏极电压增加超过|Vthn|。因此，由此空乏模式晶体管的源极提供的供应电压PWR维持在|Vthn|，虽然供应电压VPP增加超过|Vthn|。
[0072] 图7及图8显示电平转换器方块的范例，其是图4～图6中所示电平转换电路的一前期阶段。
[0073] 在图7及图8所示的电平转换器为一交互耦接反向器，在其中具有两对n型和p型晶体管串连介于一个高供应电压PWR与一个低参考电压VPN或地之间。假如IN信号和PWR的高值不相同，则电平转换器的输出具有一个由此电平转换器改变的较高最大电压，以包括PWR。此电平转换器的输出具有一个由此电平转换器改变的较低最小电压，以根据此较低参考电压而包括VPN或地。
[0074] 在图7中，每一个p型晶体管的栅极与另一个p型晶体管的漏极交互耦接。并不像反向器，n型晶体管的栅极各自与IN信号及IN互补信号耦接。输出是此
串联的n型和p型晶体管对之一的内部
节点。在所示实施例中，此输出是此串联的n型和p型晶体管对之一的内部节点，包括具有栅极接收IN互补信号的n型晶体管。此输出可以进一步被由反向器处理以提供OUTB，其为OUT信号的互补信号。
[0075] 在图8中，每一个n型晶体管的栅极与另一个n型晶体管的漏极交互耦接。并不像反向器，p型晶体管的栅极各自与IN信号及IN互补信号耦接。输出是此串联的n型和p型晶体管对之一的内部节点。在所示实施例中，此输出是此串联的n型和p型晶体管对之一的内部节点，包括具有栅极接收IN互补信号的p型晶体管。此输出可以进一步被由反向器处理以提供OUTB，其为OUT信号的互补信号。
[0076] 图9显示根据本发明一实施例的集成电路的方块示意图，其包括一非易失可编程电阻存储单元阵列及其他电路。
[0077] 其中集成电路1250包括使用与非门存储单元的存储阵列1200。地址是由总线1205提供给行译码器1203及列译码器1201，其包含此改良的电平转换电路。此改良的电平转换电路包含电平转换器、一上拉电路及电压调节电路。此电压调节电路接收一第一电压且提供一第二电压，使得单一供应电压提供电源给此电平转换器及上拉电路。方块1206中的感测放大器/数据输入结构经由数据总线1207与行译码器1203耦接。数据自集成电路
1250上的输入/输出端或是其他集成电路1250内部或外部的数据源经由数据输入线1211提供给方块1206中的感测放大器/数据输入结构。数据经由数据输出线1215自方块1206提供给集成电路1250上的输入/输出端或是其他集成电路1250内部或外部的数据目的。
此集成电路1250可以具有其他不是非易失储存以目供能的电路。
[0078] 在本实施例中所使用的
控制器是使用了偏压调整状态机构1209，提供由偏压调整供应电压1208的应用，以进行包括读取、编程、擦除、擦除验证及编程验证电压的施加。该控制器可利用特殊目的
逻辑电路而应用，如熟习该项技艺者所熟知。在替代实施例中，该控制器包括了通用目的处理器，其可使于同一集成电路，以执行一
计算机程序而控制装置的操作。在又一实施例中，该控制器是由特殊目的逻辑电路与通用目的处理器组合而成。
[0079] 图10及图11显示电平转换电路的范例应用。
[0080] 一存储集成电路包含许多存储单元区块。整体字线GWL[31:0]，整体串行选择线GSSL及整体接地选择线GGSL是提供电源给此阵列中每一个区块的字线WL[31:0]，串行选择线SSL及接地选择线GSL的整体信号。
[0081] 假如一特定存储单元区块被选取，则此电平转换电路输出VPP，且因此开启与此与非门串行串联耦接的晶体管。在此情况下，所选取区块的字线WL0会与整体字线GWL0连接、所选取区块的字线WL1会与整体字线GWL1连接，以此类推至所选取区块的字线WL31会与整体字线GWL31连接。除了字线WL之外，串行选择线SSL及接地选择线GSL也是与类似的方式工作。
[0082] 假如一特定存储单元区块被解除选取，则此电平转换电路输出GND，以将未选取区块中的字线WL、串行选择线SSL及接地选择线GSL解除连接。此存储区块分享相同的电平转换电路及相同的供应电压或是电压升压器。
[0083] 在图10中，电平转换电路是一区块的电源切换
开关。在图11中，电平转换电路是一切换开关。
[0084] 本发明的较佳实施例与范例详细揭露如上，但应了解为上述范例仅作为范例，非用以限制
专利的范围。就熟知技艺之人而言，自可轻易依据随附
权利要求范围对相关技术进行
修改与组合。
