【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子写真式の複写機，
プリンタ等の画像形成装置における現像バイアス等で用いる３値出力電源装置に関するものである。

【０００２】

【従来の技術】従来、この種画像形成装置の現像バイアスとして正弦波や矩形波のＡＣ高圧が用いられてきた。
近年、現像性能の向上に効果があるということで、４：
６や３：７の偏デューティの矩形波が用いられることもある。

【０００３】正弦波や１：１のデューティの矩形波は、
正弦波や方形波を昇圧トランスで昇圧して得ることが一般的である。 重畳用の直流高圧は、ＤＣ−ＤＣコンバータ等で発生し、前記昇圧トランスの２次巻線の他端に供給されている。

【０００４】偏デューティの矩形波については、高周波のＤＣ−ＤＣコンバータの１次側と２次側を低周波で変調する方式が提案され、実施されている。

【０００５】

【発明が解決しようとする課題】ところで、現像性能の向上、特にトナーの飛散りを防いで高解像度化するには、３値交流バイアスすなわち、正，負及び中間レベルの３値をもつＡＣ高圧が必要である。 更に、画質向上には出力波形の正負の立上がり，立下がりを早くすることが効果的である。

【０００６】しかし、３値バイアスの正，負個々の基本周波数は、通常の現像バイアスが数百Ｈｚから２ＫＨｚ
と比較的低周波であるのに対し、８ＫＨｚと高周波であるので、従来の現像バイアスに比して、立上がり，立下がりスピードの大幅な改善が必要である。

【０００７】本発明は、このような事情に鑑みてなされたもので、高速の立上がり，立下がり速度の３値出力電源装置および高解像度の画像形成装置を提供することを目的とするものである。

【０００８】

【課題を解決するための手段】本発明は、前記目的を達成するため、３値出力電源装置，画像形成装置を次の（１）〜（１３）のとおりに構成する。

【０００９】（１）正出力の高周波駆動コンバータと、
負出力の高周波駆動コンバータと、前記高周波より十分低い周波数の所要のタイミングで、出力端に前記正出力，負出力を供給させ、または供給させないようにする高速動作のスイッチ手段とを備えた３値出力電源装置。

【００１０】（２）正出力の高周波駆動コンバータと、
負出力の高周波駆動コンバータと、前記高周波より十分低い所要のタイミングで出力端に、前記正出力，負出力を供給させ、または供給させないようにする高速動作のスイッチ手段とを備えた３値出力電源装置であって、前記出力端に現れる正出力の振幅，負出力の振幅を個別に検出する振幅検出手段と、この振幅検出手段で検出した正出力の振幅を第１の基準値と比較する第１の比較手段と、前記振幅検出手段で検出した負出力の振幅を第２の基準値と比較する第２の比較手段と、前記第１の比較手段の出力により制御され前記正出力の高周波駆動コンバータを駆動する第１の高周波駆動手段と、前記第２の比較手段の出力により制御され前記負出力の高周波駆動コンバータを駆動する第２の高周波駆動手段とを備えた３
値出力電源装置。

【００１１】（３）正出力の高周波駆動コンパレータと、負出力の高周波駆動コンバータと、この２つのコンバータの出力が供給される出力端と、この２つのコンバータの各コンバータトランスの１次側に前記高周波より十分低い所要のタイミングで高周波を供給するか、またはこの１次側を短絡するかして前記出力端に正出力，負出力を供給させるかまたは供給させないようにする高速動作のスイッチ手段とを備えた３値出力電源装置。

【００１２】（４）正出力の高圧電源と、負出力の高圧電源と、前記正出力の高圧電源と負出力の高圧電源の間に直列接続された第１のスイッチング素子と第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子を選択的にオン，オフするタイミング制御手段と、前記第１のスイッチング素子と前記第２のスイッチング素子の共通接続点に接続した出力端とを備えた３値出力電源装置。

【００１３】（５）タイミング制御手段は、更に、出力端の電位が正或は負のピークから中間レベルに切り換わるタイミング時に、所要時間幅だけ第１のスイッチング素子或は第２のスイッチング素子を選択的にオンするものである前記（１）記載の３値出力電源装置。

【００１４】（６）正出力の高圧電源と、負出力の高圧電源と、前記正出力の高圧電源と前記負出力の高圧電源の間に直列接続された第１のスイッチング素子と第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子の共通接続点に接続した出力端と、この出力端の出力を検出する出力検出手段と、この出力検出手段の出力と基準信号とを比較する比較手段と、この比較手段の出力に応じて前記第１のスイッチング素子と前記第２のスイッチング素子を選択的にオン，
オフする制御手段とを備えた３値出力電源装置。

【００１５】（７）正出力の高圧電源と、負出力の高圧電源と、前記正出力の高圧電源と前記負出力の高圧電源の間に直列接続された第１のスイッチング素子と第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子の共通接続点に接続した出力端と、この出力端の出力を検出する出力検出手段と、この出力検出手段の出力と基準信号とを互に逆極性で比較する２個の比較手段と、この２個の比較手段の夫々の出力に応じてＰＷＭ信号を生成し前記第１のスイッチング素子，前記第２のスイッチング素子に供給する２個の制御手段とを備えた３値出力電源装置。

【００１６】（８）第１のスイッチング素子と第２のスイッチング素子に、この各スイッチング素子を定電流駆動する定電流駆動回路と、この各スイッチング素子のオン電圧が所定レベルより低くならないようにする飽和阻止回路とが付加されている前記（４）ないし（７）のいずれかに記載の３値出力電源装置。

【００１７】（９）正出力の高圧発生手段と、負出力の高圧発生手段と、前記正出力の高圧発生手段の出力を出力端へオンオフする正側スイッチ手段と、前記負出力の高圧発生手段の出力を前記出力端へオンオフする負側スイッチ手段と、前記正出力の高圧発生手段，負出力の高圧発生手段，正側スイッチ手段，負側スイッチ手段の夫々を出力レベル切換えのタイミングでオンオフするタイミング制御手段とを備えた３値出力電源装置。

【００１８】（１０）タイミング制御手段は、出力端の出力を正から負に切り換える際に、正側スイッチ手段をオフするタイミングを負側スイッチ手段をオンするタイミングより所要時間だけ早くするものである前記（９）
記載の３値出力電源装置。

【００１９】（１１）タイミング制御手段は、出力端の出力を正から負に切り換える際に、負出力の高圧発生手段をオンするタイミングを正出力の高圧発生手段をオフするタイミングより所要時間だけ早くするものである前記（９）記載の３値出力電源装置。

【００２０】（１２）タイミング制御手段は、出力端の出力を負から正に切り換える際にも、負側スイッチ手段をオフするタイミングまたは正出力の高圧発生手段をオンするタイミングを所要時間だけ早くするものである前記（１０）または（１１）記載の３値出力電源装置。

【００２１】（１３）所要の直流電源装置の出力に、前記（１）ないし（１２）のいずれかに記載の３値出力電源装置の出力を重畳して現像バイアスとした画像形成装置。

【００２２】

【作用】前記（１）〜（１２）の構成により、所要のタイミングで、高速で立上がり，立下がる３値出力が供給される。 前記（１３）の構成では、直流電圧に、高速で立上がり，立下がる３値出力が重畳された現像バアイスが得られる。

【００２３】前記（８）の構成により、スイッチング素子は、定電流駆動，不飽和駆動される。

【００２４】

【実施例】以下本発明を実施例により詳しく説明する。

【００２５】（実施例１）図１は実施例１である“複写機の現像バイアス電源”のブロック図である。 図２は図１の各部の出力波形図であり、図３は図１に対応する詳細回路図である。

【００２６】図１において、１は高周波（５０〜２００
ＫＨｚ程度、本実施例では１００ＫＨｚを用いる）の発信回路で、その出力はコンバータトランスＴ１，Ｔ２の１次側に給電される。 コンバータトランスＴ１，Ｔ２の２次巻線出力は、各々ダイオードＤ１，Ｄ２で整流され、その出力端は出力端子Ｐ１で並列に接続される。

【００２７】Ｓ１〜Ｓ４では、電子スイッチで、Ｓ１はアンド回路５−１の出力で、Ｓ２はノア回路６−１の出力で、Ｓ３はアンド回路５−２の出力で、Ｓ４はノア回路６−２の出力によって制御される。

【００２８】２は低周波（２〜１０ＫＨｚ程度、本実施例では８ＫＨｚを用いる）の発振回路、３は１／２の分周回路、４−１，４−２はインバータ回路、５−１，５
−２はアンド回路、６−１．６−２はノア回路である。

【００２９】図示接続でアンド回路５−１，５−２の出力には、それぞれ図２の（Ｃ），（Ｄ）に示す１／４のデューティをもつ正パルスが、１／４周期の位相ズレで得られ、ノア回路６−１，６−２の出力には図２の（Ｅ），（Ｆ）に示す出力が得られる。

【００３０】結局、１／２分周回路３の出力を図２の（Ｂ）に示すように、１／４周期毎に第１から第４迄のタイミング〜に分けて、電子スイッチＳ１〜Ｓ４は次のとおり動作する。

【００３１】第１のタイミングでＳ１，Ｓ２がオン、
Ｓ３，Ｓ４がオフ、第２のタイミングでＳ１，Ｓ２がオフ、Ｓ３，Ｓ４がオン、第３，第４のタイミング，
でＳ１，Ｓ３がオフ、Ｓ２，Ｓ４がオンとなる。 なお、ノア回路６−１，６−２の系は回路構成上負論理となっている。

【００３２】出力端子Ｐ１は、現像器の現像スリーブに接続されているので、次のように動作する。

【００３３】電子スイッチＳ１，Ｓ２がオンすると、正出力コンバータが作動して、出力端子Ｐ１に接続された負荷容量（現像スリーブ、感光ドラム間の空間容量）を正方向に充電する。 電子スイッチＳ３，Ｓ４がオンすると、負出力コンバータが作動して、負荷容量を負方向に充電する。 電子スイッチＳ１，Ｓ３がオフ、Ｓ２，Ｓ４
がオンすると、正出力，負出力のコンバータ出力は共にゼロとなって出力端子Ｐ１は直流高圧電源１１の出力に接続される。 このようにして図２（Ｇ）に示したような３値バイアスが得られる。

【００３４】図３において、ＴＲ１，ＴＲ４は、それぞれコンバータトランスＴ１，Ｔ２の１次側駆動用のＦＥ
Ｔで、図１の電子スイッチＳ１，Ｓ３に相当し、ＴＲ
１，ＴＲ４のゲートに接続されたトランジスタＴＲ２，
ＴＲ５は、１次側駆動用ＦＥＴのゲートをグランドへ短絡して、コンバータトランスＴ１，Ｔ２の駆動入力を遮断する。

【００３５】ＴＲ３，ＴＲ６は、高耐圧のトランジスタでそれぞれ電子スイッチＳ２，Ｓ４に相当する。 Ｄ３，
Ｄ４は、それぞれトランジスタＴＲ３，ＴＲ６の逆電圧保護用のダイオードである。 トランジスタＴＲ３，ＴＲ
６のベースはそれぞれパルストランスＴ３，Ｔ４によってグランドから絶縁された状態で駆動される。 パルストランスＴ３，Ｔ４の１次側には、高周波発振回路１（１
００ＫＨｚ）の出力が結合用の抵抗，コンデンサを介して加えられる。 トランジスタＴＲ３のコレクタ、トランジスタＴＲ６のエミッタは、直流高圧電源の１１の出力端に直接接続される。

【００３６】パルストランスＴ３，Ｔ４の１次側に発振出力が印加されると、２次側に高周波電圧が誘起されてトランジスタＴＲ３，ＴＲ６にベース電流を供給し、それぞれのトランジスタＴＲ３，ＴＲ６のコレクタ−エミッタ間をオンする。

【００３７】第１のタイミングでアンド回路５−１の出力は高レベル、ノア回路６−１の出力は低レベルでトランジスタＴＲ２，ＴＲ８は共にオフとなり、ＦＥＴ・
ＴＲ１がオンとなってコンバータトランスＴ１は、発振回路１の出力で１００ＫＨｚの高周波で駆動され、トランジスタＴＲ３は導通状態になり、出力端子Ｐ１に接続された負荷容量を正方向に充電する。

【００３８】第２のタイミングでアンド回路５−１の出力は低レベル、ノア回路６−１の出力は高レベルとなって、トランジスタＴＲ２，ＴＲ８が導通状態になりトランスＴ１，Ｔ３の１次側への高周波駆動パルスを遮断する。 これによりトランジスタＴＲ３が遮断状態になるので、出力端子Ｐ１がコンバータトランスＴ２の駆動によって負電位になっても、ダイオードＤ１が導通することはない。 第２のタイミングでは、アンド回路５−２の出力が高レベル、ノア回路６−２の出力が低レベルとなって、コンバータトランスＴ２が駆動状態、トランジスタＴＲ６が導通状態になり、負荷容量は負方向に充電されていく。

【００３９】第３，第４のタイミング，では、コンバータトランスＴ１，Ｔ２の１次側は遮断状態、パルストランスＴ３，Ｔ４の１次側はトランジスタＴＲ８，Ｔ
Ｒ９がオフで駆動状態になる。 これにより、トランジスタＴＲ３，ＴＲ６が共に導通状態になるので、出力端子Ｐ１の電位は急速に直流高圧電源１１の出力電圧に収束する。

【００４０】以上説明したように、本実施例では、高周波駆動コンバータの回路を高速動作のスイッチで切り換えているので、図２（Ｇ）に示すような、高速の立上がり，立下がりの３値出力電圧が得られる。 また、この“複写機の現像バイアス電源”により、高濃度でかぶりの少ない、高解像度のハードコピーが得られる。

【００４１】（実施例２）図４は実施例２の回路図である。 本実施例は、高耐圧トランジスタＴＲ３，ＴＲ６のスイッチングスピードを改善するためにパルストランスＴ３，Ｔ４の２次側のダイオードを除いたものである。
２次巻線を直接ＴＲ３，ＴＲ６ベース，エミッタに接続することによってベースに蓄積電荷引き抜き用の逆バイアスを印加できるのでトランジスタＴＲ３，ＴＲ６の遮断特性が著しく改善される。

【００４２】（実施例３）図５は実施例３の回路図である。 本実施例は、コンバータトランスＴ１，Ｔ２の２次側の電子スイッチＳ２，Ｓ４に、高耐圧トランジスタの代わりに高耐圧のＦＥＴ・ＴＲ３ａ，ＴＲ６ａを用いた例である。

【００４３】（実施例４）図６は実施例４である“複写機の現像バイアス電源”のブロック図である。 図７は図６の各部の出力波形図であり、図８は図６に対応する詳細回路図である。

【００４４】図６において、１２，１３は誤差増幅器で、振幅検出回路１６で検出された正，負それぞれの振幅レベルを、それぞれ端子Ｐ２，Ｐ３に加えられる基準値と比較して、ＰＷＭ回路１４，１５を制御する。 コンバータトランスＴ１，Ｔ２の１次側は、図８に示すように、ＰＷＭ回路１４，１５によって駆動されるスイッチング用ＦＥＴ・ＴＲ１，ＴＲ４で通電量を制御される。
コンバータトランスＴ１，Ｔ２の２次巻線出力は、各々ダイオードＤ１，Ｄ２で整流され、その出力端は出力端子Ｐ１で並列に接続される。

【００４５】Ｓ１〜Ｓ４は、電子スイッチで、Ｓ１はアンド回路５−１の出力により、Ｓ２はノア回路６−１の出力により、Ｓ３はアンド回路５−２の出力により、またＳ４はノア回路６−２の出力によって制御される。

【００４６】２は低周波（２〜１０ＫＨｚ程度、本実施例では８ＫＨｚを用いる）の発振回路、３は１／２の分周回路、４−１，４−２はインバータ回路、５−１，５
−２はアンド回路、６−１．６−２はノア回路である。

【００４７】図示接続でアンド回路５−１，５−２の出力には、それぞれ図７の（Ｃ），（Ｄ）に示す１／４のデューティをもつ正パルスが、１／４周期の位相ズレで得られ、ノア回路６−１，６−２の出力には図７の（Ｅ），（Ｆ）に示すパルスが得られる。

【００４８】結局、１／２分周回路３の出力を図７の（Ｂ）に示すように、１／４周期毎に第１から第４迄のタイミング〜に分けて、電子スイッチＳ１〜Ｓ４は次のとおり動作する。

【００４９】第１のタイミングでＳ１，Ｓ２がオン、
Ｓ３，Ｓ４がオフ、第２のタイミングでＳ１，Ｓ２がオフ、Ｓ３，Ｓ４がオン、第３，第４のタイミング，
でＳ１，Ｓ３がオフ、Ｓ２，Ｓ４がオンとなる。 なお、ノア回路６−１，６−２の系は回路構成上負論理となっている。

【００５０】出力端子Ｐ１は、現像器の現像スリーブに接続されているので、次のように動作する。

【００５１】電子スイッチＳ１，Ｓ２がオンすると、正出力コンバータが作動して、出力端子Ｐ１に接続された負荷容量（現像スリーブ、感光ドラム間の空間容量）を正方向に充電する。 電子スイッチＳ３，Ｓ４がオンすると、負出力コンバータが作動して、負荷容量を負方向に充電する。 電子スイッチＳ１，Ｓ３がオフ、Ｓ２，Ｓ４
がオンすると、正出力，負出力のコンバータ出力は共にゼロとなって出力端子Ｐ１は直流高圧電源１１の出力に接続される。 このようにして図７の（Ｇ）に示したような３値バイアスが得られる。

【００５２】図８において、ＴＲ１，ＴＲ４は、それぞれコンバータトランスＴ１，Ｔ２の１次側駆動用のＦＥ
Ｔで、図６の電子スイッチＳ１，Ｓ３に相当し、ＴＲ
１，ＴＲ４のゲートに接続されたトランジスタＴＲ２，
ＴＲ５は、１次側駆動用ＦＥＴのゲートをグランドへ短絡して、コンバータトランスＴ１，Ｔ２の駆動入力を遮断する。

【００５３】ＴＲ３，ＴＲ６は、高耐圧のトランジスタでそれぞれ電子スイッチＳ２，Ｓ４に相当する。 Ｄ３，
Ｄ４は、それぞれトランジスタＴＲ３，ＴＲ６の逆電圧保護用のダイオードである。 トランジスタＴＲ３，ＴＲ
６のベースはそれぞれパルストランスＴ３，Ｔ４によってグランドから絶縁された状態で駆動される。 パルストランスＴ３，Ｔ４の１次側には、高周波発振回路１（１
００ＫＨｚ）の出力が結合用の抵抗，コンデンサを介して加えられる。 トランジスタＴＲ３のコレクタ、トランジスタＴＲ６のエミッタは、直流高圧電源１１の出力端に直接接続される。

【００５４】パルストランスＴ３，Ｔ４の１次側に発振出力が印加されると、２次側に高周波電圧が誘起されてトランジスタＴＲ３，ＴＲ６にベース電流を供給し、それぞれのトランジスタＴＲ３，ＴＲ６のコレクタ−エミッタ間をオンする。

【００５５】第１のタイミングでアンド回路５−１の出力は高レベル、ノア回路６−１の出力は低レベルでトランジスタＴＲ２，ＴＲ８は共にオフとなり、ＦＥＴ・
ＴＲ１がオンとなってコンバータトランスＴ１は、発振回路１の出力で１００ＫＨｚの高周波で駆動され、トランジスタＴＲ３は導通状態になり、出力端子Ｐ１に接続された負荷容量を正方向に充電する。

【００５６】第２のタイミングでアンド回路５−１の出力は低レベル、ノア回路６−１の出力は高レベルとなって、トランジスタＴＲ２，ＴＲ８が導通状態になりトランスＴ１，Ｔ３の１次側への高周波駆動パルスを遮断する。 これによりトランジスタＴＲ３が遮断状態になるので、出力端子Ｐ１がコンバータトランスＴ２の駆動によって負電位になっても、ダイオードＤ１が導通することはない。 第２のタイミングでは、アンド回路５−２の出力が高レベル、ノア回路６−２の出力が低レベルとなって、コンバータトランスＴ２が駆動状態、トランジスタＴＲ６が導通状態になり、負荷容量は負方向に充電されていく。

【００５７】第３，第４のタイミング，では、コンバータトランスＴ１，Ｔ２の１次側は遮断状態、パルストランスＴ３，Ｔ４の１次側はトランジスタＴＲ８，Ｔ
Ｒ９がオフで駆動状態になる。 これにより、トランジスタＴＲ３，ＴＲ６が共に導通状態になるので、出力端子Ｐ１の電位は急速に直流高圧電源１１の出力電圧に収束する。

【００５８】出力の正，負の振幅は振幅検出回路１６でそれぞれ分離されて検出される。 図９に振幅検出回路１
６の具体回路を示す。 図９に示すように、出力端子Ｐ１
の出力は、ダイオードＤ２１，Ｄ２２で正，負に分離される。 分離された各々の振幅成分はコンデンサＣ２１，
Ｃ２２で交流結合され、ダイオードＤ２３，Ｄ２４以降の回路で整流平滑される。 振幅検出回路１６で分離検出された信号は、誤差増幅器１２，１３でそれぞれの基準電圧と比較されて、ＰＷＭ回路１４，１５の出力パルス幅を決定する。

【００５９】このようにして、本実施例によれば、出力端子Ｐ１に、所要の値の高速立上がり，立ち下がりの３
値出力を得ることができる。 また、この“複写機の現像バイアス電源”により、高濃度でかぶりの少ない、高解像度のハードコピーが得られる。

【００６０】（実施例５）図１０は実施例５の詳細回路図である。 本実施例は、実施例４における誤差増幅器１
２，１３の基準電圧をプログラム制御するものである。
すなわちマイクロコントローラ２１でプログラミングによって基準電圧を発生し、Ｄ／Ａコンバータ２２でアナログ変換して誤差増幅器１２，１３に加えるようにしたものである。 これによりプログラミングによって出力の振幅を任意に変えることが可能になるばかりでなく、出力の立上げや立下げをソフトに制御することが可能となる。

【００６１】（実施例６）図１１は実施例６の詳細回路図である。 本実施例は、制御回路を簡素化したもので、
まずコンバータトランスＴ１，Ｔ２の２次側の電子スイッチの制御電圧を、パルストランスによらず、コンバータトランスＴ１，Ｔ２の２次巻線から得るようにしている。 すなわち、２次巻線としてＴＲ３，ＴＲ６のベース駆動用巻線Ｎを設け、このベース駆動巻線Ｎの出力を整流してベース，エミッタ間に加えることによって、コンバータ動作中はトランジスタＴＲ３，ＴＲ６は導通するようになる。 また、出力振幅を帰還制御することなく安定化するために、コンバータトランス１次側を相補型のスイッチでグランド側，電源側双方に切換えるようにしている。

【００６２】詳しくは次のとおり動作する。

【００６３】第１のタイミングでは、ナンド回路５−３
の出力は“Ｌ”でトランジスタＴＲ１０がオフし、発振回路１からの高周波はコンバータトランスＴ１側に供給されるが、ナンド回路５−４の出力は“Ｈ”でトランジスタＴＲ１７がオンし、発振回路１からの高周波は遮断されてコンバータトランスＴ２側に供給されない。

【００６４】コンバータトランスＴ１側では、トランジスタＴＲ１１が発振回路１の出力でオン，オフし、これによりトランジスタＴＲ１２，ＴＲ１５とトランジスタＴＲ１３，ＴＲ１４が交互にオンし、コンバータトランスＴ１が高周波駆動される。 一方、コンバータトランスＴ２側では、トランジスタＴＲ１７がオンで、トランジスタＴＲ１８，ＴＲ２１がオンし、コンバータトランスＴ２の１次側は接地すなわち短絡される。 このようにして出力端子Ｐ１には、直流高圧電源１１の直流電圧に、
コンバータトランスＴ１側の正出力電圧を重畳した電圧が供給される。

【００６５】第２のタイミングでは、ナンド回路５−３
の出力は“Ｈ”で、ナンド回路５−４の出力は“Ｌ”となるので、第１のタイミングの場合とは逆にコンバータトランスＴ２側が高周波駆動され、出力端子Ｐ１には、
直流高圧電源１１の直流電圧にコンバータトランスＴ２
側の負出力電圧を重畳した電圧が供給される。

【００６６】第３，第４のタイミングでは、ナンド回路５−３，５−４の出力は共に“Ｈ”で、コンバータトランスＴ１，Ｔ２は駆動されず、出力端子Ｐ１の電圧は、
同端子に接続された抵抗Ｒ１により接地電位となる。

【００６７】このようにして、所要の値の高速立上がり，立下がりの３値出力を得ることができる。

【００６８】（実施例７）図１２は実施例７の回路図である。 図において、Ｑ１０１，Ｑ１０２は、高耐圧のトランジスタで互に直列に接続され、正負の直流高圧電源＋Ｖ１，−Ｖ２間に挿入される。 このトランジスタＱ１
０１，Ｑ１０２の共通接続点に発生する電圧を出力端子Ｐ１を介して、現像器のスリーブに現像ＡＣバイアスとして給電する。 出力端子とグランド間には、現像スリーブ，感光ドラム間の容量を放電するための放電抵抗Ｒ１
が接続される。 トランジスタＱ１０１，Ｑ１０２のベース電流は、それぞれフォトカプラＱ１０３，Ｑ１０４を介して、タイミングコントローラ１０１によって制御される。 Ｅ１，Ｅ２は、ベース電流供給用のフローティング電源である。

【００６９】高圧電源Ｖ１，Ｖ２、フローティング電源Ｅ１，Ｅ２の詳細回路を図１３に示す。 図１３において、Ｔ１２１はコンバータトランスで、２次側には高圧巻線Ｌ２、低圧巻線Ｌ３，Ｌ４が巻かれる。 高圧巻線Ｌ
２出力は高圧ダイオードＤ１２１，Ｄ１２２で整流され、それぞれ＋Ｖ１（＋１ＫＶ），−Ｖ２（−１ＫＶ）
を出力する。 低圧巻線Ｌ２，Ｌ３は、それぞれダイオードＤ１２３，Ｄ１２４で整流され、Ｅ１，Ｅ２出力として３Ｖ〜１０Ｖ程度の出力が得られる。

【００７０】コンバータトランスＴ１２１の１次側は、
相補型スイッチＱ１２１，Ｑ１２２を駆動回路１２１でスイッチングすることによって駆動される。

【００７１】図１４にタイミングコントローラ１の詳細回路を、図１５にそのタイミングチャートを示す。 ３１
は発振回路で繰返し周波数８ＫＨｚのクロックパルスを発生する。 Ｑ３１〜Ｑ３３は、マスタースレーブ型のフリップフロップで３段のリングコンバータを形成する。
それぞれのＱ出力は、図１５（イ）に示すタイミングｔ
０，ｔ１，ｔ２でロウレベルからハイレベルへ反転する。 ナンド回路Ｑ３４で、フリップフロップＱ３３のＱ
出力の積分出力とクロック信号の反転出力とのナンドを取ると（ト）に示すリセットパルスが得られる。 フリップフロップＱ３３のＱ出力で正側のスイッチＱ１０３
を、フリップフロップＱ３１の反転Ｑ出力で負側のスイッチＱ１０４を駆動することによって、（ニ）に示す３
値バイアス出力が出力端子Ｐ１に得られる。 グランドレベルへの収束は、出力端子Ｐ１とグランド間に挿入された放電抵抗Ｒ１によってなされる。 このようにして、所要の値の高速立上がり，立下がりの３値出力を得ることができる。

【００７２】（実施例８）図１６は、実施例８におけるタイミングコントローラの回路図、図１７はそのタイムチャートである。 なお主回路の構成は実施例７と同様で、図１２に示すとおりである。 実施例７において、出力の中間レベル（グランドレベル）への収束を速くするためには、放電抵抗Ｒ１の抵抗値を下げざるを得ず、著しい電力損失を招き、放電抵抗自身の昇温やスイッチ素子，スイッチ回路の大型化を招いてしまう。

【００７３】本実施例では抵抗Ｒ１の電力消費を大きくすることなく中間レベルへの収束を早めるもので、−Ｖ
２からグランドへの切換えタイミングに、所定幅のパルスを正側のスイッチＱ１０３に加えて中間レベルに達する直前まで正側のスイッチＱ１０３を駆動するものである。

【００７４】すなわち、フリップフロップＱ３１の反転Ｑ出力をコンデンサＣ５１，抵抗Ｒ５１で積分して、図１７の（ヘ）の積分出力を得、この積分出力とフリップフロップＱ３１のＱ出力のアンド出力をアンド回路５１
で生成し、このアンド出力をフリップフロップＱ３３のＱ出力にオア回路Ｑ５２により加えた信号によりＰ側のスイッチＱ１０３を駆動し中間レベルへの収束を早める。 ＋Ｖ１から中間レベルへの収束も同様にして早めることができる。

【００７５】（実施例９）図１８は、実施例９の回路図である。 図において、７１は高速の誤差増幅器、７２は基準信号発生器である。 出力電圧を抵抗Ｒ７１，Ｒ７２
で所定比に分圧して、高速誤差増幅器７１で基準信号発生器７２の出力と比較する。 出力電圧が基準信号より高い場合は、誤差増幅器７１の出力は正になってフォトカプラＱ１０４をオンにして負側のスイッチＱ１０２を駆動させる。 逆に出力電圧が基準信号より低い場合は、誤差増幅器７１の出力は負になってフォトカプラＱ１０３
をオンにして正側のスイッチＱ１０１を駆動させる。 このようにして、基準信号発生器７２の基準信号に対応した立上がり，立下がりのスピードの早い多値出力を出力端子Ｐ１に得ることができる。

【００７６】（実施例１０）図１９は、実施例１０の回路図である。 図において、８１，８２は高速の誤差増幅器、８３，８４はＰＷＭ回路である。

【００７７】出力電圧は抵抗Ｒ７１，Ｒ７２で分圧されて、基準信号発生器７２の出力と誤差増幅器８１，８２
で比較される。 誤差増幅器８１，８２の出力は、それぞれＰＷＭ回路８３，８４に入力され、フォトカプラＱ１
０３，Ｑ１０４をパルス幅制御する。 従って高耐圧トランジスタＱ１０１，Ｑ１０２もスイッチング制御されるので、電力損失を増すことなく出力の立上がり，立下がりスピードを早めることができる。 このようにして、高速立上がり，立下がりの多値出力を出力端子Ｐ１に得ることができる。

【００７８】（実施例１１）図２０は実施例１１の回路図である。 本実施例は、図示のように、実施例７に用いたフォトカプラＱ１０３，Ｑ１０４の代りに、パルストランスＴ９１，Ｔ９２を用いたものである。 さらにスイッチングスピードを一定にし、かつ、高耐圧トランジスタＱ１０１，Ｑ１０２を過電流破壊モードから救うために高耐圧トランジスタＱ１０１，Ｑ１０２を定電流駆動を行っている。 また、高耐圧トランジスタＱ１０１，Ｑ
１０２が飽和してその少数キャリアの蓄積効果による蓄積時間のために、スイッチングスピードが低下し高耐圧トランジスタＱ１０１，Ｑ１０２の同時オンモードが発生するのを避けるために、それぞれのコレクタ−ベース間に飽和阻止回路を設けている。

【００７９】９１は１００ＫＨｚ前後の発振回路で、抵抗，コンデンサを介してパルストランスＴ９１，Ｔ９２
の１次側に給電する。 それぞれの１次側に接続されたトランジスタＱ９１，Ｑ９２をタイミングコントローラ１
０１で制御することによって、発振回路９１出力のトランスへの給電を阻止し、高耐圧トランジスタＱ１０１，
Ｑ１０２を駆動する。

【００８０】高耐圧トランジスタＱ１０１，Ｑ１０２の定電流駆動回路は、それぞれのコレクタ電流をエミッタに挿入した抵抗Ｒ９１，Ｒ９２で検出し、この検出電圧が、それぞれのベースにコレクタが接続されたトランジスタＱ９３，Ｑ９４のベース−エミッタ間電圧に達すると、高耐圧トランジスタＱ１０１，Ｑ１０２のベース電流をトランジスタＱ９３，Ｑ９４側に流して高耐圧トランジスタＱ１０１，Ｑ１０２のコレクタ電流の最大値を一定に押えるようにしたものである。 高耐圧トランジスタＱ１０１，Ｑ１０２の飽和阻止回路は、それぞれのコレクタ−ベース間に挿入された高耐圧ダイオードＤ９
１，Ｄ９２とツェナーダイオードＺＤ９１，ＺＤ９２によって形成される。 ツェナーダイオードＺＤ９１，ＺＤ
９２のツェナー電圧は、高耐圧ダイオードＤ９１，Ｄ９
２の順方向電圧を十分上回るように選ばれる。 高耐圧トランジスタＱ１０１，Ｑ１０２のコレクタ−エミッタ間電圧が、ツェナー電圧以下になると、パルストランスＴ
９１，Ｔ９２の２次側の整流電流は、高耐圧ダイオードＤ９１，Ｄ９２を介して高耐圧トランジスタＱ１０１，
Ｑ１０２のコレクタ側に流れるようになってベース電流の供給が制限されるため、飽和を避けることができる。
なお本実施例における定電流駆動回路，飽和阻止回路は、前述の実施例７〜実施例１０にも適用できることはいうまでもない。

【００８１】（実施例１２）図２１は、実施例１２の基本回路構成を示す図である。 図において、１０１は、正の高圧ＤＣ発生回路、１０２は正の高圧ＤＣ発生回路１
０１の出力と現像器負荷１０７との接続を選択するスイッチ、１０３は負の高圧ＤＣ発生回路、１０４は負の高圧ＤＣ発生回路１０３の出力と現像器負荷１０７との接続を選択するスイッチ、１０５は高圧ＡＣに正の高圧Ｄ
Ｃを印加する高圧ＤＣ発生回路、１０６は正の高圧ＤＣ
発生回路１０１，正側のスイッチ１０２，負の高圧ＤＣ
発生回路１０３及び負側のスイッチ１０４（以後それぞれをＤＣ＋、ＳＷ＋、ＤＣ−、ＳＷ−と記述する）のオンオフを任意のタイミングで制御する切替制御回路である。

【００８２】図２２は、図２１に示した基本回路を従来の手法で動作させる場合のタイミングチャートである。
図中Ａに示すＡＣ出力波形を得る場合、各ＤＣ及びＳＷ
をＢ〜Ｅに示すタイミングでオン，オフする。 しかしながら、このようなタイミングでそれぞれの回路を動作させた場合、Ｆに示すように、実際の出力では正から負への立下がりに遅れを生じ、正負のデューティが正側に偏ってしまったり、立下がり時の波形が崩れてしまう等、
目的とする本来の波形が得られなくなってしまう。

【００８３】この原因として、ＳＷ＋にストレージが残り、カットオフ時間が長い場合が考えられる。

【００８４】そこで本実施例では、図２３に示すタイミングチャートのように動作させることにより、前述の問題を解決するものである。 すなわち、ＳＷ＋を図２２中Ｃに示すタイミングで動作させていたものを、図２３中Ｉに示すように、本来のオフのタイミングよりも所定時間（ＳＷ＋のストレージ時間）だけ早くオフさせることにより、ストレージ時間によるスイッチングの遅れを吸収し現像器ユニットへ印加する電圧波形を、高画質化に必要な急峻な立上がり立下がりをもった波形にすることを可能にした。

【００８５】本実施例は、出力端の出力を正から直接負に切り換えるものであるが、逆に負から直接正に切り換える場合には、ＳＷ−のオフタイミングを所定時間だけ早くすればよい。

【００８６】（実施例１３）図２４は、実施例１３のタイミングチャートである。 基本回路構成は実施例１２と同様で、図２１に示すとおりである。

【００８７】図２４中Ｐに示すとおり、ＤＣ−のオンするタイミングを、ＤＣ−の立上がり時間分早くすることで、図中Ｒに示すような本来要求される出力波形、即ち高画質化に必要な急峻な立上がり立下がりをもった波形にすることを可能にした。

【００８８】本実施例は、出力端の出力を正から直接負に切り換えるものであるが、逆に負から直接正に切り換える場合には、ＤＣ＋の立上がり時間を早くすればよい。

【００８９】なお、実施例７〜実施例１１では、直流高圧電源が付加されていないが、これらの実施例においても、他の実施例と同様に、直流高圧電源を付加した構成とすることができる。

【００９０】

【発明の効果】以上説明したように、本発明によれば、
所要の出力振幅の高速立上がり，立下がりの３値出力電源を得ることができる。 また、この電源を現像バイアスに用いることにより、高濃度でかぶりの少ない高解像度のハードコピーが得られる。 請求項８の発明では、さらにスイッチング素子が定電流駆動，非飽和駆動されるので、素子（トランジスタ）の劣化，破損を阻止することができる。

【図面の簡単な説明】

【図１】 実施例１のブロック図

【図２】 実施例１の各部の出力波形図

【図３】 実施例１の詳細回路図

【図４】 実施例２の詳細回路図

【図５】 実施例３の詳細回路図

【図６】 実施例４のブロック図

【図７】 実施例４の各部の出力波形図

【図８】 実施例４の詳細回路図

【図９】 振幅検出回路１６の回路図

【図１０】 実施例５の詳細回路図

【図１１】 実施例６の詳細回路図

【図１２】 実施例７の回路図

【図１３】 実施例７における電源部の回路図

【図１４】 実施例７におけるタイミングコントローラの回路図

【図１５】 実施例７におけるタイミングコントローラのタイミングチャート

【図１６】 実施例８におけるタイミングコントローラの回路図

【図１７】 実施例８におけるタイミングコントローラのタイミングチャート

【図１８】 実施例９の回路図

【図１９】 実施例１０の回路図

【図２０】 実施例１１の回路図

【図２１】 実施例１２の基本回路構成を示す図

【図２２】 図１２の構成における従来の手法によるタイミングチャート

【図２３】 実施例１２のタイミングチャート

【図２４】 実施例１３のタイミングチャート

【符号の説明】

１ 高周波の発振回路 ２ 低周波の発振回路 Ｔ１，Ｔ２ コンバータトランス Ｓ１，Ｓ２，Ｓ３，Ｓ４ 電子スイッチ