一种集成电路和低压差线性稳压电路
阅读：352发布：2020-05-11
专利汇可以提供一种集成电路和低压差线性稳压电路专利检索，专利查询，专利分析的服务。并且一种低压差线性稳压 电路 ，包括基准电路、 电压 控制环路、驱动 电流 控制支路和负载电流控制支路。基准电路产生基准电流和基准电压，将基准电压接入到电压控制环路以产生低压差线性的 输出电压 和驱动电流，并且通过控制驱动电流控制支路和负载电流控制支路，实现低压差线性稳压电路在宽驱动电流范围内，维持高电流效率。(ESM)同样的 发明 创造已同日 申请 发明 专利，下面是一种集成电路和低压差线性稳压电路专利的具体信息内容。
1.一种低压差线性稳压电路，其特征在于，包括：
输出端子；
电源端子，所述电源端子用于接入电源；
公共电位端子，所述公共电位端子用于连接公共电位；
基准电路，与所述电源端子以及所述公共电位端子连接，所述基准电路用于产生与电源无关的基准电压；
电压控制环路，与所述基准电路的输出端、所述电源端子以及所述公共电位端子连接，所述电压控制环路设置为基于所述基准电压产生输出电压并提供第一驱动电流在输出端输出，所述电压控制环路的输出端连接所述输出端子；
驱动电流控制支路，通过开关分别与所述输出端子和所述电源端子连接，所述驱动电流控制支路用于在所述输出端子加载第二驱动电流，以使所述输出端子的驱动电流增大；
以及
负载电流控制支路，通过开关串接在所述输出端子和所述公共电位端子之间，所述负载电流控制支路用于在所述输出端子加载负载电流。
2.如权利要求1所述的低压差线性稳压电路，其特征在于，所述驱动电流控制支路具体用于根据负载需求，选择是否在所述电压控制环路的输出端加载所述第二驱动电流。
3.如权利要求1所述的低压差线性稳压电路，其特征在于，所述电压控制环路包括运算放大器、反馈网络及第一功率管，所述运算放大器的反相输入端连接所述基准电路的输出端，所述运算放大器的正相输入端连接所述反馈网络的输出端，所述第一功率管的控制端连接所述运算放大器的输出端，所述第一功率管的第一导通端连接所述电源端子，所述第一功率管的第二导通端连接所述反馈网络的第一端并作为所述电压控制环路的输出端，所述反馈网络的第二端接所述公共电位端子。
4.如权利要求3所述的低压差线性稳压电路，其特征在于，所述驱动电流控制支路包括第一开关、第二开关以及第二功率管，所述第一开关的第一端与所述运算放大器的输出端连接，所述第一开关的第二端、所述第二开关的第一端以及所述第二功率管的控制端相互连接，所述第二开关的第二端和所述第二功率管的第一导通端连接所述电源端子，所述第二功率管的第二导通端连接所述输出端子。
5.如权利要求1所述的低压差线性稳压电路，其特征在于，所述负载电流控制支路包括第三开关和电流负载，所述电流负载的一端通过所述第三开关连接所述输出端子，所述电流负载的另一端接公共电位端子。
6.如权利要求3所述的低压差线性稳压电路，其特征在于，所述反馈网络包括第一分压模块和第二分压模块，所述第一分压模块的第一端作为所述反馈网络的第一端，所述第一分压模块的第二端与第二分压模块的第一端共接并作为所述反馈网络的输出端，所述第二分压模块的第二端作为所述反馈网络的第二端。
7.如权利要求4所述的低压差线性稳压电路，其特征在于，所述第一功率管和所述第二功率管为PMOS管，所述PMOS管的栅极、源极、漏极分别作为所述控制端、第一导通端、第二导通端。
8.如权利要求1至7任一项所述的低压差线性稳压电路，其特征在于，所述基准电路包括：
镜像电路，所述镜像电路的电源端连接所述电源端子，所述镜像电路的输入端连接偏置电流；
偏置电路，连接在所述镜像电路的输入端和所述公共电位端子之间，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流；以及
第一负载，所述第一负载连接在所述镜像电路的输出端和公共电位端子之间，所述镜像电路镜像所述偏置电流并作用在所述第一负载，以在输出端产生基准电压。
9.如权利要求8所述的低压差线性稳压电路，其特征在于，所述偏置电路包括第一晶体管和第二负载，所述第一晶体管为阈值电压接近零电压或负电压的Native NMOS管，所述第一晶体管的漏极连接所述镜像电路的输入端，所述第一晶体管的源极连接所述第二负载的第一端，所述第二负载的第二端、所述第一晶体管的栅极以及所述晶体管的衬底接公共电位端子。
10.一种集成电路，其特征在于，包括权利要求1至9任一项所述的低压差线性稳压电路。
一种集成电路和低压差线性稳压电路
技术领域
[0001] 本申请属于CMOS集成电路设计技术领域，尤其涉及一种集成电路和低压差线性稳压电路。
背景技术
[0002] 便携电子设备不管是由交流市电经过整流后供电，还是由蓄电池组供电，工作过程中，电源电压都将在很大范围内变化。各种整流器的输出电压不仅受市电电压变化的影响，还受负载变化的影响。为了保证供电电压稳定不变，几乎所有的电子设备都采用稳压器供电。小型精密电子设备还要求电源非常干净，以免影响电子设备正常工作。为了满足精密电子设备的要求，应在电源的输入端加入低压差线性稳压电路(Low Dropout Regulator,LDO)。
[0003] 传统的低压差线性稳压电路由基准电路和控制环路两部分组成。基准电路用于产生与电源无关的基准电压。控制环路包括三个部分：用来检测和产生纠错信号运算放大器、用来检测输出的反馈网络以及用来调整和导通从非稳压输入端到稳压输出端负载电流的功率管。一般地，为了提高电流效率，需要保证低压差线性稳压器的静态电流尽量小。在静态电流固定的情况下，只能通过增加功率管的尺寸来增大最大输出电流。但是驱动管尺寸过大，在低电流负载情况下，考虑到工艺角、电源电压及温度的影响，驱动管的漏电会导致低压差线性稳压电路输出电压过高。可见，传统的低压差线性稳压电路无法在宽驱动电流动态范围内，保证高电流效率。发明内容
[0004] 本申请的目的在于提供一种集成电路和低压差线性稳压电路，旨在解决传统的低压差线性稳压电路无法在宽驱动电流动态范围内，保证高电流效率的问题。
[0005] 本申请实施例的第一方面提供了一种低压差线性稳压电路，包括：
[0006] 输出端子；
[0007] 电源端子，所述电源端子用于接入电源；
[0008] 公共电位端子，所述公共电位端子用于连接公共电位；
[0009] 基准电路，与所述电源端子以及所述公共电位端子连接，所述基准电路用于产生与电源无关的基准电压；
[0010] 电压控制环路，与所述基准电路的输出端、所述电源端子以及所述公共电位端子连接，所述电压控制环路设置为基于所述基准电压产生输出电压并提供第一驱动电流在输出端输出，所述电压控制环路的输出端连接所述输出端子；
[0012] 负载电流控制支路，通过开关串接在所述输出端子和所述公共电位端子之间，所述负载电流控制支路用于在所述输出端子加载负载电流。
[0013] 在其中一个实施例中，所述驱动电流控制支路具体用于根据负载需求，选择是否在所述电压控制环路的输出端加载所述第二驱动电流。
[0014] 在其中一个实施例中，所述电压控制环路包括运算放大器、反馈网络及第一功率管，所述运算放大器的反相输入端连接所述基准电路的输出端，所述运算放大器的正相输入端连接所述反馈网络的输出端，所述第一功率管的控制端连接所述运算放大器的输出端，所述第一功率管的第一导通端连接所述电源端子，所述第一功率管的第二导通端连接所述反馈网络的第一端并作为所述电压控制环路输出端，所述反馈网络的第二端接所述公共电位端子。
[0015] 在其中一个实施例中，所述驱动电流控制支路包括第一开关、第二开关以及第二功率管，所述第一开关的第一端与所述运算放大器的输出端连接，所述第一开关的第二端、所述第二开关的第一端以及所述第二功率管的控制端相互连接，所述第二开关的第二端和所述第二功率管的第一导通端连接所述电源端子，所述第二功率管的第二导通端连接所述输出端子。
[0016] 在其中一个实施例中，所述负载电流控制支路包括第三开关和电流负载，所述电流负载的一端通过所述第三开关连接所述输出端子，所述电流负载的另一端接公共电位端子。
[0017] 在其中一个实施例中，所述反馈网络包括第一分压模块和第二分压模块，所述第一分压模块的第一端作为所述反馈网络的第一端，所述第一分压模块的第二端与第二分压模块的第一端共接并作为所述反馈网络的输出端，所述第二分压模块的第二端作为所述反馈网络的第二端。
[0018] 在其中一个实施例中，所述第一功率管和所述第二功率管为PMOS管，所述PMOS管的栅极、源极、漏极分别作为所述控制端、第一导通端、第二导通端。
[0019] 在其中一个实施例中，所述基准电路包括：
[0020] 镜像电路，所述镜像电路的电源端连接所述电源端子，所述镜像电路的输入端连接偏置电流；
[0021] 偏置电路，连接在所述镜像电路的输入端和所述公共电位端子之间，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流；以及
[0022] 第一负载，所述第一负载连接在所述镜像电路的输出端和公共电位端子之间，所述镜像电路镜像所述偏置电流并作用在所述第一负载，以在输出端产生基准电压。
[0023] 在其中一个实施例中，所述偏置电路包括第一晶体管和第二负载，所述第一晶体管为阈值电压接近零电压或负电压的Native NMOS管，所述第一晶体管的漏极连接所述镜像电路的输入端，所述第一晶体管的源极连接所述第二负载的第一端，所述第二负载的第二端、所述第一晶体管的栅极以及所述晶体管的衬底接公共电位端子。
[0024] 在其中一个实施例中，所述镜像电路包括同属性的第二晶体管和第三晶体管，所述第二晶体管的第一导通端和所述第三晶体管的第一导通端作为所述镜像电路的电源端，所述第二晶体管的第二导通端作为所述镜像电路的输入端，所述第三晶体管的第二导通端作为所述镜像电路的输出端，所述第二晶体管的栅极和所述第三晶体管的栅极和所述第二晶体管的第二导通端共接。
[0025] 本申请实施例的第二方面提供了一种集成电路，包括上述低压差线性稳压电路。
[0026] 上述的低压差线性稳压电路中的基准电路产生基准电流和基准电压，将基准电压接入到电压控制环路以产生低压差线性的输出电压和驱动电流，并且通过控制驱动电流控制支路和负载电流控制支路，实现低压差线性稳压电路在宽驱动电流范围内，维持高电流效率。附图说明
[0027] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0028] 图1为本申请实施例提供的低压差线性稳压电路的模块示意图；
[0029] 图2A为本申请实施例提供的低压差线性稳压电路的控制方法中方式一的工作模式切换流程图；
[0030] 图2B为本申请实施例提供的低压差线性稳压电路的控制方法中方式二的工作模式切换流程图；
[0031] 图3为图1所示的低压差线性稳压电路的示例电路原理图；
[0032] 图4为本申请实施例提供的低压差线性稳压电路中的基准电路的模块示意图；
[0033] 图5为图4所示的基准电路第一实施例的示例电路原理图；
[0034] 图6为图4所示的基准电路第二实施例的示例电路原理图。
具体实施方式
[0035] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0036] 请参阅图1，本申请一实施例提供的可集成在集成电路中的低压差线性稳压电路包括电源端子VCC、公共电位端子VSS、输出端子VLDO、基准电路100、电压控制环路200、驱动电流控制支路300以及负载电流控制支路400。
[0037] 电源端子VCC用于接入电源，公共电位端子VSS用于连接公共电位，比如大地，输出端子VLDO用于输出输出电压。基准电路100与电源端子VCC以及公共电位端子VSS连接，基准电路100用于产生与电源无关的基准电压VREF；电压控制环路200与基准电路100的输出端、电源端子VCC以及公共电位端子VSS连接，电压控制环路200设置为根据基准电压VREF产生输出电压并提供第一驱动电流Iout1在输出端输出，电压控制环路200的输出端连接输出端子VLDO；驱动电流控制支路300具有开关，通过开关分别与输出端子VLDO、电源端子VCC以及公共电位端子VSS连接，驱动电流控制支路300用于输出端子VLDO加载第二驱动电流Iout2，以使输出端子VLDO的电流增大，负载电流控制支路400通过具有开关，通过开关串接在输出端子VLDO和公共电位端子VSS之间，负载电流控制支路400用于在输出端子VLDO加载负载电流。
[0038] 为了提高电流效率，需要保证低压差线性稳压器的静态电流尽量小。在低压差线性稳压器的静态电流固定的情况下，只能通过增加驱动管的尺寸来增大低压差线性稳压器的驱动电流。但是驱动管的尺寸过大，在低电流负载情况下，考虑到工艺角、电源电压及温度的影响，驱动管的漏电会导致低压差线性稳压电路输出电压过高，创新性的，通过引入负载电流控制支路400避免了该状态的出现。
[0039] 此外，还公开了基于所述的低压差线性稳压电路的控制方法，该控制方法包括两种执行方式，具体地：
[0040] 请参阅图1和图2A，方式一：
[0041] 在负载电路由低功耗模式切换至大功耗模式时，第一步，通过控制所述负载电流控制支路400开关，在输出端子VLDO加载负载电流；第二步，通过控制所述驱动电流控制支路300开关，在输出端子VLDO加载第二驱动电流Iout2，此时，低压差线性稳压电路工作在重负载模式下；第三步，将负载电路切换至大功耗模式；
[0042] 在负载电路由大功耗模式切换至低功耗模式时，第一步，将负载电路切换至低功耗模式；第二步，通过控制所述驱动电流控制支路300开关，在输出端子VLDO关闭第二驱动电流Iout2，此时，低压差线性稳压电路工作在轻负载模式；第三步，通过控制所述负载电流控制支路400开关，在输出端子VLDO关闭负载电流；
[0043] 请参阅图1和图2B，方式二：
[0044] 在负载电路由低功耗模式切换至大功耗模式时，第一步，通过控制所述负载电流控制支路400的开关，在输出端子VLDO加载负载电流；第二步，通过控制所述驱动电流控制支路300的开关，在输出端子VLDO加载第二驱动电流Iout2，此时，低压差线性稳压电路工作在重负载模式下；第三步，将负载电路切换至大功耗模式；第四步，通过控制所述负载电流控制支路400的开关，在输出端子VLDO关闭负载电流；
[0045] 在负载电路由大功耗模式切换至低功耗模式时，第一步，通过控制所述负载电流控制支路400的开关，在输出端子VLDO加载负载电流；第二步，将负载电路切换至低功耗模式；第三步，通过控制所述驱动电流控制支路300开关，在输出端子VLDO关闭第二驱动电流Iout2，此时，低压差线性稳压电路工作在轻负载模式；第四步，通过控制所述负载电流控制支路400的开关，在输出端子VLDO关闭负载电流。
[0046] 请参阅图3，电压控制环路200包括运算放大器OPB、反馈网络202及第一功率管PB0，运算放大器OPB的反相输入端连接基准电路100的输出端，运算放大器OPB的正相输入端连接反馈网络202的输出端，第一功率管PB0的控制端连接运算放大器OPB的输出端，第一功率管PB0的第一导通端连接电源端子VCC，第一功率管PB0的第二导通端连接反馈网络202的第一端并作为电压控制环路200的输出端用以输出输出电压，反馈网络202的第二端接公共电位VSS。其中，运算放大器OPB用来检测和产生纠错信号，反馈网络202用来检测输出，第一功率管PB0用来调整和导通从非稳压输入端(即电源端子VCC)到稳压输出端(低压差线性稳压电路的输出端)负载电流。
[0047] 在一个实施例中，反馈网络202包括第一分压模块和第二分压模块，第一分压模块的第一端作为反馈网络202的第一端，第一分压模块的第二端与第二分压模块的第一端共接并作为反馈网络202的输出端，第二分压模块的第二端作为反馈网络202的第二端。第一分压模块和第二分压模块可以为电阻、电容、电感、其他形式的晶体管等至少一种。
[0048] 本实施例中，第一分压模块和第二分压模块分别以电阻RB0、RB1为例，第一功率管PB0以PMOS管为例，PMOS管的栅极、源极、漏极分别作为控制端、第一导通端、第二导通端。
[0049] 请参阅图3，驱动电流控制支路300包括第一开关SW0、第二开关SW1以及第二功率管PB1，第一开关SW0的第一端与运算放大器OPB的输出端连接，第一开关SW0的第二端、第二开关SW1的第一端以及第二功率管PB1的控制端相互连接，第二开关SW1的第二端和第二功率管PB1的第一导通端连接电源端子VCC，第二功率管PB1的第二导通端连接输出端子VLDO。
[0050] 负载电流控制支路400包括第三开关SW2和电流负载410，电流负载410的一端通过第三开关SW2连接输出端子VLDO，电流负载410的另一端接公共电位端子VSS。
[0051] 可选的，第二功率管PB1为PMOS管，PMOS管的栅极、源极、漏极分别作为控制端、第一导通端、第二导通端。在其他实施方式中，功率管可以为三极管。第一开关SW0、第二开关SW1以及第三开关SW2为有源器件开关，如三极管、MOS管等。
[0052] 第二功率管PB1用来调整和导通从非稳压输入端到稳压输出端的负载电流即第二驱动电流Iout2，第二功率管PB1由开关SW0及SW1控制；负载电流控制支路400用来给低压差线性稳压器的输出提供电流负载，负载电路控制支路400由第三开关SW2控制。其中，关于功率管PB1开关工作状态的说明如下：开关SW0闭合，开关SW1断开，LDO工作在重负载模式下；开关SW0断开，开关SW1闭合，LDO工作在轻负载模式下；其中，关于负载电流控制支路400工作状态的说明如下：开关SW2闭合，开启LDO的电流负载400；开关SW2断开，关闭LDO的电流负载400。
[0053] 低压差线性稳压器输出电压VLDO公式如下：
[0054]
[0055] 电流效率Ieff反映了低压差线性稳压器给负载提供输出电流的效率，表达式如下：
[0056]
[0057]
[0058] 其中，Iout_max为低压差线性稳压器的最大输出电流，Iq为低压差线性稳压器的静态电流。
[0059] 由式2、3可知，在保证高电流效率的前提下，驱动电流动态范围上限可以由Iout1_max加宽至Iout1_max+Iout2_max；如此，本申请通过LDO轻重负载模式切换，在保证高电流效率的前提下，加宽驱动电流范围。
[0060] 请参阅图4，基准电路100包括偏置电路110、镜像电路120以及第一负载130。镜像电路120的电源端用于连接电源端子VCC，镜像电路120的输入端连接偏置电流Iq，镜像电路120镜像偏置电流Iq以在输出端输出基准电流I_REF；偏置电路110连接在镜像电路120的输入端和公共电位端子VSS之间，偏置电路110能自导通以在镜像电路120的输入端形成偏置电流Iq。第一负载130连接在镜像电路120的输出端和公共电位端子VSS之间，镜像电路120镜像偏置电流Iq得到基准电流I_REF并作用在第一负载130，以在输出端产生基准电压VREF。
如此，基准电路100在加上电源的情况下，只可以稳定在正常的工作状态下，该电路无“简并”偏置点，不需要启动电路，能耗低。可以理解的是，基准电路100也可以采用传统的方案，比如带启动电路的基准电路。
如此，基准电路100在加上电源的情况下，只可以稳定在正常的工作状态下，该电路无“简并”偏置点，不需要启动电路，能耗低。可以理解的是，基准电路100也可以采用传统的方案，比如带启动电路的基准电路。
[0061] 请参阅图5，在其中一个实施例中，偏置电路110包括第一晶体管和第二负载112，第一晶体管为阈值电压接近零电压或负电压的Native NMOS管NB0，第一晶体管的漏极连接镜像电路120的输入端，第一晶体管的源极连接所述第二负载112的第一端，第二负载112的第二端、第一晶体管的栅极以及晶体管的衬底接公共电位端子。Native NMOS管NB0的阈值电压VTNative NMOS为接近零的正电压或负电压，在基准电路100接上电源的情况下可以直接导通，不需要启动电路驱动。在其他实施方式中，第一晶体管201可以为其他自导通器件。第一负载202、第二负载112以及电流负载400可以为有源阻抗或无源阻抗，本例中利用无源阻抗电阻RB2为例进行说明。在其他实施方式中，第一负载202第二负载112以及电流负载400可以为电阻、电容、电感、晶体管等至少一种。
[0062] 在其中一个实施例中，请参阅图5，镜像电路120包括同属性的第二晶体管121和第三晶体管122，第二晶体管121的第一导通端和第三晶体管122的第一导通端作为镜像电路120的电源端，第二晶体管121的第二导通端作为镜像电路120的输入端，第三晶体管122的第二导通端作为镜像电路120的输出端，第二晶体管121的栅极和第三晶体管122的栅极和第二晶体管121的第二导通端共接。比如，第二晶体管121和第三晶体管122构成双极型基本电流镜、MOS管基本电流镜或级联电流镜。
[0063] 在其中一个实施例中，第二晶体管121和第三晶体管122为PMOS管PB2、PB3，PMOS管PB2、PB3的源极作为第一导通端，PMOS管PB2、PB3的漏极作为第二导通端。
[0064] 该基准电路100通过栅极接地的Native NMOS管NB0的源端作用在电阻RB2上，利用Native NMOS管NB0阈值电压VTNative NMOS接近零或者为负的特性，产生偏置电流Iq。通过PMOS管PB3镜像偏置电流Iq产生大小不同的基准电流I_REF，I_REF＝n*Iq(n＝1,2,3…)，具体地，偏置电流Iq和基准电流I_REF的公式分别如下：
[0065]
[0066]
[0067] 在其中一个实施例中，第一负载130为有源阻抗，包括第四晶体管，第四晶体管以二极管的连接方式连接在镜像电路120的输出端与公共电位端子VSS之间。具体地，第四晶体管的第一导通端和栅极与镜像电路120的输出端连接，第四晶体管的第二导通端接公共电位端子VSS。例如，第四晶体管为NMOS管NB1，NMOS管NB1的漏极作为第四晶体管的第一导通端，NMOS管NB1的源极作为第四晶体管的第二导通端。在其他实施例中，第一负载130可以为电阻、电容、电感、其他形式的晶体管等至少一种。
[0068] 本例中，以第一负载130为NMOS管为例，过PMOS管PB3镜像偏置电流n*Iq(n＝1,2,3…)作用在二极管连接的NMOS管NB1上，产生基准电压VREF，计算公式如下：
[0069]
[0070] 其中，KPNB1为NMOS管NB1的器件工艺参数； 为NMOS管NB1的器件宽长比；VTNB1为NMOS管NB1的器件阈值电压。
[0071] 将本方案基准电路100集成在集成电路芯片中时，在工艺条件、工作温度发生变化时，基准电压VREF会发生变化。一般来说，集成电路芯片中相对于基准电路100之外的其他负载为由PMOS和NMOS共同构成的数字电路，也就是说负载性能由PMOS管和NMOS管共同决定。而在上一个实施例中，基准电压VREF仅和NMOS管NB1相关，使得基准电压VREF和负载电路不匹配，影响负载电路性能。
[0072] 因此，在另一个的实施例中，请参阅图6，第一负载130还包括与第四晶体管属性不同的第五晶体管，第五晶体管以二极管的连接方式连接在第四晶体管与镜像电路120的输出端之间。即使得第一负载130同时包括两种不同属性的晶体管，如上述，第四晶体管为NMOS管NB1，那么第五晶体管应为PMOS管PB4，PMOS管PB4的栅极和漏极、NMOS管NB1的栅极和漏极共接，PMOS管PB4的源极与镜像电路120的输出端连接。本例中，基准电压VREF的计算公式如下：
[0073]
[0074] 其中，KPPB4为PMOS管PB4的器件工艺参数； 为PMOS管PB4的器件宽长比；VTPB4为PMOS管PB4的器件阈值电压。
[0075] 如上基准电压VREF的计算公式，基准电压VREF与PMOS管的各项参数以及NMOS管的各项参数都相关，使得基准电压VREF与由PMOS和NMOS共同构成的数字负载电路器件类型匹配，即使在工艺条件、工作温度发生变化情况下，基准电路100提供的基准电压会跟随负载电路一同发生变化，不会影响负载电路的性能。
[0076] 上述低压差线性稳压电路中的基准电路100通过是借助第一晶体管201阈值电压接近零或者为负的特性，使得能自导通以在镜像电路120的输入端形成偏置电流Iq，镜像电路120根据偏置电流Iq复制并产生基准电流，可见本低压差线性稳压电路结构简单，不需要启动电路，能耗低。且由上述各公式可知，上述的低压差线性稳压电路产生的基准电流及基准电压与电源端子VCC电压无关。另外，通过控制驱动电流控制支路和负载电流控制支路，实现低压差线性稳压电路在宽驱动电流范围内，维持高电流效率。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种可控硅调光电路、调光方法以及应用其的LED驱动电路 | 2020-05-08 | 738 |
| 基于ELM-PID的Buck变换器输出电压控制方法 | 2020-05-08 | 304 |
| 基于模型预测的电机控制方法及控制装置 | 2020-05-08 | 821 |
| 采用带隙参考机制和相关驱动方法实现的模拟区块 | 2020-05-08 | 213 |
| 具有脉冲省略模式的单电感多输出直流/直流转换器 | 2020-05-08 | 979 |
| 用于模仿三相无刷直流电机的方法和仿真器控制器 | 2020-05-08 | 376 |
| 基于LCL滤波的电压型PWM整流器的协同控制系统及方法 | 2020-05-08 | 236 |
| 使用自举开关的开关电容DAC | 2020-05-11 | 932 |
| 一种智能插座 | 2020-05-11 | 719 |
| 触屏式多回路热流道温控箱 | 2020-05-11 | 656 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈