[0001] 本
申请基于2011年1月11日向日本特许厅提交的2011-003042号
专利申请并要求其优先权，通过援引包含其全部内容。
技术领域
背景技术
[0003] 使高端
开关和低端开关交替进行接通、断开来驱动电感器的同步整流方式的DC-DC转换器，作为高效率的电源被使用。
[0004] 同步整流方式由于在低端侧也进行开关动作，所以在
电流较小时，存在电感器的电流逆向流过低端开关而使电
力效率下降的情况。
发明内容
[0005] 本发明的实施方式提供一种电力效率良好的DC-DC转换器。
[0006] 根据实施方式，提供一种DC-DC转换器，具备高端开关、与所述高端开关
串联连接的低端开关、高端控制
电路、以及低端控制电路。所述高端控制电路控制所述高端开关。所述低端控制电路具有检测所述低端开关的电流的第一检测电路、及偏移消除电路。所述偏移消除电路将所述低端开关断开时的所述第一检测电路的输出作为偏移
电压保持，在所述低端开关接通时，输出从所述第一检测电路的输出中减去所述偏移电压后的值。所述低端控制电路对所述偏移消除电路的
输出电压和成为基准的电压进行比较，来将所述低端开关断开。
[0007] 根据本发明的实施方式，能够提供电力效率良好的DC-DC转换器。
附图说明
[0008] 图1是示例第一实施方式的DC-DC转换器的结构的电路图。
[0009] 图2是DC-DC转换器的主要
信号的时序图，(a)表示
时钟信号CLK，(b)表示高端开关的电流IQ1，(c)表示低端开关的电流IQ2，(d)表示第二比较电路的
输出信号PWM，(e)表示偏移消除电路的输出信号DET，(f)表示高端
控制信号VH，(g)表示低端控制信号VL。
具体实施方式
[0010] 下面，参照附图详细说明本发明的实施方式。另外，在本申请
说明书及附图中，对与已经说明过的图中的要素相同的要素赋予同一附图标记，并适当省略详细说明。
[0011] (第一实施方式)
[0012] 图1是示出第一实施方式的DC-DC转换器的结构的电路图。
[0013] DC-DC转换器1具备高端开关Q1、与高端开关Q1串联连接的低端开关Q2、控制高端开关Q1的高端控制电路6、控制低端开关Q2的低端控制电路7等。DC-DC转换器1输出将
电源电压VIN降压后的输出电压VOUT。
[0014] 在电源线2与驱动线3之间连接有高端开关Q1。在驱动线3与接地线4之间连接有低端开关Q2。低端开关Q2与高端开关Q1串联连接。
[0015] 另外，在图1中，高端开关Q1由P
沟道式MOSFET(下面称为PMOS)构成。并且，低端开关Q2由N沟道式MOSFET(下面称为NMOS)构成。但是，高端开关Q1也可以由NMOS构成。并且，高端开关Q1和低端开关Q2还能够使用IGBT、BJT等。
[0016] 电感器L1的一端经由驱动线3与高端开关Q1及低端开关Q2连接。电感器L1的另一端与输出线5连接。在输出线5与接地线4之间分别连接有反馈
电阻R1、R2、平滑电容器C1。
[0017] 电感器L1经由驱动线3被高端开关Q1驱动，向输出线5生成输出电压VOUT。输出电压VOUT被平滑电容器C1平滑化。此外，通过反馈电阻R1、R2，由输出电压VOUT生成电压VFB。电压VFB被反馈给高端控制电路6。
[0018] 另外，在图1中，将利用反馈电阻R1、R2将输出电压VOUT分压而得到的电压VFB反馈给高端控制电路6。但是，也可以将输出电压VOUT作为电压VFB反馈给高端控制电路6。
[0019] 高端开关Q1通过从高端控制电路6输出的高端控制信号VH，被控制成接通或断开。由于高端开关Q1由PMOS构成，所以高端控制信号VH的逻辑为负逻辑。当高端控制信号VH为低电平时，高端开关Q1接通，为高电平时，高端开关Q1断开。
[0020] 低端开关Q2通过从低端控制电路7输出的低端控制信号VL，被控制成接通或断开。由于低端开关Q2由NMOS构成，所以低端控制信号VL的逻辑为正逻辑。当低端控制信号VL为低电平时，低端开关Q2断开，为高电平时，低端开关Q2接通。
[0021] 高端控制电路6控制高端开关Q1接通或断开，使得根据输出电压VOUT反馈的电压VFB与作为基准的电压VREF相等。
[0022] 高端控制电路6对电压VFB与电压VREF的误差和高端开关Q1的电流IQ1进行比较，控制高端开关Q1接通或断开。
[0023] 高端开关Q1的电流IQ1由第二检测电路8进行检测。第二检测电路8将与高端开关Q1并联连接的第二检测晶体管Q3的电流转换成电压，从而检测高端开关Q1的电流IQ1。第二检测晶体管Q3的电流与高端开关Q1的电流IQ1成正比，第二检测电路8输出与电流IQ1成正比的电压。
[0024] 另外，高端开关Q1接通时的高端开关Q1的电流IQ1与电感器L1的电流IL1相等。第二检测电路8通过检测高端开关Q1的电流IQ1来检测电感器L1的电流IL1。
[0025] 电压VFB与电压VREF的误差被误差放大电路9放大。误差放大电路9的输出被输入到第二比较电路10的正输入
端子。第二比较电路10的负输入端子被从第二检测电路8输入高端开关Q1的电流IQ1的检测值。
[0026] 当输入到正输入端子的误差大于输入到负输入端子的电流IQ1的检测值时，第二比较电路10输出高电平。此外，当输入到正输入端子的误差小于输入到负输入端子的电流IQ1的检测值时，第二比较电路10输出低电平。
[0027] 第二比较电路10的输出信号PWM被输入到由2个NAND(逻辑积的非电路)构成的第二闩
锁电路11的置位端子(set terminal)。第二闩锁电路11的复位端子被输入由时钟振荡电路12生成的时钟信号CLK。第二闩锁电路11的输出经由二阶逆变器被作为高端控制信号VH输出。另外，第二闩锁电路11在置位端子被输入了低电平时被置位，输出高电平并保持该值。此外，第二闩锁电路11在复位端子被输入了低电平时被复位，输出低电平并保持该值。
[0028] 高端控制电路6与时钟信号CLK同步动作。
[0029] 当时钟信号CLK为低电平时，第二闩锁电路11被复位，输出低电平。高端控制信号VH成为低电平，高端开关Q1接通。当第二比较电路10的输出为低电平时，第二闩锁电路11被置位，第二闩锁电路11输出高电平。高端控制信号VH成为高电平，高端开关Q1断开。
[0030] 因此，当电流IQ1的检测值比电压VFB相对于电压VREF的误差小时，向高端控制信号VH输出低电平，将高端开关Q1控制为接通。此外，当电流IQ1的检测值比电压VFB相对于电压VREF的误差大时，向高端控制信号VH输出高电平，将高端开关Q1控制为断开。
[0031] 另外，在图1中示出的是具有第二检测电路8，用高端开关Q1的电流IQ1控制高端开关Q1的电流控
制模式的结构。但是，也可以用电压控制模式构成，也可以不具有第二检测电路8。
[0032] 低端控制电路7输出用于将低端开关Q2控制为接通或断开的低端控制信号VL。当高端开关Q1接通时，输出将低端开关Q2断开的低端控制信号VL。
[0033] 此外，当高端开关Q1断开时，输出将低端开关Q2控制为接通，并当低端开关Q2的电流IQ2变为零时将低端开关Q2断开的低端控制信号VL。
[0034] 在DC-DC转换器1中，当高端开关Q1断开时，将低端开关Q2控制为接通，以同步整流方式动作。电感器L1的再生电流从低端开关Q2流过。
[0035] 此外，检测低端开关Q2的电流IQ2，当电流IQ2零交叉时，使低端开关Q2断开。
[0036] 由此，如图2中所说明的，能够防止电感器L1的电流IL1的逆流，能够改善电力效率。
[0037] 接着，进一步详细说明低端控制电路7。
[0038] 低端控制电路7具有第一检测电路13、偏移消除电路14、及第一闩锁电路15。
[0039] 在第一检测电路13中，第一检测电阻R3经由第一检测晶体管Q4在低端开关Q2的两端串联连接。第一检测电阻R3的一端与接地线4连接，另一端与第一检测晶体管Q4连接。在第一检测电阻R3的两端检测与低端开关Q2的电流IQ2成正比的电压。
[0040] 第一检测电阻R3两端的电压被第一放大电路16放大。
[0041] 在第一放大电路16中设置有一对电流生成电路17、18。电流生成电路17、18与电源线2连接。电流生成电路17、18向一对输入晶体管Q5、Q6供给恒定电流。输入晶体管Q5与
二极管连接，被从电流生成电路17供给恒定电流。输入晶体管Q5经由第一电阻R4与第一检测电阻R3的一端连接。即，与接地线4连接。
[0042] 输入晶体管Q6被从电流生成电路18供给恒定电流。输入晶体管Q6经由第二电阻R5与第一检测电阻R3的另一端连接。
[0043] 因此，一对输入晶体管Q5、Q6将第一检测电阻R3两端的电压放大。另外，输入晶体管Q5、Q6由
阈值电压等电气特性被设定成相等的NMOS构成。
[0044] 一对输出晶体管Q7、Q8与电源线2连接，将输入晶体管Q5的输出放大。输出晶体管Q7向第二电阻R5输出电流，对输入晶体管Q5施加
负反馈。输出晶体管Q8向与接地线4连接的第三电阻输出电流，向第三电阻R6两端输出将第一检测电阻R3两端的电压放大后的电压。另外，输出晶体管Q7、Q8由阈值电压等电气特性被设定成相等的PMOS构成。
[0045] 偏移消除电路14具有第一电容器C2和第一开关元件Q9。第一开关元件Q9由NMOS构成。第一开关元件Q9的栅极被输入第二闩锁电路11的输出信号，即将高端控制信号VH反转后的信号VH/。另外，第一开关元件Q9可以由PMOS构成，并且也可以是BJT。
[0046] 第一电容器C2的一端与第一检测电路13的输出端连接，另一端经由第一开关元件Q9与接地线4连接。第一电容器C2的另一端与第一比较电路19的正输入端子连接。第一比较电路19的负输入端子被输入例如接地电位，作为基准电压。
[0047] 第一比较电路19在正输入端子的电位高于负输入端子的电位时输出高电平。此外，在正输入端子的电位低于负输入端子的电位时输出低电平。第一比较电路19的输出端与第一闩锁电路15的复位端子连接。
[0048] 第一闩锁电路15与第二闩锁电路11同样地，也由2个NAND构成，具有复位端子和置位端子。并且，第一闩锁电路15当复位端子被输入了低电平时被复位，输出低电平并保持该值。并且，第一闩锁电路15当置位端子被输入了低电平时被置位，输出高电平并保持该值。
[0049] 第一闩锁电路15的置位端子与第二闩锁电路11的置位端子同样地，被输入第二比较电路10的输出信号PWM。第一闩锁电路15输出低端控制信号VL，对低端开关Q2和第一检测晶体管Q4进行控制。
[0050] 接着，说明低端控制电路7的第一检测电路13及偏移消除电路14的动作。
[0051] 另外，第一检测电阻R3的电阻值相比于第一及第二电阻R4、R5的电阻值足够小，并且，由电流生成电路17、18生成的电流相比于低端开关Q2的电流IQ2足够小。
[0052] 在低端开关Q2断开的情况下，基于低端开关Q2的电流IQ2的第一检测电阻R3两端的电压为零。输入晶体管Q5的电流IQ5与电流生成电路17生成的电流值相等。输入晶体管Q6的电流IQ6与电流生成电路18生成的电流值相等。此外，将输出晶体管Q7的电流设为IQ7。
[0053] 第一电阻R4中流入输入晶体管Q5的电流IQ5。第二电阻R5中流过电流IQ6+IQ7。此时，以输入晶体管Q5、Q6的各个源极电位相等的方式设定各个常数。例如，能够将电流生成电路17、18生成的电流设定为相同，进一步以输入晶体管Q5、Q6的各个源极电位相等的方式设定第一及第二电阻R4、R5的电阻值。或者，也可以将第一及第二电阻R4、R5的电阻值设定为相等，进一步以输入晶体管Q5、Q6的各个源极电位相等的方式设定由电流生成电路17、18生成的电流。
[0054] 输出晶体管Q8的栅极源极之间的电压与输出晶体管Q7的栅极源极之间的电压相等。因此，输出晶体管Q8的电流IQ8与输出晶体管Q7的电流IQ7相等，输出晶体管Q7的电流IQ7被复制至输出晶体管Q8。
[0055] 在第三电阻R6的两端产生基于电流IQ8(＝IQ7)的电压。
[0056] 由于高端控制信号VH的反转信号VH/为高电平，所以偏移消除电路14的第一开关元件Q9接通。因此，第三电阻R6两端的电压作为偏移电压，被充电至偏移消除电路14的第一电容器C2。
[0057] 偏移消除电路14将低端开关Q2断开时的第一检测电路13的输出作为偏移电压保持。
[0058] 如上所述，输入晶体管Q5、Q6及输出晶体管Q7、Q8分别被设定成电气特性一致。但是，由于制造工艺的偏差等，例如在输入晶体管Q5、Q6的各个源极电位上产生偏差。此外，在输出晶体管Q7、Q8的各个电流IQ7、IQ8上也产生偏差。
[0059] 因此，在偏移消除电路14所保持的偏移电压中包含有由制造工艺偏差等引起的误差。
[0060] 接着，在接通了低端开关Q2的情况下，在第一检测电阻R3流过与低端开关Q2的电流IQ2成正比的电流，输入到第一放大电路16的第一检测电阻R3的另一端的电位为负。
[0061] 由于输入晶体管Q6的源极电位下降，所以输入晶体管Q6的输出电压下降。由于输出晶体管Q7、Q8的栅极电位下降，所以输出晶体管Q7、Q8的电流IQ7、IQ8(＝IQ7)也增加。
[0062] 由于输出晶体管Q7的电流IQ7被反馈给第二电阻R5，所以输入晶体管Q6的源极电位上升。因此，通过输出晶体管Q7的负反馈，使得输入晶体管Q6的源极电位变为与输入晶体管Q5的源极电位相等。
[0063] 这样，在接通了低端开关Q2的情况下，第一检测电阻R3的另一端的电位下降，然而为使输入晶体管Q5、Q6的各个源极电位相等，输出晶体管Q7的电流IQ7增加。
[0064] 此外，输入晶体管Q6的电流IQ6与电流生成电路18生成的电流相等。
[0065] 因此，输出晶体管Q7、Q8的电流IQ7、IQ8(＝IQ7)变为与在第一检测电阻R3流过的与低端开关Q2的电流IQ2成正比的电流相等。在第三电阻R6的两端产生在上述偏移电压上相加了低端开关Q2的电流IQ2的检测值后的电压。
[0066] 当低端开关Q2接通时，高端开关为断开，高端控制信号VH为高电平。因此，第一开关元件Q9为断开。
[0067] 第三电阻R6两端的电压作为第一检测电路13的输出，经由第一电容器C2输入到第一比较电路19。
[0068] 第一电容器C2中保持有偏移电压。因此，第一比较电路19被输入从第一检测电路13的输出减去了偏移电压后的电压，即低端开关Q2的电流IQ2的检测值。
[0069] 第一比较电路19因输入到正输入端子的、第一检测电路13的输出为正，所以作为输出信号DET，输出高电平。而且，当低端开关Q2的电流IQ2变为零时，第一比较电路19作为输出信号DET输出低电平。
[0070] 这样，在低端控制电路7中，能够通过偏移消除电路14消除第一检测电路13的第一放大电路16的因偏差等引起的偏移。因此，能够以高
精度检测低端开关Q2的电流IQ2。此外，能够以高精度检测低端开关Q2的电流IQ2的零交叉。
[0071] 而且，在低端控制电路7中，通过第一放大电路16将第一检测电阻R3两端的电压放大。因此，能够使由第一比较电路19的偏移电压引起的、低端开关Q2的电流IQ2的零交叉的检测误差减小与第一放大电路16的增益量相当的量。此外，输入到第一比较电路19的、第一检测电路13的输出振幅增加与第一放大电路16的增益量相当的量。因此，第一比较电路19的动作变得更加高速，低端开关Q2的电流IQ2的零交叉的检测精度有所提高。
[0072] 接着，参照时序图说明DC-DC转换器1的动作。
[0073] 图2是DC-DC转换器的主要信号的时序图，(a)表示时钟信号CLK，(b)表示高端开关的电流IQ1，(c)表示低端开关的电流IQ2，(d)表示第二比较电路的输出信号PWM，(e)表示偏移消除电路的输出信号DET，(f)表示高端控制信号VH，(g)表示低端控制信号VL。
[0074] 另外，在图2(f)中，分别以ON、OFF表示将高端开关Q1控制为接通或断开。此外，在图2(g)中，分别以ON、OFF表示将低端开关Q2控制为接通或断开。
[0075] 时钟信号CLK为低电平期间较短的负脉冲信号(图2(a))。时钟信号CLK的1个周期为1个循环，DC-DC转换器1与时钟信号CLK同步动作。
[0076] 在时钟信号CLK从高电平下降到低电平时(图2(a))，第二闩锁电路11被复位，输出低电平。
[0077] 高端控制信号VH成为低电平(图2(f))，高端开关Q1变为接通。高端开关Q1的电流IQ1增加(图2(b))。此外，由于对高端控制信号VH取非的信号VH/为高电平，所以第一开关元件Q9成为接通。第一比较电路19的输出信号DET成为低电平(图2(e))，第一闩锁电路15的复位端子被输入低电平。
[0078] 此外，由于第二比较电路10的输出信号PWM为高电平(图2(d))，所以第一闩锁电路15被复位，低端控制信号VL成为低电平(图2(g))。低端开关Q2成为断开。低端开关Q2的电流IQ2为零(图2(c))。
[0079] 高端开关Q1的电流IQ1增加，若输出信号PWM从高电平变为低电平(图2(d))，则第二闩锁电路11和第一闩锁电路15均被置位，分别输出高电平。高端控制信号VH和低端控制信号VL成为高电平(图2(f)、(g))。
[0080] 高端开关Q1断开，第二比较电路10的输出信号PWM变回为高电平(图2(d))。
[0081] 低端开关Q2接通，低端开关Q2的电流IQ2流入(图2(c))。低端开关Q2的电流IQ2是在电感器L1流过的再生电流IL1，随时间减少。
[0082] 当低端开关Q2的电流IQ2零交叉时，偏移消除电路14的输出信号DET成为低电平(图2(e))。
[0083] 第一闩锁电路15被复位，低端控制信号VL变回为低电平((图2g))。
[0084] 在下一个时钟信号CLK的下降处，第二闩锁电路11被复位。下一循环之后反复进行同样的动作。
[0085] 这样，由于检测到低端开关Q2的电流IQ2的零交叉，将低端开关Q2断开，所以电感器L1的再生电流IL1不逆流。因此，能够抑制由再生电流IL1逆流引起的电力消耗，能够改善电力效率。
[0086] 此外，如上所述，在DC-DC转换器1中，通过偏移消除电路14，能够消除第一检测电路13的第一放大电路16的由偏差等引起的偏移。因此，能够以高精度检测低端开关Q2的电流IQ2。此外，能够以高精度检测低端开关Q2的电流IQ2的零交叉，能够抑制由再生电流IL1逆流造成的电力消耗，能够改善电力效率。
[0087] 而且，在DC-DC转换器1中，通过第一放大电路16，将第一检测电阻R3两端的电压放大。因此，能够使由第一比较电路19的偏移电压引起的低端开关Q2的电流IQ2的零交叉的检测误差减小与第一放大电路16的增益量相当的量。
[0088] 此外，输入到第一比较电路19的、第一检测电路13的输出振幅增加与第一放大电路16的增益量相当的量。因此，第一比较电路19的动作变得更加高速，低端开关Q2的电流IQ2的零交叉的检测精度有所提高。
[0089] 因此，能够进一步抑制由再生电流IL1逆流引起的电力消耗，能够改善电力效率。
[0090] 另外，在图1、图2中，示例了作为基准电压向第一比较电路19的负输入端子输入接地电位的情况。但是，能够通过调整基准电压来调整将低端开关Q2断开的时机。
[0091] 以上说明了本发明的几个实施方式，这些实施方式只是作为例子示出，并不限定发明范围。这些新颖的实施方式可以通过其他各种方式实施，能够在不脱离发明宗旨的范围内，进行各种省略、替换、变更。这些实施方式及其
变形均包括在发明范围、宗旨内，并包括在记载于
权利要求书中的发明及其等同范围内。
