技术领域
[0001] 本
发明属于生产测井领域，特别涉及该领域中的一种基于数字均衡的生产测井地面装置及其数据处理方法。
背景技术
[0002] 现有生产测井仪的编码方式分为WTC系列、3508系列和Sondex系列三大类，WTC系列采用5.7292kbps的微分曼彻斯特码，3508系列采用20.83kbps的曼彻斯特码，Sondex系列采用50kbps或100kbps的AMI码。码型的不同以及协议的差别使得每种系列仪器都对应一种便携式地面或者解码卡，地面系统复杂度及
硬件成本较高。
[0003] 现有的地面解码方案多采用硬件均衡
电路来补偿
电缆信号的衰减和变化。硬件均衡电路复杂且不易调整。图1为硬件均衡电路的原理
框图，硬件均衡电路主要由可控增益
放大器、可控均衡补偿电路和控制部分三大部分组成。硬件均衡电路需要对电源隔离后得电缆接收信号进行放大、滤波和补偿，针对不同的信号和信道由主控板通过SPI总线设置相应的参数，使接收信号得以恢复，进而送入主控板进行解码等处理。该部分是井下仪器与地面
箱体通信非常重要的部分，它的性能决定着电缆配接的性能，它的参数设置是否合适决定着电缆通信的可靠与稳定。
[0004] 井下仪器信号(数字基带信号)通过驱动经电缆、隔离耦合电路传送到地面。由于电缆分布电容、分布电感和分布
电阻的存在，使得信号各个
频率分量的衰减和延时不同，即信道不平坦；频率低的信号衰减小，频率高的信号衰减大。井下仪器井电缆(不平坦信道)传来的信号会衰减和
变形，无法进行正常解码。均衡电路对其进行放大与均衡以恢复畸变的数据信号，进行解码。接收信号放大由自动增益电路实现，将不同幅度的信号自动控制到需要的幅度；
波形恢复电路由均衡电路实现，由于电缆对低频信号衰减小，对高频信号衰减大，所以均衡电路要实现对低频信号增益小，高频信号增益大。另外还要滤除带外无用信号，以增强接收能
力。
[0005]
现有技术通过设计传输函数的电路来实现电缆硬件均衡。电路的频率和增益可分别调整，可以根据信号的频率和增益特性设计电路的可调范围，把不需要的低频信号的频率放在0-Fmin区域，把需要的高频信号放在Fs-Fmax频率补偿区，通过频率和增益的调整可以把信号恢复到能解码的情况。但是此时如果电缆较长或电缆特性不好时就需要增加电路的复杂度，现有技术对于电路、成本和程序控制等方面提出了较高的要求，不利于产品的实现；且现有技术在传输速率低于50kbps时有一定效果，在传输速率高于100kbps时几乎不起作用，所以现有技术仅应用在低速AMI解码中，系统扩展性不好。
发明内容
[0006] 本发明所要解决的技术问题就是提供一种基于数字均衡的生产测井地面装置及其数据处理方法。
[0007] 本发明采用如下技术方案：
[0008] 一种基于数字均衡的生产测井地面装置，其改进之处在于：包括从电缆接收信号的程控增益放大模
块，该程控增益放大模块通过AD采集模块与FPGA处理模块电连接，FPGA处理模块进行译码输出并对程控增益放大模块进行增益控制。
[0009] 一种数据处理方法，使用上述基于数字均衡的生产测井地面装置，其改进之处在于：将程控增益和抗
混叠滤波之后的信号直接送入
模数转换器进行采集，采集信号送入FPGA进行数字滤波和均衡处理，并使用相关
算法捕获同步头和码元同步，最后使用积分算法译码。
[0010] 进一步的，程控增益放大流程为：经过隔离和耦合的电缆信号送入差分运放N11，N13为程控增益放大器，通过7脚输入电平OUT来改变运算的放大倍数，OUT0由FPGA控制DAC产生，程控放大之后的信号送入N14组成160KHZ抗混叠
滤波器来消除高速AD采集
频谱搬移带来的带外干扰，N14输出的信号送入AD驱动电路之后进入AD进行模数转换，转换后的
数字信号通过并口送入FPGA进行数字均衡处理。
[0011] 进一步的，FPGA处理流程为：FPGA对AD采集信号的幅度进行判断，若AD采集幅度不合适，则通过I2C
接口的DA输出调整电平送给程控增益模块进行程控增益调整，AD采集的另一路信号会进入FIR
低通滤波器进行数字滤波，滤波器的参数可由系统根据编码格式重载；滤除带外干扰之后进行数字微分，数字微分之后的信号送入数字均衡滤波器进行数字均衡，均衡滤波器的参数通过自适应训练产生，使接受信号与期望信号的均方误差最小；之后信号通过下
采样模块进行采样处理，
下采样信号通过相关滑动算法进行
帧同步和符号同步，同步之后信号在一个符号内进行数字积分，然后送入判决器进行判决。
[0012] 本发明的有益效果是：
[0013] 本发明所公开基于数字均衡的生产测井地面装置及其数据处理方法具有以下优点：
[0014] (1)硬件电路简单，仅包含程控增益调整电路和抗混叠滤波，与现有技术相比极大简化了硬件电路，硬件成本显著降低。
[0015] (2)数字
信号处理的通用性、灵活性、可扩展性比现有技术强。
[0016] (3)数字均衡算法不需要人工干预，由系统根据码型和电缆情况自动调整。
[0017] (4)系统抗干扰能力、配接长电缆能力比现有技术强。
[0018] (5)系统的
过采样和下
抽取能在一定程度上提高系统
信噪比，降低系统误码率。
附图说明
[0019] 图1是硬件均衡电路的原理框图；
[0021] 图3是程控增益原理图；
[0023] 图5是5000m进口新电缆数字微分之后的信号波形图；
[0024] 图6是7000m国产旧电缆数字微分之后的信号波形图；
[0025] 图7是5000m进口新电缆数字均衡之后的信号波形图；
[0026] 图8是7000m国产旧电缆数字均衡之后的信号波形图。
具体实施方式
[0027] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0028] 本实施例主要由程控增益放大和数字均衡两部分组成，极大地降低了硬件复杂度，提高系统可靠性。本实施例实现框图见图2所示。
[0029] 图3给出程控增益部分原理图，经过隔离和耦合的电缆信号送入差分运放N11，N13为程控增益放大器，通过7脚输入电平OUT来改变运算的放大倍数，OUT0由FPGA控制DAC(
数模转换器)产生。程控放大之后的信号送入N14组成160KHZ
抗混叠滤波器来消除高速AD采集频谱搬移带来的带外干扰。N14输出的信号送入AD(
数模转换器)驱动电路之后进入AD进行模数转换，转换后得数字信号通过并口送入FPGA进行数字均衡处理；同时，FPGA会根据AD采集信号幅度来判断是否需要进行程控增益调整。
[0030] 图4给出FPGA处理流程图。FPGA对AD采集信号的幅度进行判断，若AD采集幅度不合适，则通过I2C接口的DA输出调整电平送给程控增益模块进行程控增益调整。AD采集的另一路信号会进入FIR低通滤波器进行数字滤波，滤波器的参数可由系统根据编码格式重载；滤除带外干扰之后进行数字微分，数字微分的目的在于补偿电缆信道积分特性的影响；数字微分之后的信号送入数字均衡滤波器进行数字均衡，均衡滤波器的参数通过自适应训练产生，使接受信号与期望信号的均方误差最小；之后信号通过下采样模块进行采样处理，下采样采用均值采样定理，一方面提高信号信噪比，减小基线抖动，另一方面减小后续同步处理相关算法的数据量；下采样信号通过相关滑动相关算法进行帧同步和符号同步，同步之后信号在一个符号内进行数字积分，然后送入判决器进行判决。
[0031] 图5给出5000m进口新电缆50kbpsAMI信号的FIR低通滤波和数字微分之后的信号波形图，图6给出7000m国产旧电缆50kbpsAMI信号FIR低通滤波和数字微分之后的信号波形图。由图5和图6可以看出，数字信号处理能够很好的解决电缆信号畸变、基线不稳的问题。同时算法适应性强，对电缆特性要求不高，能够很好的配接国产和进口电缆。由图5和图6可知，数字微分之后的信号在某些特定区域译码仍然会出现问题，譬如2000-2500点段基线的上扬和波形的畸变，类如上述区域地方在判决时仍然可能出现误码现象。
[0032] 图7给出5000m进口新电缆数字均衡之后的信号波形图，图8给出7000m国产旧电缆数字均衡之后的信号波形图。由图7和图8可知，数字均衡能够很好消除数字微分带来的基线上扬和基线抖动。
[0033] 为了能够保证数字信号处理的
精度，AD采样速率较高，本实施例采用32倍过采样，采样速率可以根据码元速率配置。以Sondex系列50kbps编码速率为例，AD采样速率为1.6Mbps，数字均衡之后，为了降低相关算法的复杂度，需要对采集信号进行4倍下采样，系统采样率下降为400kbps，即每个码元抽取8个点。过采样和下抽取能够有效提高接收信号的信噪比，降低接收电路的噪声和AD量化噪声。
[0034] 下采样之后的信号送入帧同步和符号同步模块，帧同步根据帧的固定格式采用滑动相关算法来寻找帧的起始
位置，采用与帧头一致的本地序列与帧头互相关来精确
定位帧的起始位置和符号的起始位置。每帧只做一次符号同步即可。同步之后的信号送入积分器和判决器进行积分判决。
[0035] 本实施例通过采用数字均衡技术和自适应滤波技术来解决硬件均衡复杂度高、可靠性差、兼容性不好的问题。本实施例将程控增益和抗混叠滤波之后的信号直接送入模数转换器进行采集，采集信号送入FPGA进行数字滤波和均衡处理，并使用相关算法捕获同步头和码元同步，使用积分算法译码，从而提高系统的兼容性及可靠性。
