[0002] 本申请要求于2018年09月25日提交的法国
专利申请号1858732的优先权，该申请通过引用并入本文。
技术领域
[0003] 本
发明的
实施例和应用涉及通过主动负载调制进行非接触式通信的对象和读取器之间的同步。
背景技术
[0004] 非接触式组件或设备可以是例如所谓的“NFC”组件或设备，即与NFC(
近场通信)技术兼容的设备。
[0005] NFC设备可以是例如集成
电路或包含NFC微
控制器的芯片。
[0006] 缩写NFC表示短范围、高频无线通信技术，其允许两个非接触式设备之间的短距离(例如10cm)上的数据交换。
[0007] NFC技术是由ISO/IEC 18092和ISO/IEC 21481标准管理的开放技术平台，但它包含许多预先存在的标准，诸如ISO-14443标准中定义的A类和B类协议，它们是可以在NFC技术中使用的通信协议。
[0008] 除了其作为电话的常规功能之外，蜂窝
移动电话(如果配备有专用电路装置)可以用于使用可以用在NFC技术中的非接触式通信协议与另一个非接触式设备(例如非接触式读取器)交换数据。
[0009] 还可以提及其他非接触式设备，诸如智能
手表。
[0010] 这些使得能够在非接触式读取器和位于移动电话中的安全元件之间交换数据。因此，存在许多可能的应用，诸如公共交通中的移动票务(移动电话充当交通票)或移动支付(移动电话充当支付卡)。
[0011] 当在读取器和以标签或卡模式模拟的对象之间传送数据时，读取器借助于其天线生成
磁场，根据常规使用的标准，该磁场通常是13.56MHz的
正弦波。磁场的
力在每米RMS(“均方根”)0.5安培和7.5安培之间。
[0012] 然后可以有两种操作模式：被动模式或主动模式。
[0013] 在被动模式中，只有读取器生成磁场，而以标签或卡模式模拟的对象则是被动的，并且始终充当目标。
[0014] 更确切地，模拟标签或卡的对象的天线调制由读取器生成的场。
[0015] 该调制通过
修改连接到对象的天线的
端子的负载来执行。
[0016] 当对象的天线的端子处的负载被修改时，由于两个天线之间的磁耦合，读取器的天线的输出阻抗改变。这导致读取器和对象的天线中存在的
电压和
电流的振幅和/或
相位的改变。
[0017] 因此，通过负载调制将要从对象传送到读取器的数据传送到读取器的天线电流。
[0018] 在负载调制期间执行的负载变化导致读取器天线处的
信号(电压或电流)的振幅和/或相位的调制。天线电流的副本被生成并被注入到读取器的接收电路装置，在该接收电路装置中，该电流被解调和处理以提取所传送的数据。
[0019] 在主动操作模式中，读取器和以卡模式模拟的对象都生成
电磁场。当对象具有其自己的电源(例如
电池)时，通常使用该操作模式，如此时以卡模式模拟的蜂窝移动电话中的情况那样。
[0020] NFC设备中的每个NFC设备使用调制方案来传送数据。
[0021] 这里，调制同样导致负载的修改，然后我们称之为通过主动负载调制进行通信。
[0022] 与被动通信模式相比，这会产生更长的操作距离，可能长达20cm，这取决于所使用的协议。
[0023] 使用主动负载调制还可以使得能够使用非常小的天线。
[0024] 然而，这种通过主动负载调制的通信带来了其他问题。
[0025] 在以卡模式模拟的设备的有效通信时段期间，不能直接观察到读取器的电磁场。这可能导致以卡模式模拟的对象的非同步响应，并且因此由读取器接收的信号可能表现出
相移，特别是在以卡模式模拟的设备的长时段的传输中。
[0026] 当以卡模式模拟的设备执行BPSK(二进制相移键控)类型的数字调制，并且使用B类通信协议以848Kb/s的速度将数据传送到读取器时，这一点更加明显。
[0027] 附加地，为了确保
锁相环稳定，推荐使用固定
频率。为此，最好在一系列脉冲期间恢复所接收的信号的一些脉冲。因此，所接收的信号可能具有低32倍的频率，从而限制了
锁相环的
通带。这种限制导致系统的不稳定。
[0028] 另外，当以卡模式模拟的设备执行曼彻斯特编码以将数据传送到读取器，并且以106kb/s的速度使用A类通信协议时，这导致相移。
[0029] 如果存在能够通过主动负载调制进行非接触式通信的两个独立的设备，即
读卡器和以卡模式模拟的对象，则需要最小化或甚至抑制该相移。
发明内容
[0030] 本发明的实施例和应用涉及使用非接触式设备或连接到天线的
电子组件的无线通信或非接触式通信，特别是涉及被配置为根据非接触式通信协议，经由天线与读取器交换数据的设备。
[0031] 本发明的实施例和应用更具体地涉及以13.56MHz的频率在非接触式设备和读取器之间的非接触式通信(使用主动负载调制(ALM)以与读取器进行通信)，并且更具体地，涉及读取器载波信号和在设备内生成的载波信号(ALM载波
时钟信号)之间的同步。
[0032] 根据一个方面，提出了一种使用主动负载调制在对象(例如：物体)和读取器之间进行非接触式通信的方法。方法包括在第一载波信号和第二载波信号之间进行同步，第一载波信号由读取器传送并且具有例如13.56MHz的基准频率，第二载波信号从对象的数字锁相环的受控
振荡器的
输出信号提取。只要尚未检测到环路的锁定，同步包括将振荡器的输出信号的频率闩锁在基准频率的倍数的频率上。利用第一
控制信号来控制振荡器，第一控制信号从表示锁相环的相位误差的第一值生成。在检测到锁定之后，继续闩锁，同时利用从第二值生成的第二控制信号来控制振荡器，该第二值通过对表示环路的相位误差的第一值执行模运算获得。
[0033] 闩锁可以是频率闩锁或频率和相位闩锁。
[0034] 这里，应当注意，“频率是基准频率的倍数”将在广义上解释；也就是说，倍数频率等于基准频率的k倍，其中k等于或大于1。
[0035] 例如，我们还可以假设，如果相位误差在绝对值上低于
阈值，则检测到环路锁定。
[0036] 本领域技术人员将能够基于环路的应用和/或特性来选择该阈值的值。
[0037] 作为非限制性示例，可以选择在13.56MHz处约30度的阈值。
[0038] “第一载波信号”意指例如将被生成并且将被注入到以卡模式模拟的对象(例如：物体)的接收和传输电路装置中的时钟信号。
[0039] “第二载波信号”意指例如将被生成并且将被注入到对象读取器的接收和传输电路装置中的时钟信号。第二信号也具有相同的基准频率，以便提供同步通信。
[0040] 振荡器由第一控制信号(通常，数字控制字)控制，以便生成第二载波信号，第二载波信号的频率与施加到其输入的第一控制信号成比例。当出现上述问题时，第一控制信号受表示相位误差的第一值的影响，使得难以或不可能实现锁相环的收敛，导致不稳定。因此，振荡器有利地由表示误差的第二值生成的第二控制信号控制。
[0041] 由于对第一值的模运算，表示误差的第二值远低于第一值。以这种方式，可以使锁相环快速收敛，同时减小
相位漂移。
[0042] 仅在锁相环锁定之后，才可以生成表示误差的第二值。这是因为在锁定之前，模运算可能导致相位跳跃。因此，仅在检测到锁定之后才有利地激活模运算。
[0043] 如上所述，振荡器可以递送频率等于基准频率的k倍(其中k总是大于1，例如867.84MHz的频率)或者基准频率本身的信号。如果k总是大于1，则该频率将被分频，以便产生基准频率，从而允许读取器和以卡模式模拟的对象(例如：物体)之间的同步。
[0044] 显然，如果信号在基准频率(k＝1)，则频率将不被分频。
[0045] 还应当注意，锁相环是数字的，这有利地使得环路能够稳定，即使是在高相位裕度(例如大于50°的裕度)的情况下。
[0046] 根据一个实施例，第一值是包括第一位序列的数字字，并且模运算包括选择表示第二位序列的最低有效位，第二位
序列表示第二值。
[0047] 模运算使得可以显著减小表示环路的相位误差的第一值，从而产生第二值。例如，如果第一值是67，则锁相环将尝试减少误差，并且这可能需要一些时间才能使环路收敛到0。在这种情况下，模运算包括例如选择“1000011”(对应于67)的第一序列的最低有效位，例如“0000011”(对应于3)。因此误差等于3。
[0048] 重复该操作以使相位误差趋于0并且因此使锁相环快速收敛。
[0049] 根据一个实施例，方法包括，在通过环路进行闩锁之前，通过掩模和/或乘法因子对第一载波信号的频率进行掩蔽和/或相乘。
[0050] 掩蔽
数字信号的频率意指
掩蔽信号的某些周期，并且因此可能与频率分频有关。
[0051] 由于模运算，锁相环的
稳定性与第一载波信号的频率无关。因此，第一载波信号的频率可以乘以乘法因子，以使得以卡模式模拟的设备能够在第一载波信号的上升沿和下降沿上操作。
[0052] 根据系统及其组件的要求(例如天线及其品质因数)，可以通过掩模掩蔽第一载波信号的频率。
[0053] 应当注意，可以仅执行两个操作中的一个或连续地执行它们。
[0054] 根据一个实施例，掩模或乘法因子是可调整的。
[0055] 可以由状态机基于不同的参数(例如天线的品质因数)来选择掩模或乘法因子。
[0056] 还可以选择固定的乘法因子。
[0057] 根据另一方面，提出了一种能够使用主动负载调制与读取器进行非接触式通信的对象(例如：物体)。该对象包括：输入，用于接收由读取器传送的第一载波信号；输出，用于递送从数字锁相环的受控振荡器的输出信号提取的第二载波信号；以及同步电路，被配置为用于使第一载波信号和第二载波信号同步。同步电路包括检测器和控制器，检测器被配置为检测环路的锁定，只要检测器没有检测到环路的锁定，通过利用第一控制信号来控制振荡器，将振荡器的输出信号的频率闩锁在基准频率的倍数的频率上，第一控制信号从表示锁相环的相位误差的第一值生成；以及在检测器检测到锁定之后，通过利用第二控制信号来控制振荡器而继续闩锁，第二控制信号从由第一模
块递送的第二值生成，第一模块被配置为对表示环路的相位误差的第一值执行模运算。
[0058] 根据一个实施例，第一值是包括第一位序列的数字字，第一模块被配置为通过选择表示第二位序列的最低有效位来执行该运算，第二位序列表示第二值。
[0059] 根据一个实施例，同步电路包括：第二模块，被配置为在通过环路进行闩锁之前，利用掩模掩蔽第一载波信号的频率；以及第三模块，被配置为在通过环路进行闩锁之前，将第一载波信号的频率乘以乘法因子。
[0060] 第三模块可以具有常规结构，或者可以包括例如法国专利申请号1752114中描述的
倍频器，该申请通过引用并入本文。
[0061] 根据一个实施例，分频因子或乘法因子是可调整的。
[0062] 根据一个实施例，锁相环包括比例积分
滤波器，其被配置为对表示相位误差的第一值和表示相位误差的第二值进行滤波。
[0063] 对象可以是例如以卡模式模拟的蜂窝移动电话。
附图说明
[0064] 通过阅读不以任何方式限制的实施例和应用的详细描述以及附图，本发明的其他优点和特性将变得显而易见，其中：
[0065] 图1至图3、图4A、图4B、图4C、图5和图6以示意性方式示出了本发明的不同应用和实施例。
具体实施方式
[0066] 在图1中，附图标记TG表示例如蜂窝移动电话的对象(例如：物体)，其包括用于电话通信的天线ANT1。在这种情况下，对象以卡模式模拟，并且可以例如使用主动负载调制(称为ALM(表示“主动负载调制”))，经由另一个天线ANT2(例如，感应线圈)与读取器RD通信。
[0067] 为了与读取器RD通信，对象(例如：物体)TG包括同步电路MSYNC，同步电路MSYNC被配置为在处理之后经由输入端子2000接收具有13.56MHz频率的第一载波信号CLK。该频率是在对象(例如：物体)与读取器RD通信期间使用同步电路MSYNC与对象TG同步的基准频率。
[0068] 对象TG包括：第一模块MD1，被配置为执行模运算；第二模块MD2，被配置为利用掩模掩蔽信号的频率；以及第三模块MF，在这种情况下是倍频器，被配置为使信号的频率乘以一个因子。
[0069] 倍频器MF被配置为经由其输入端子98接收第一载波信号CLK，并且经由其输出端子99递送其频率已乘以因子的第一载波信号CLK，在这种情况下为SIG8。然后，该信号SIG8经由输入端子2000被递送到同步电路MSYNC。
[0070] 同步电路MSYNC包括第二模块MD2，第二模块MD2被配置为使用掩模来掩蔽信号SIG8的频率。
[0071] 第二模块MD2由状态机MA控制，状态机MA被配置，使得它基于不同的参数(例如天线ANT2的因子)，将第一控制信号CMD1(经由状态机MA的输出端子3002)递送到第二模块MD2(经由第二模块MD2输入端子3001)。
[0072] 状态机MA还被配置为经由其输出端子3003将第二控制信号CMD2递送到倍频器MF的输入端子3000。
[0073] 一种备选方案是将频率连续乘以固定的乘法因子。在这种情况下，状态机MA不再耦合到倍频器MF。
[0074] 第二模块MD2包括寄存器MO，寄存器MO被配置为存储由状态机MA的控制信号CMD1定义的值SIG3。第二模块MD2还包括第二模块GAT，第二模块GAT被配置为经由其输入端子10接收信号SIG8，并且掩蔽信号SIG8以便经由其输出端子11递送信号clex。
[0075] 同步电路MSYNC包括数字锁相环DPLL，数字锁相环DPLL包括由数字信号(数字字)控制的振荡器DCO，并且被配置为经由其输入1000接收信号clex并且在振荡器DCO的输出20上递送信号SIG4，信号SIG4的频率是基准频率的倍数，例如64×13.56MHz。
[0076] 然后，信号SIG4被处理，以经由输出24提供基准频率的第二载波信号OUT。
[0077] 为此，锁相环DPLL包括加法器-减法器，加法器-减法器被配置为经由其输入端子30接收信号clex，并且经由其输出端子31递送信号ERR1。信号ERR1是表示锁相环的相位误差的第一值的数字信号。
[0078] 锁相环DPLL还包括第一模块MD1，第一模块MD1被配置为在其输入端子32上接收信号ERR1，并且经由其输出端子33递送信号ERR2。第一模块MD1被配置为对信号ERR1执行模运算。运算的结果是信号ERR2，它表示环路相位误差的第二值。
[0079] 然后，信号ERR2被发送到锁相环DPLL的
数字滤波器DF的输入端子34，数字滤波器DF被配置为将第一控制信号VAL1或第二控制信号VAL2递送到振荡器DCO的输入19。
[0080] 有利地，数字滤波器DF可以是比例积分型，使得能够通过适当选择滤波器的极点来维持环路DPLL的稳定性。
[0081] 显然，本领域技术人员可以使用具有相同特性的任何数字滤波器。同步电路MSYNC还包括检测器MD，检测器MD被配置为检测环路DPLL的锁定。
[0082] “锁定”意指锁相环闩锁并且变为稳定所需的时间。在该阶段期间，环路的一些组件(图2种示出)饱和。
[0083] 为了检测锁定，锁相环DPLL被配置为经由其输出端子53将表示环路的相位误差的信号SIG10符号递送到检测器MD的输入端子52。
[0084] 检测器MD被配置为将信号SIG10与阈值进行比较，并且如果相位误差在绝对值上低于阈值，则递送高状态的信号SIG6。
[0085] 换句话说，如果信号SIG6处于高状态，则检测到环路的锁定。
[0086] 检测器MD被配置为(经由输出端子54)将信号SIG6递送到控制器MC(经由输入端子80)。
[0087] 控制器MD被配置为经由输出端子81将控制信号CTRL递送到第一模块MD1的输入端子56。控制信号CTRL被配置为：取决于其状态，禁用第一模块MD1直到环路被锁定，或者在
锁定环路DPLL之后，激活第一模块MD1以使其执行模运算。
[0088] 另一种备选方案是：第一状态使得能够例如在环路DPLL的锁定阶段期间执行模8×64运算，以避免对环路DPLL的操作产生不利影响，以及第二状态使得能够在锁定环路后执行模64运算。
[0089] 如果第一模块MD1未被激活，则它将不执行模运算，并且信号ERR1将与信号ERR2相同。换句话说，第一模块MD1的输出端子33将递送信号ERR1。在这种情况下，数字滤波器DF被配置为递送第一控制信号VAL1。
[0090] 如果第一模块MD1被激活，则它将执行模运算，并且数字滤波器DF将经由输出35递送第二控制信号VAL2。
[0091] 图2示出了锁相环DPLL的详细视图。
[0092] 锁相环DPLL包括累加器ACC，累加器ACC被配置为经由第一输入端子12由第一载波信号clex计时，并且还被配置为经由第二输入端子506接收数值N1(在这种情况下，64)，并且经由第三输入端子36接收由累加器ACC经由输出端子13递送的信号acc_out。
[0093] 信号acc_out经由加法器-减法器ST的输入端子30被递送到加法器-减法器ST，加法器-减法器ST将通过其输出端子31递送信号ERR1。信号ERR1经由第一模块MD1的输入端子32被接收，第一模块MD1被配置为递送信号ERR2并且由控制器MD递送的信号CTRL控制。
[0094] 信号ERR2经由加法器的第一输入端子6001被发送到加法器。加法器还被配置为经由其第二输入端子6000接收表示静态相位误差的信号off，以便补偿匹配电路到天线的相位误差。
[0095] 加法器add被配置为经由其输出端子6002递送表示信号ERR1和信号off之间的相加结果的信号SIG2。
[0096] 数字滤波器DF被配置为经由其输入端子34接收信号SIG2，并且根据第一模块MD1的操作模式，经由其输出端子35将第一控制信号VAL1或第二控制信号VAL2递送到振荡器DCO的输入端子19。
[0097] 振荡器DCO被配置为经由其输出端子20递送信号SIG4，信号SIG4将被发送到计数器-
分频器cnt(在这种情况下为64分频器)，计数器-分频器cnt被配置为经由输出端子24递送第二载波信号OUT，并且经由其输出端子6003将表示数值计数结果的信号cnt_out递送到加法器-减法器ST的输入端子60。
[0098] 在这种情况下，上面描述的电路有利地是数字的，因为它使得锁相环能够具有大于50°的相位裕度，从而允许环路被稳定。
[0099] 图3示意性地示出了第一模块MD1在被激活时执行的模运算。
[0100] 在这种情况下，表示环路DPLL的相位误差的信号ERR1是由7个位组成的信号，其表示第一无符号序列SQ1。
[0101] 假定信号ERR1具有值67，等于序列SQ1“1000011”。模运算在于选择第一序列的最低有效位PF(在这种情况下为“000011”)，以形成7个位的第二序列SQ2(在这种情况下为“0000011”，表示数值3)。
[0102] 在这种情况下，数值3是表示锁相环DPLL的相位误差的信号ERR2。
[0103] 因此，模运算允许在误差ERR1上进行大的减小，并且将被递送到振荡器DCO的控制信号因此将导致小的校正，使得环路能够更快地收敛。
[0104] 图4A示意性地示出了本发明的一个实施例。
[0105] 第一图表gr1表示由累加器ACC递送的信号acc_out与由计数器-分频器cnt递送的信号cnt_out随时间的变化。
[0106] 第二图表gr2表示相位误差E随时间的变化，相位误差E等于信号acc_cnt和信号cnt_out之间的差。可以注意到，由于锁相环DPLL的作用，误差E逐渐减小，并且在P3处趋向于0。
[0107] 时段P1对应于不存在第一载波信号CLK的时段。由从第一载波信号CLK提取的信号clex计时的累加器ACC是固定的，因此信号acc_out在时段P1期间不改变。
[0108] 信号cnt_out由振荡器DCO计时，并且因此继续增加。不能计算相位误差E，因为加法器-减法器ST也由信号clex计时。这由第二图表gr2的时段P5表示，在第二图表gr2中可以看出贯穿表示不存在第一载波信号CLK的整个时段P1，误差E不再变化。
[0109] 当第一载波信号再次出现时，可以看出，尽管由P2表示的信号acc_out和cnt_out之间存在较大差异，但误差E不显著(P4)并且趋于0。这是由于模运算(在这种情况下是模64操作)，它提供了误差E的显著减少并且确保了良好的相位
跟踪。
[0110] 还可以看出，在计数器-分频器cnt饱和之后，误差E也趋于0。因此锁相环更快地收敛，从而使得能够提供良好的相位跟踪。
[0111] 图4B示出了根据本发明的一个实施例的锁相环DPLL的行为随时间的变化。
[0112] 在存在第一载波信号CLK期间可以看到表示锁相环DPLL的锁定阶段的第一时段S1。
[0113] 当环路已经被锁定时，最初处于低状态的信号SIG6变为高状态。
[0114] 然后，在时段FR期间不存在第一载波信号CLK，由于cnt_out和acc_out之间的偏移，在第一载波信号CLK返回之后，导致锁相环的相位误差E的跳跃SA。由于模的作用，可以注意到锁相环DPLL在第一载波信号CLK的每次返回时快速收敛，从而避免相位漂移。
[0115] 锁相环DPLL的快速收敛使得第一载波信号CLK的上升沿与第二载波信号OUT的上升沿对准，并且因此使两个信号同步。
[0116] 图4C示出了根据本发明的一个实施例的环路DPLL的行为随时间的变化，并且更准确地，在对象TG对读取器RD的响应的快速突发的情况下的环路DPLL的行为随时间的变化。
[0117] 在这种情况下，在传输的每次突发之后，天线ANT2中的剩余
能量限制了时段FR的持续时间。然后，第一载波信号CLK针对较短的时间可用，因此信号clex具有较低的频率。如果没有模的作用，这会导致相位漂移。
[0118] 在这种情况下，由于模的作用，在环路DPLL的锁定(时段S1)之后，可以使环路在时段S2期间快速收敛，并且可以使第一载波信号CLK的上升沿与第二载波信号OUT的上升沿对准。因此，不管第一载波信号CLK的
采样频率如何，第一载波信号CLK的上升沿和第二载波信号OUT的上升沿都被对准。
[0119] 图5示出了第二模块MD2对信号clex的作用。
[0120] 在数据传输TX期间，数据被编码(在这种情况下，通过BPSK编码)，以通过B类协议以848kbps的速度进行传输，并且在每次传输时进行位反转。编码产生第一载波信号CLK，其在每个脉冲之间包括13.56MHz的32个周期。
[0121] 在没有模和滤波器DF的作用的情况下(这避免了需要允许不存在第一载波信号CLK的时段)，锁相环DPLL不再能够在任何情况下与读取器RD的
相位同步。这导致信号具有较低的频率，从而限制了锁相环DPLL的通带，导致不稳定。
[0122] 为了保持最宽的通带，以便优化各种模块的噪声抑制和锁相环DPLL的频率的变化，有利地尽可能地执行相位误差的校正。
[0123] 为此，即使信号CLK不是周期性的，尽可能地恢复从读取器的电磁场提取的信号CLK的稳定周期也是有利的。因此，在这种上下文中，寄存器MO通过将信号SIG3发送到第二模块GAT，使得第一载波信号CLK能够被掩蔽，不是在所有32个周期中进行掩蔽，而是以最佳值(例如，被
指定为24、8或任何其他值)进行掩蔽，使得锁相环DPLL的通带能够加宽。
[0124] 分频因子由状态机MA基于多个参数(例如天线ANT2的品质因数)进行选择。
[0125] 图6示出了表示本发明的一个实施例的
流程图。
[0126] 步骤E1至E4对应于锁相环DPLL试图锁定其自身的时段。为此，在步骤E2中，加法器-减法器计算表示环路DPLL的相位误差的第一值的信号ERR1，导致在步骤E7中生成第一控制信号VAL1。
[0127] 然后，第一控制信号VAL1被递送到振荡器DCO，以便在步骤E8中对其进行频率闩锁。
[0128] 在环路已经被锁定之后(步骤E3)，检测器MD通过接收信号SIG10来检测锁定，并且将处于高状态的信号SIG6递送到控制器MC，控制器MC被配置为在步骤E5中激活第一模块MD1。
[0129] 加法器-减法器ST继续递送信号ERR1，将由第一模块MD1对信号ERR1执行模运算，从而在步骤E6中递送信号ERR2，并且导致在步骤E7中生成第二控制信号VAL2。
[0130] 然后，第二控制信号VAL2被递送到振荡器DCO，以便在步骤E8中对其进行频率闩锁。
[0131] 另外，本发明不限于这些实施例和应用，而是包括其所有变型。
[0132] 例如，可以通过修改计数器-分频器cnt和累加器ACC的深度来执行模运算。
[0133] 例如，可以通过修改计数器-分频器cnt和累加器ACC的深度来执行模运算。
