首页 / 专利库 / 信号处理 / 信号 / 射频信号 / 集成电路及具有经改进ASK解调的应答器电路

集成电路及具有经改进ASK解调的应答器电路

阅读:0发布:2022-09-07

专利汇可以提供集成电路及具有经改进ASK解调的应答器电路专利检索,专利查询,专利分析的服务。并且本 发明 大体上涉及集成 电路 及具有经改进ask解调的应答器电路。揭示的实例包含RF应答器电路(100),其具有: 信号 输入 节点 (106、108); 整流器 电路(110),其具有功率晶体管及 电流 镜电路(131)以生成整流器镜电流信号(k1*Ichg);限制器电路(109),其具有限制器晶体管及 电流镜 电路(132)以生成限制器镜电流信号(k2*Ilim);及解调器电路(130),其根据所述整流器及限制器镜电流信号(k1*Ichg、k2*Ilim)解调在所述信号输入节点(106、108)处接收到的移幅键控ASK RF信号(LFa、LFb),以生成表示在所述RF信号(LFa、LFb)中存在或缺少 阈值 量的 能量 的二进制解调器数据信号(DEMOD DATA)。,下面是集成电路及具有经改进ASK解调的应答器电路专利的具体信息内容。

1.一种应答器电路,其包括:
信号输入节点对,其从相关联应答器天线电路接收射频RF信号,所述信号输入节点对包含第一信号输入节点及第二信号输入节点;
整流器电路,其包含:
整流器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以选择性地传导整流器电流来从在所述信号输入节点对处接收到的所述RF信号生成或维持供应电压,及整流器电流镜晶体管,其连接到所述整流器功率晶体管以形成整流器电流镜电路来生成与所述整流器电流成比例的整流器镜电流信号;
限制器电路,其包含:
限制器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以在所述整流器晶体管不传导时选择性地传导对应于所述RF信号的限制器电流来限制所述信号输入节点对的电压,及
限制器电流镜晶体管,其连接到所述限制器功率晶体管以形成限制器电流镜电路来生成与所述限制器电流成比例的限制器镜电流信号;及
解调器电路,其接收所述整流器镜电流信号及所述限制器镜电流信号,所述解调器电路经配置以基于所述整流器镜电流信号及所述限制器镜电流信号生成二进制解调器数据信号,所述二进制解调器数据信号表示在所述信号输入节点对处接收到的所述RF信号中存在或缺少阈值量的能量
2.根据权利要求1所述的应答器电路,其中所述解调器电路包含:
第一比较器电路,其生成第一比较器输出信号,所述第一比较器输出信号在所述整流器镜电流信号大于第一阈值电流时具有第一状态且在所述整流器镜电流信号小于或等于所述第一阈值电流时具有第二状态;
第二比较器电路,其生成第二比较器输出信号,所述第二比较器输出信号在所述限制器镜电流信号大于第二阈值电流时具有第一状态且在所述限制器镜电流信号小于或等于所述第二阈值电流时具有第二状态;及
逻辑电路,其在所述第一及第二比较器输出信号中的任一者处于所述第一状态时生成呈第一状态的所述解调器数据信号以指示在所述RF信号中存在所述阈值量的能量,且在所述第一及第二比较器输出信号两者都处于所述第二状态时生成呈第二状态的所述解调器数据信号以指示在所述RF信号中缺少所述阈值量的能量。
3.根据权利要求2所述的应答器电路,其进一步包括:
多个应答器信道电路,其个别地包含:
信号输入节点对,其从相关联应答器天线电路接收射频信号,所述个别信号输入节点对包含第一信号输入节点及第二信号输入节点,
整流器电路,其包含:
整流器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以选择性地传导整流器电流来从在所述信号输入节点对处接收到的所述RF信号生成或维持供应电压,及整流器电流镜晶体管,其连接到所述整流器电组件以形成第一电流镜电路来生成与所述整流器电流成比例的整流器镜电流信号,及
限制器电路,其包含:
限制器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以在所述整流器晶体管不传导时选择性地传导对应于所述RF信号的限制器电流来限制所述信号输入节点对的电压,及
限制器电流镜晶体管,其连接到所述限制器晶体管以形成第二电流镜电路来生成与所述限制器电流成比例的限制器镜电流信号;且
其中所述解调器电路基于来自所述个别应答器信道电路的所述整流器镜电流信号及所述限制器镜电流信号生成所述解调器数据信号。
4.根据权利要求3所述的应答器电路,其进一步包括信道选择电路,所述信道选择电路包含:
加法电路,其加总所述整流器镜电流信号与所述限制器镜电流信号以针对所述个别应答器信道电路中的每一者创建场强度信号;
第三比较器电路,其比较对应于第一及第二应答器信道电路的所述场强度信号,及生成第三比较器输出信号,所述第三比较器输出信号在对应于所述第一应答器信道电路的所述场强度信号大于对应于所述第二应答器信道电路的所述场强度信号时具有第一状态,且在对应于所述第一应答器信道电路的所述场强度信号小于或等于对应于所述第二应答器信道电路的所述场强度信号时具有第二状态;及
逻辑电路,其具有输出以生成信道选择信号来选择所述应答器信道电路中的特定一者用于发射上行链路数据。
5.根据权利要求4所述的应答器电路,其进一步包括调制电容器电路,所述调制电容器电路包含:
调制电容器,其包含第一电容器节点及第二电容器节点;及
信道切换电路,其根据所述信道选择信号选择性地将所述调制电容器的所述电容器节点连接到所述应答器信道电路中的所选择的一者。
6.根据权利要求3所述的应答器电路,其进一步包括:
信道选择电路,其基于来自所述个别应答器信道电路的所述整流器镜电流信号及所述限制器镜电流信号生成信道选择信号,所述信道选择信号指示所述应答器信道电路中具有接收到的最高场强度的特定一者;
调制电容器,其包含第一电容器节点及第二电容器节点;及
信道切换电路,其根据所述信道选择信号选择性地将所述调制电容器的所述第一及第二电容器节点连接到所述应答器信道电路中的所述特定一者。
7.根据权利要求1所述的应答器电路,
其中所述整流器电路是全桥整流器,其包含:
第一半桥整流器电路,其包含:
第一上晶体管,其连接于第一供应节点与所述第一信号输入节点之间,二极管连接的第一下晶体管,其连接于所述第一信号输入节点与第二供应节点之间以选择性地传导第一整流器电流,及
第一整流器电流镜晶体管,其连接到所述第一下晶体管以形成第一整流器电流镜电路来生成与所述第一整流器电流成比例的第一整流器镜电流信号,及
第二半桥整流器电路,其包含:
第二上晶体管,其连接于所述第一供应节点与所述第二信号输入节点之间,二极管连接的第二下晶体管,其连接于所述第二信号输入节点与所述第二供应节点之间以选择性地传导第二整流器电流,及
第二整流器电流镜晶体管,其连接到所述第二下晶体管以形成第二整流器电流镜电路来生成与所述第二整流器电流成比例的第二整流器镜电流信号;且
其中所述解调器电路经配置以基于所述第一及第二整流器镜电流信号及所述限制器镜电流信号生成所述解调器数据信号。
8.根据权利要求7所述的应答器电路,其中所述第一及第二下晶体管是具有连接到所述第二供应节点的漏极及栅极端子的二极管连接的NMOS晶体管。
9.根据权利要求7所述的应答器电路,
其中所述限制器电路包含:
第一限制器功率晶体管,其耦合于所述第一供应节点与所述第一信号输入节点之间以选择性地传导第一限制器电流,
第一限制器电流镜晶体管,其连接到所述第一限制器功率晶体管以形成第一限制器电流镜电路来生成与所述第一限制器电流成比例的第一限制器镜电流信号,第二限制器功率晶体管,其耦合于所述第一供应节点与所述第二信号输入节点之间以选择性地传导第二限制器电流,及
第二限制器电流镜晶体管,其连接到所述第二限制器功率晶体管以形成第二限制器电流镜电路来生成与所述第二限制器电流成比例的第二限制器镜电流信号;
其中所述解调器电路经配置以基于所述第一及第二整流器镜电流信号及所述第一及第二限制器镜电流信号生成所述解调器数据信号。
10.根据权利要求1所述的应答器电路,
其中所述限制器电路包含:
第一限制器功率晶体管,其耦合于第一供应节点与所述第一信号输入节点之间以选择性地传导第一限制器电流,
第一限制器电流镜晶体管,其连接到所述第一限制器功率晶体管以形成第一限制器电流镜电路来生成与所述第一限制器电流成比例的第一限制器镜电流信号,第二限制器功率晶体管,其耦合于所述第一供应节点与所述第二信号输入节点之间以选择性地传导第二限制器电流,及
第二限制器电流镜晶体管,其连接到所述第二限制器功率晶体管以形成第二限制器电流镜电路来生成与所述第二限制器电流成比例的第二限制器镜电流信号;
其中所述解调器电路经配置以基于所述整流器镜电流信号及所述第一及第二限制器镜电流信号生成所述解调器数据信号。
11.根据权利要求10所述的应答器电路,其中所述第一及第二限制器功率晶体管是PMOS晶体管。
12.一种集成电路IC,其包括:
信号输入节点对,其从相关联应答器天线电路接收射频RF信号,所述信号输入节点对包含第一信号输入节点及第二信号输入节点;
外部可存取的第一端子,其连接到所述第一信号输入节点;
外部可存取的第二端子,其连接到所述第二信号输入节点;
整流器电路,其从在所述信号输入节点对处接收到的所述RF信号生成供应电压,所述整流器电路包含:
整流器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以选择性地传导整流器电流来从在所述信号输入节点对处接收到的所述RF信号生成或维持供应电压,及整流器电流镜晶体管,其连接到所述整流器功率晶体管以形成整流器电流镜电路来生成与所述整流器电流成比例的整流器镜电流信号;
限制器电路,其包含:
限制器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以在所述整流器晶体管不传导时选择性地传导对应于所述RF信号的限制器电流来限制所述信号输入节点对的电压,及
限制器电流镜晶体管,其连接到所述限制器功率晶体管以形成限制器电流镜电路来生成与所述限制器电流成比例的限制器镜电流信号;及
解调器电路,其接收所述整流器镜电流信号及所述限制器镜电流信号,所述解调器电路经配置以基于所述整流器镜电流信号及所述限制器镜电流信号生成二进制解调器数据信号,所述二进制解调器数据信号表示在所述信号输入节点对处接收到的所述RF信号中存在或缺少阈值量的能量。
13.根据权利要求12所述的IC,其中所述解调器电路包含:
第一比较器电路,其生成第一比较器输出信号,所述第一比较器输出信号在所述整流器镜电流信号大于第一阈值电流时具有第一状态且在所述整流器镜电流信号小于或等于所述第一阈值电流时具有第二状态;
第二比较器电路,其生成第二比较器输出信号,所述第二比较器输出信号在所述限制器镜电流信号大于第二阈值电流时具有第一状态且在所述限制器镜电流信号小于或等于所述第二阈值电流时具有第二状态;及
逻辑电路,其在所述第一及第二比较器输出信号中的任一者处于所述第一状态时生成呈第一状态的所述解调器数据信号以指示在所述RF信号中存在所述阈值量的能量,且在所述第一及第二比较器输出信号两者都处于所述第二状态时生成呈第二状态的所述解调器数据信号以指示在所述RF信号中缺少所述阈值量的能量。
14.根据权利要求13所述的IC,其进一步包括:
多个应答器信道电路,其个别地包含:
信号输入节点对,其从相关联应答器天线电路接收射频信号,所述个别信号输入节点对包含第一信号输入节点及第二信号输入节点,
整流器电路,其包含:
整流器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以选择性地传导整流器电流来从在所述信号输入节点对处接收到的所述RF信号生成或维持供应电压,及整流器电流镜晶体管,其连接到所述整流器电组件以形成第一电流镜电路来生成与所述整流器电流成比例的整流器镜电流信号,及
限制器电路,其包含:
限制器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以在所述整流器晶体管不传导时选择性地传导对应于所述RF信号的限制器电流来限制所述信号输入节点对的电压,及
限制器电流镜晶体管,其连接到所述限制器晶体管以形成第二电流镜电路来生成与所述限制器电流成比例的限制器镜电流信号;且
其中所述解调器电路基于来自所述个别应答器信道电路的所述整流器镜电流信号及所述限制器镜电流信号生成所述解调器数据信号。
15.根据权利要求14所述的IC,其进一步包括:
信道选择电路,其基于来自所述个别应答器信道电路的所述整流器镜电流信号及所述限制器镜电流信号生成信道选择信号,所述信道选择信号指示所述应答器信道电路中具有接收到的最高场强度的特定一者;
调制电容器,其包含第一电容器节点及第二电容器节点;及
信道切换电路,其根据所述信道选择信号选择性地将所述调制电容器的所述第一及第二电容器节点连接到所述应答器信道电路中的所述特定一者。
16.根据权利要求12所述的IC,
其中所述整流器电路是全桥整流器,其包含:
第一半桥整流器电路,其包含:
第一上晶体管,其连接于第一供应节点与所述第一信号输入节点之间,二极管连接的第一下晶体管,其连接于所述第一信号输入节点与第二供应节点之间以选择性地传导第一整流器电流,及
第一整流器电流镜晶体管,其连接到所述第一下晶体管以形成第一整流器电流镜电路来生成与所述第一整流器电流成比例的第一整流器镜电流信号,及
第二半桥整流器电路,其包含:
第二上晶体管,其连接于所述第一供应节点与所述第二信号输入节点之间,二极管连接的第二下晶体管,其连接于所述第二信号输入节点与所述第二供应节点之间以选择性地传导第二整流器电流,及
第二整流器电流镜晶体管,其连接到所述第二下晶体管以形成第二整流器电流镜电路来生成与所述第二整流器电流成比例的第二整流器镜电流信号;且其中所述解调器电路经配置以基于所述第一及第二整流器镜电流信号及所述限制器镜电流信号生成所述解调器数据信号。
17.根据权利要求12所述IC,
其中所述限制器电路包含:
第一限制器功率晶体管,其耦合于所述第一供应节点与所述第一信号输入节点之间以选择性地传导第一限制器电流,
第一限制器电流镜晶体管,其连接到所述第一限制器功率晶体管以形成第一限制器电流镜电路来生成与所述第一限制器电流成比例的第一限制器镜电流信号,第二限制器功率晶体管,其耦合于所述第一供应节点与所述第二信号输入节点之间以选择性地传导第二限制器电流,及
第二限制器电流镜晶体管,其连接到所述第二限制器功率晶体管以形成第二限制器电流镜电路来生成与所述第二限制器电流成比例的第二限制器镜电流信号;
其中所述解调器电路经配置以基于所述第一及第二整流器镜电流信号及所述第一及第二限制器镜电流信号生成所述解调器数据信号。
18.一种多信道RFID应答器系统,其包括:
多个应答器天线电路,其接收射频RF信号,所述个别应答器天线电路包含具有电感的天线及电容器,所述个别天线以彼此不同的定向而定位
多个应答器信道电路,其个别地包含:
信号输入节点对,其连接到所述应答器天线电路中的对应一者,所述信号输入节点对包含第一信号输入节点及第二信号输入节点,
整流器电路,其从在所述信号输入节点对处接收到的所述RF信号生成供应电压,所述整流器电路包含:
整流器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以选择性地传导整流器电流来从在所述信号输入节点对处接收到的所述RF信号生成或维持供应电压,及整流器电流镜晶体管,其连接到所述整流器功率晶体管以形成整流器电流镜电路来生成与所述整流器电流成比例的整流器镜电流信号,及
限制器电路,其包含:
限制器功率晶体管,其连接到所述第一及第二信号输入节点中的一者以在所述整流器晶体管不传导时选择性地传导对应于所述RF信号的限制器电流来限制所述信号输入节点对的电压,及
限制器电流镜晶体管,其连接到所述限制器功率晶体管以形成限制器电流镜电路来生成与所述限制器电流成比例的限制器镜电流信号;及
解调器电路,其基于来自所述应答器信道电路中的每一者的所述整流器镜电流信号及所述限制器镜电流信号生成二进制解调器数据信号,所述二进制解调器数据信号表示在所述信号输入节点对处接收到的所述RF信号中存在或缺少阈值量的能量。
19.根据权利要求18所述的系统,其中所述解调器电路包含:
第一比较器电路,其生成第一比较器输出信号,所述第一比较器输出信号在来自所述应答器信道电路的所述整流器镜电流信号的和大于第一阈值电流时具有第一状态,且在所述整流器镜电流信号的所述和小于或等于所述第一阈值电流时具有第二状态;
第二比较器电路,其生成第二比较器输出信号,所述第二比较器输出信号在来自所述应答器信道电路的所述限制器镜电流信号的和大于第二阈值电流时具有第一状态,且在所述限制器镜电流信号的所述和小于或等于所述第二阈值电流时具有第二状态;及逻辑电路,其在所述第一及第二比较器输出信号中的任一者处于所述第一状态时生成呈第一状态的所述解调器数据信号以指示在所述RF信号中存在所述阈值量的能量,且在所述第一及第二比较器输出信号两者都处于所述第二状态时生成所述解调器数据信号以指示在所述RF信号中缺少所述阈值量的能量。
20.根据权利要求18所述的系统,其进一步包括:
信道选择电路,其基于来自所述个别应答器信道电路的所述整流器镜电流信号及所述限制器镜电流信号生成信道选择信号,所述信道选择信号指示所述应答器信道电路中具有接收到的最高场强度的特定一者;
调制电容器,其包含第一电容器节点及第二电容器节点;及
信道切换电路,其根据所述信道选择信号选择性地将所述调制电容器的所述第一及第二电容器节点连接到所述应答器信道电路中的所述特定一者。

说明书全文

集成电路及具有经改进ASK解调的应答器电路

[0001] 相关申请案的参考
[0002] 本申请案涉及与本申请案(代理人档案号码TI-77298)同时申请的标题为“集成电路 及具有用于3D应答器上行链路调制的共享调制电容器的应答器电路(INTEGRATED CIRCUITS AND TRANSPONDER CIRCUITRY WITH SHARED MODULATION CAPACITOR FOR 3D TRANSPONDER UPLINK MODULATION)”、发明者署名为恩斯 特·乔治·穆勒(Ernst Georg Muellner)的共同拥有及共同指派的第号美国专利申请案,所述 美国专利申请案特此以全文引用方式并入本文中。

技术领域

[0003] 本发明大体上涉及无线电接收器及发射器,且更特定来说,涉及多信道射频识别 (RFID)应答器及系统。

背景技术

[0004] RFID应答器通常是小型装置,其可包含用于对内部电路供电的电池,但通常使用 可从由RFID读取器生成的RF场采集的能量进行操作。低功率应答器通常以零内部功 率开始操作且使用通过应答器天线接收到的能量生成内部供应功率。在操作中,应答器 从读取器接收特定RF信号,且通过发射具有可由读取器检测到的具体特性的RF信号 来做出响应。由读取器及应答器生成的RF信号通常用数据调制,从而允许读取器与应 答器之间的数据交换。低功率RF应答器的此特征在多种应用中有用,例如汽车装置。 RF应答器包含天线,其用于从读取器接收信号及/或能量,也用于将数据发射到读取器。 数据及功率接收通常取决于读取器天线与应答器天线的相对定向。
[0005] 多信道(例如,3-D)应答器在读取器与应答器的相对定位是可变的情况下有用。举例 来说,汽车防盗器系统包含定位于交通工具中的固定位置中的RFID读取器,且3-D应 答器被安装到钥匙扣。如果交通工具的RFID读取器正确地检测到钥匙扣应答器,那么 可允许用户进入交通工具及/或准许用户按启动按钮来启动交通工具。然而,固定RFID 读取器天线与钥匙扣安装的应答器天线的相对定位是不确定的。因此,此类防盗器系统 通常使用3-D应答器天线布置,其中一组三根天线以互相正交的定向安装在钥匙扣上。 数据从读取器到应答器的初始发射称为下行链路通信。一旦应答器从读取器接收到数 据,应答器就用发射的信息回复,这称为上行链路通信。
[0006] 下行链路通信通常由针对不同数据状态调制载波信号的振幅的读取器装置完成。举 例来说,读取器可在给定载波频率下发射预定义最小振幅或高于预定义最小振幅的RF 信号来表示第一数据状态(例如,“1”),及在载波频率不发射信号或发射小于预定义最 小振幅的信号来表示第二二进制状态(例如,“0”)。可使用其它可能ASK调制方案(例 如)基于不同可检测到的信号振幅提供三种或三种以上可辨别的数据状态。在许多应用 中,应答器必须以低功率耗散解调具有输入信号的十分广泛的动态范围的ASK信号, 尤其是在应答器从接收到的RF信号采集能量的情况下。一种可能方法是使用包络检测 电路形成解调,例如整流器及低通滤波器,来提供信号以用于进行阈值比较。然而,针 对不同场强度及天线状况,包络可显著变化,且所得ASK解调通常是不可靠的。类似 包络检测可用于选择多个(例如,三个)应答器天线中的一者用于上行链路通信。

发明内容

[0007] 揭示的实例包含单信道或多信道RF应答器电路,其具有信号输入节点;整流器电 路,其具有功率晶体管及电流镜电路以生成整流器镜电流信号;及限制器电路,其具有 限制器晶体管及电流镜电路以生成限制器镜电流信号。所述应答器包含解调器电路,其 根据所述整流器及限制器镜电流信号解调在所述信号输入节点处接收到的ASK经调制 RF信号,以生成表示在所述RF信号中存在或缺少阈值量的能量的二进制解调器数据信 号。在某些实例中,应答器电路包含信道选择电路,其基于来自所述整流器及限制器的 所述镜电流信号选取多个应答器电路中具有最高信号电平的特定一者以用于上行链路 通信。附图说明
[0008] 图1是具有3-D应答器的多信道RFID系统的示意图。
[0009] 图2是图1的应答器中的实例共享调制电容器电路的示意图。
[0010] 图3是图1的应答器中的信道及电容器选择的实例切换电路的示意图。
[0011] 图4是包含图1及2的3-D应答器的实例防盗器的示意图。
[0012] 图5是图1及2的应答器中的实例整流器、限制器及抽拔(pluck)电路的示意图。
[0013] 图6是图1及2的应答器中的实例交叉耦合全桥整流器电路的示意图。
[0014] 图7是图1及2的应答器中的实例NMOS限制器电路的示意图。
[0015] 图8是图1及2的应答器中的实例PMOS限制器电路的示意图。
[0016] 图9是图1及2的应答器中的实例时钟再生器电路的示意图。
[0017] 图10是时钟再生器波形的信号图。
[0018] 图11是图1及2的应答器中的上行链路振荡器电路的示意图。
[0019] 图12是图1及2的应答器中的实例双斜率振荡器时序电路的示意图。
[0020] 图13是上行链路振荡器波形的信号图。
[0021] 图14是图1及2的应答器中的实例双整流器二极管电流镜电路的示意图。
[0022] 图15是图1及2的应答器中的实例PMOS限制器电流镜电路的示意图。
[0023] 图16是图1及2的应答器中的实例二极管镜电流信号发生器电路的示意图。
[0024] 图17是图1及2的应答器中的实例限制器镜电流信号发生器电路的示意图。
[0025] 图18是图1及2的应答器中的实例场强度比较器电路的示意图。
[0026] 图19是场强度比较器波形的信号图。
[0027] 图20是图1及2的应答器中的实例防盗器电源开关电路的示意图。

具体实施方式

[0028] 在图中,相似元件符号始终指代相似元件,且各种特征不一定是按比例绘制。在以 下论述及权利要求书中,术语“包含(including/includes)”、“具有(having/has/with)”或其 变体希望以类似于术语“包括”的方式具包含性,且因此应被解译成意味着“包含(但不 限于)”。另外,术语“耦合(couple/coupled/couples)”希望包含间接或直接电或机械连接 或其组合。举例来说,如果第一装置耦合到第二装置或与第二装置耦合,那么所述连接 可为通过直接电连接或经由一或多个中介装置及连接的间接电连接。
[0029] 首先参考图1及2,揭示应答器电路100、集成电路101及多信道应答器系统,其 中电流镜电路用于从整流器及限制器电路获得信号以供ASK调制。揭示的实例使用来 自另外所需的电路盒的信息以供整流及限制,以便提供简单的低成本解调解决方案来减 轻或避免与使用整流器、低通滤波器及比较器电路的常规包络检测相关联的缺点。而且, 在某些实例中,电流镜信号也用于比较在多个应答器信道处的接收信号的场强度。此比 较的结果可用于选择特定多信道应答器信道电路以用于上行链路FSK通信来响应于来 自读取器装置的下行链路数据。
[0030] 图1说明具有形成于3-D应答器集成电路(IC)101中的应答器电路100的多信道 RFID系统。图2说明图1的应答器IC 101中的实例共享调制电容器电路的细节。应答 器电路101包含多个应答器信道电路102,其个别地经连接到对应天线电路104以接收 射频(RF)信号LFa、LFb。在说明的实例中,应答器IC 101包含三个应答器电路102-1(图 中的应答器1)、
102-2(应答器2)及102-3(应答器3)。在其它实例中,可使用任何整数 数目M个应答器电路
102,其中M大于1。在图1中,应答器信道电路102-1、102-2 及102-3分别与对应应答器天线电路104-1、104-2及104-3个别地相关联。个别应答器 天线电路104包含具有电感LA的天线及天线电路电容器CA。在一个实例中,图1的 应答器系统可用于机动车辆防盗器系统中,其中个别天线以不同于彼此的定向经定位于 钥匙扣中或用户钥匙装置中。举例来说,可使用三根互相正交天线以便促进应答器系统 与读取器116的天线118之间的RF通信。如图1中示意性地展示,读取器116将下行 链路数据DL发射到应答器系统,以由应答器天线电路104中的一或多者接收。在操作 中,应答器系统通过将上行链路数据UL从应答器天线电路104中的所选择一者发射到 读取器天线118来做出响应。
[0031] 个别应答器信道电路102-1、102-2及102-3包含包括第一信号输入节点106及第二 信号输入节点108的信号输入节点对。个别信号输入节点对106、108经耦合以从相关 联应答器天线电路104接收RF信号LFa、LFb。在说明的实例中,IC 101包含三个可外 部存取端子对103,例如,导电IC引脚或垫。端子对103个别地连接到对应信号输入节 点对106、108以从相关联应答器天线电路104接收对应RF信号LFa、LFb。在此实例 中,第一端子对包含经连接以将信号LFa1递送到第一应答器信道电路102-1的单个输 入节点106-1的端子103a-1,也包含经连接以将信号LFb1递送到第一应答器信道电路 102-1的单个输入节点108-1的端子103b-1。类似地,第二端子对包含经连接以将信号 LFa2连接到单个输入节点106-2的端子
103a-2及经连接以将信号LFb2递送到第二应答 器信道电路102-2的单个输入节点108-2的端子103b-2。另外,与第三应答器电路102-3 相关联的第三端子对包含经连接以将信号LFa3递送到单个输入节点106-3的端子103a-3 及经连接以将信号LFb3递送到信号输入节点108-3的端子103b-3。
[0032] 如图1中展示,个别应答器信道电路102包含连接到对应信号输入节点106及108 的信道整流器电路110,也包含也连接到信号输入节点106及108的信道限制器电路109。 下文结合图5、7及8说明及描述实例限制器电路的另外细节。在某些实例中,个别应 答器信道整流器电路110是交叉耦合全桥整流器电路。下文结合图5及6进一步说明及 描述实例信道整流器电路110。应答器信道整流器电路110在供应节点112处相对于参 考节点114的电压VSS从接收到的RF信号LFa、LFb生成供应电压VCL。应答器IC 101 进一步包含连接于供应电压节点112与参考节点114之间的负载电容器CL。如下文进 一步论述,全桥整流器电路或电路110的使用有利地促进对供应电压VCL与参考节点 电压VSS(例如,接地)之间的天线电压的控制。此又促进单个调制电容器120的切换共 享以使用FSK进行上行链路通信。在操作中,应答器IC 101的各种电路由供应电压VCL 供电,且整流器电路110使用源自在天线电路104中的一或多者处接收到的RF信号的 能量建立或维持供应电压VCL。以此方式,图1中说明的读取器116将能量(在图1中 示意性地展示为能量)递送到应答器IC 101。在某些实例中,IC 101唯一地由从相关联读 取器电路116接收到的能量供电。在其它实例中,IC 101可由相关联电池供电以至少部 分建立供应电压VCL(未展示),且整流器电路110可用于补充靠电池供电,或在电池被 放电时对IC 101供电。
[0033] 在操作中,与天线电路104中的一或多者处的RF信号LFa、LFb相关联的场的存 在会导致相关联应答器信道电路或电路102的限制器电路109及整流器电路110的两种 不同模式的操作。如果供应电压VCL并非是最大,那么供应电容器CL由接收到的信号 LFa、LFb通过传导电流通过整流器电路110的晶体管来进行充电。然而,如果供应电 压VCL已达到最大,那么限制器电路109操作以通过传导电流通过限制器电路109的 晶体管来限制场。在这两种情况下,接收到的信号的存在对应于电流流动通过限制器电 路109或整流器电路110的一或多个晶体管。在天线电路104处不存在场强度的情况下, 在电路109或110的这些晶体管中不存在电流流动。应答器电路100包含整流器电路110 中的电流镜电路(CMC)131,也包含限制器电路109中的电流镜电路132,以分别生成整 流器镜电流信号k1*Ichg及限制器镜电流信号k2*Ilim,如图1中展示。以此方式,应答器 电路100生成与场强度成比例的电流信号。而且,镜电流信号遵循由接收到的信号创建 的接收到的RF场且具有很少延迟。图1中的电路100进一步包含ASK解调器电路130, 其比较镜电流信号k1*Ichg及k2*Ilim与一或多个参考电流信号。在下文结合图16及17 描述的某些实例中,解调器电路130包含比较器或施密特(Schmitt)触发电路逻辑电路 以基于镜电流信号k1*Ichg及k2*Ilim在解调器输出134处生成经解调数据信号DEMOD DATA。DEMOD DATA信号表示在基于整流器镜电流信号k1*Ichg及限制器镜电流信号 k2*Ilim在信号输入节点对106、108处接收到的RF信号LFa、LFb中存在或缺少阈值量 的能量。
[0034] 如图1中进一步展示,整流器镜电流信号k1*Ichg及限制器镜电流信号k2*Ilim被提 供到信道选择电路124以通过比较来自不同应答器信道电路102的经镜像电流信号来检 测具有最强信号的天线电路104,如下文结合图18及19进一步详细地描述。信道选择 电路124基于来自个别应答器信道电路102的整流器镜电流信号k1*Ichg及限制器镜电流 信号k2*Ilim生成信道选择信号CHSEL,其指示应答器信道电路102中具有接收到的最 高场强度的特定一者。应答器电路100还包含具有第一电容器节点122a及第二电容器 节点122b的调制电容器122,也包含信道切换电路121,其根据信道选择信号CHSEL 选择性地将电容器节点122a、122b连接到所选择的应答器信道电路102。
[0035] 如图1中最好展示,应答器IC 101及其应答器电路100还包含调制电路,其具有电 容值为CM的可配置共享调制电容器122,及信道切换电路121,以选择性地将调制电 容器122连接到所选择的应答器信道电路102。另外,应答器电路100包含调制电路120、 126,其根据调制控制信号CAPSEL选择性地改变调制电容器122的电容值CM,例如 以使用所选择的应答器信道电路102使用频移键控(FSK)通信发射上行链路数据128。在 操作中,一旦应答器电路100从读取器116接收到下行链路数据DL,应答器电路100 就用上行链路数据128回复,并使用应答器电路102中的所选择一者将上行链路数据 UL发射到读取器116。对于FSK上行链路通信,应答器电路100选择性地改变共享调 制电容器122的电容值CM以使用包含调制电容CM、所选择的天线电路天线电感LA 及天线电路电容器CA的谐振天线电路修改RF信号频率。如迂回地论述,针对应答器 信道电路102中的每一者中的FSK信号调制复制切换电容器需要显著半导体裸片或芯片 面积,特别是对于具有三个天线电路104的3-D应答器来说。在典型的3-D应答器应用 中(例如,汽车防盗器系统),仅一个天线电路100用于将上行链路数据发射回到读取器 116。在说明的实例中,单个共享调制电容器电路120提供到应答器信道电路102中的 单个一者的选择连接以用于FSK上行链路经调制通信。因此,揭示的实例通过在三个应 答器信道之间共享电容器122提供关于节省半导体裸片面积的显著优点。
[0036] 参考图1到3,图2中的调制电容器122包含第一电容器节点122a及第二电容器节 点122b,其包含第一电容器节点122a及第二电容器节点122b。信道切换电路121根据 信道选择信号CHSEL选择性地将调制电容器122连接到所选择的信号输入节点对106、 108及相关联IC端子对103。可使用任何合适的切换电路121。图1及2示意性地说明 一组两个单极三掷开关(图2中的121a及121b),其中极点连接到第一电容器节点122a 及第二电容器节点122b,极点可选择地连接到所选择的对应信号输入节点106、108。 如图1及2中所见,信道选择电路124将信道选择信号CHSEL提供到共享调制电容器 电路120的控制输入125以操作信道切换电路121。图3展示其中信道切换电路121包 含互补旁通栅极,其个别地连接于调制电容器122的电容器节点122a、122b中的对应 一者与信号输入节点106、108中的对应一者之间。在图3仅展示单个互补旁通栅极电 路,其中反相器302接收对应信道选择输入信号CHSEL[j],其中j=1到3。来自反相器 302的输出信号控制PMOS晶体管303p的栅极电压,且信号CHSEL[j]直接控制NMOS 晶体管303n的栅极电压。在说明的实例中,图2的电路121a及
121b各自包含三个互 补旁通栅极,其中每一者包含NMOS晶体管303n及PMOS晶体管303p,如图3中展示。 图1及2中的信道选择电路124可使用任何合适的逻辑选择特定应答器信道电路102以 用于发射上行链路数据。举例来说,可根据在对应应答器信道电路102处从读取器
116 接收到的最大下行链路通信信号振幅选择上行链路发射信道电路102。
[0037] 如图2中最佳展示,共享调制电容器电路120包含电容器阵列200及调制控制电路 202,其连接到调制电容器122以根据调制控制信号CAPSEL选择性地修改调制电容器 122的电容CM。图1及2中的电容器选择电路126提供控制信号CAPSEL以选择调制 电容CM作为到共享调制电容器电路120的单个控制信号或多个控制信号及输入127。 图2的实例电容器阵列
200包含8个电容器C0、C1、C2、C3、C4、C5、C6及C7,且 调制控制电路202包含8个对应开关S0、S1、S2、S3、S4、S5、S6及S7。其它实施方 案是可能的,其中电容器阵列200包含任何整数数目N个电容器Ci,其中N大于1,且 调制控制电路202包含N个调制控制开关Si。在其中N大于3的某些实例中,电容器 选择电路126可提供控制信号CAPSEL以将共享调制电容CM设置成至少四个值中的一 者,从而允许四级FSK调制用于上行链路数据发射。个别电容器Ci包含连接到第一电 容器节点122a的第一电容器端子及连接到对应开关Si的第二电容器端子。个别调制控 制开关Si包含连接到对应电容器Ci的第二电容器端子的第一开关端子及连接到第二电 容器节点122b的第二端子,如图2中展示。
[0038] 在操作中,个别调制控制开关Si在对应开关控制信号MOSCAP[i]呈第一状态时将 对应电容器Ci的第二电容器端子电连接到第二电容器节点122b。开关Si在对应开关控 制信号MODCAP[i]呈第二状态时将对应电容器Ci的第二电容器端子从第二电容器节点 122b关断。以此方式,电容器选择电路126提供包含N个调制电容器开关控制信号 MODCAP[i]的N位控制信号127(CAPSEL),其中I=0到N-1(例如,MODCAP[0]、 MODCAP[1]、MODCAP[2]、MODCAP[3]、MODCAP[4]、MODCAP[5]、MODCAP[6] 及MODCAP[7])。N个开关控制信号MODCAP[0,i]个别地控制N个调制控制开关Si以 设置第一电容器节点122a与第二电容器节点122b之间的调制电容器122的电容CM。
[0039] 如图3中所见,在一个实例中,个别调制控制开关Si是互补旁通栅极,每一者具有 NMOS晶体管301n及PMOS晶体管301p。在图3中仅展示控制开关Si中的单个一者。 互补旁通栅极开关Si包含反相器300,其接收对应开关控制信号MODCAP[i]且提供输 出以控制PMOS晶体管301p的栅极电压。开关控制信号MODCAP[i]直接控制旁通栅极 NMOS晶体管301n的栅极电压。以此方式,控制信号CAPSEL确定N个电容器Ci中 的任何者是否连接于第一共享调制电容器节点122a与第二共享调制电容器节点122b之 间。在某些实例中,N个电容器Ci具有不同电容值。而且,在某些实例中,N个电容器 Ci的电容值经二进制加权,尽管并非是对所有可能实施例的严格要求。在图2的实例中, 八个电容器C0、C1、C2、C3、C4、C5、C6及C7具有基于电容单元“C”的对应二进 制加权值,其中C0=C,C1=2C,C2=4C、C3=8C、C4=16C、C5=32C、C6=64C及C7=128C, 尽管并非是对所有可能实施例的严格要求。二进制加权电容器C0到C7的选择有利地促 进范围调整来适应不同发射天线电感值LA,且根据调制控制信号CAPSEL允许两个或 两个以上电容值CM之间的FSK调制。揭示的实例因此提供可容易地调适的解决方案, 其包含多信道应答器集成电路101及应答器电路100以使用与所选择的应答器信道电路 102相关联的应答器天线电路104使用FSK通信发射上行链路数据128。另外,如上文 所述,共享调制电容器电路120有利地节约电路裸片空间以提供具有任何所期望数目个 信道N及任何所期望数目个FSK发射电平(例如,2FSK、4FSK)的多信道应答器电路。 而且,揭示的调制电容器电路提供到所选择的应答器信道电路102的不同电容器连接。 因为全桥整流器电路110及限制器电路109将天线电压大体上维持在参考节点电压VSS 与供应电压VCL之间,所以紧凑MOFET切换装置可用于调制。在一个实例中(2FSK), 两个相异数据值(例如,2fsk1及2fsk0)用于控制电容器选择开关Si。在4FSK发射的另 一实例中,经配置值(例如,4fsk11、4fsk10、4fsk01及4fsk00)用于切换控制。
[0040] 图4展示包含上文结合图1及2所描述的3-D应答器电路100的实例低频(LF)防盗 器系统实施方案。在一个实例中,防盗器结构是具有自保护输入电路的复杂IO,其可经 实施于集成电路裸片的I/O环中。在一个实例中,防盗器I/O配置被划分成高压(HV)部 分、低压(LV)部分及偏置产生部分或电路402。在一个实例中,偏置产生电路402包含 高压组件。HV部分的共享调制电容器电路120通过上文所论述的对应信道选择开关连 接到信号输入节点对106、108。防盗器的LV部分实施解调器功能、具有相关联滤波的 低频(LF)场强度比较器、LF时钟再生器电路404、具有中间时钟发生器电路的上行链路 振荡器电路410及411及抽拔(pluck)脉冲发生器电路412。如图4中所见,信号输入节 点对106、108也连接到上文结合图1所展示及描述的对应限制器109及整流器电路110。 另外,个别应答器信道电路102包含图4中展示的第一“抽拔”电路400a及第二“抽 拔”电路400b。每一信道电路102-1、102-
2及102-3具有对应低频时钟(LFCLK)再生器 电路404-1、404-2及404-3。低频时钟再生器电路404将输入信号提供到包含逻辑电路 411的振荡器时序电路410。抽拔电路400及振荡器时序电路410将信号提供到抽拔发 生器电路412。另外,限制器电路109将信号提供到电荷限制器及信道选择电路406及 解调器电荷限制器电路408。
[0041] 现参考图5到8、14及15,图5展示应答器电路100的高压(HV)部分中的整流器电 路110、限制器电路109及抽拔电路400的一种可能实施方案的另外细节。也如图5及 6中展示,在应答器电路100的操作中,形成交叉耦合全桥整流器电路110的电路组件 503、504载送电荷电流,且限制器功率晶体管530载送限制器电流。相同类型但具有更 小宽度且具有相同/类似操作条件的元件用作电流镜以递送镜电流信号,其是电荷及限制 电流的一小部分。在某些实例中,这些电流镜信号指示应答器的操作条件。在一个实例 中,感测到的电流镜信号是脉冲轨迹,当存在时,其以接收到的RF信号的载波频率的 两倍的频率发生。
[0042] 如图5中展示,抽拔电路400a及400b各自包含串联连接于对应信号输入节点106、 108与第二供应(参考)节点114(VSS)之间的NMOS晶体管510及512。晶体管510及512 分别根据控制信号npor及plucka/pluckb操作。
[0043] 图5及6说明可用于个别应答器信道电路102中的实例交叉耦合全桥整流器电路 110。如图6中最佳所见,整流器电路110包含连接于供应电压节点112(VCL)与信号输 入节点106及108之间的交叉耦合上PMOS晶体管501及502。晶体管501及502以及 二极管503及
504提供全桥整流。二极管503连接于参考电压节点114(VSS)与信号节 点106之间,且二极管504连接于参考节点114与信号节点108之间。在一个实例中, 隔离型NMOS晶体管可用于二极管连接的配置中以实施二极管503及504,如图14中 所展示。在操作中,在启动时,应答器供应电压VCL以0V开始,且由来自读取器116 (图1)的发射引起的低频RF信号LFa、LFb最终超过PMOS晶体管501、502中的一者 的栅极端子处的阈值电压VT。当晶体管501或502接通时,通过晶体管发生到供应电 压节点112的充电以对负载电容器CL充电(图1)。随着RF信号LFa、LFb振荡,整流 器电路晶体管501及502交替地接通及关断以继续对负载电容器CL充电,这会增加供 应电压VCL。
[0044] 如图5、6及14中所见,全桥整流器110包含第一半桥电路,其具有连接于第一供 应节点112(VCL)与第一信号输入节点106(LFa)之间的第一上晶体管501。第一半桥电 路还包含二极管连接的NMOS下晶体管503,其连接于第一信号输入节点106与第二供 应节点114(VSS)之间以选择性地传导第一整流器电流(充电电流)Ichg。如图14中所见, 第一半桥电路还包含第一整流器电流镜晶体管1400,其连接到二极管连接的第一下晶体 管503以形成第一整流器电流镜电路131。电流镜电路131通过基于晶体管503/504及 1400的相对大小按比例缩放因子k1而生成与第一整流器电流Ichg成比例的第一整流器 镜电流信号k1*Ichg。在一个实例中,晶体管1400小于对应晶体管503/504使得整流器镜 电流信号k1*Ichg成比例地小于第一整流器电流Ichg。图5及6中的整流器电路110进一 步包含第二半桥整流器电路,其中第二上晶体管502连接于供应节点112与第二信号输 入节点108之间。第二半桥电路包含二极管连接的第二下晶体管504,其连接于信号输 入节点108与第二供应节点114之间以选择性地传导第二整流器电流(例如,Ichg)。第二 整流器电流镜晶体管1400连接到第二下晶体管504(例如,图14中所展示)以形成第二 整流器电流镜电路131以生成与第二整流器电流Ichg成比例的第二整流器镜电流信号 k1*Ichg。
[0045] 当RF信号LFa、LFb在天线电路104中的一或多者处生成场且供应电压VCL并非 处于最大电平时,取决于RF信号LFa、LFb的极性,下整流器晶体管503及504中的 一者传导充电电流Ichg以对供应电容器CL充电。当Ichg流过晶体管503及504中的任一 者时,电流镜电路131生成整流器镜电流信号k1*Ichg。在一个实例中,两个整流器镜晶 体管1400的漏极连接在一起以形成求和节点以将k1*Ichg信号提供到解调器电路130及 信道选择电路124。如图
5、6及14中展示,二极管连接的晶体管503及504及电流镜 晶体管1400是具有连接到第二供应节点114(VSS)的漏极及栅极端子的NMOS晶体管。 解调器电路130基于整流器镜电流信号k1*Ichg及限制器镜电流信号k2*Ilim生成信号 DEMOD DATA,如下文结合图16及17进一步描述。
[0046] 图5、7、8及15说明NMOS限制器电路109n及PMOS限制器电路109p及对应电 流镜电路132的细节。针对信号输入节点106及108中的每一者,提供NMOS限制器电 路109n及PMOS限制器电路109p,如图5中所展示(NMOS限制器电路109na及PMOS 限制器电路109pa连接到信号输入节点106,且限制器电路109nb及109pb连接到信号 输入节点108)。限制器电路109包含连接到第一信号输入节点106(LFa)的PMOS限制 器电路109pa及NMOS限制器电路109na及连接到第二信号输入节点108(LFb)的限制 器电路109pb及109nb,如图5中所展示。NMOS限制器电路109n中的每一者(图7)包 含NMOS功率晶体管520,其受信号vctl控制且连接于对应信号输入节点106、108与 下供应节点114(VSS)之间。NMOS限制器电路109n还包含分别受栅极信号vref1p及 vref2p控制的PMOS晶体管522及523,以及受栅极信号vbias控制的NMOS晶体管524。
[0047] 如图8及15中最佳所见,每一PMOS限制器电路109p包含PMOS限制器功率晶体 管530,其耦合于第一供应节点112(VCL)与对应信号输入节点106、108之间。限制器 功率晶体管530选择性地传导限制器电流Ilim,且连接到对应限制器电流镜晶体管1500 以形成限制器电流镜电路132。PMOS限制器电路109p中的每一者的电流镜晶体管1500 生成与限制器电流Ilim成比例的限制器镜电流信号k2*Ilim。晶体管530及1500按比例设 定大小,且镜晶体管
1500通常小于限制器功率晶体管530,使得限制器镜电流信号k2*Ilim按因子k2成比例地小于限制器电流Ilim。第一及第二PMOS限制器电路109p的限制器 镜晶体管150一起连接于求和节点或结处以将单式限制器镜电流信号k2*Ilim提供到信道 选择电路124及解调器电路
130。解调器电路130基于来自应答器信道电路102中的每 一者的整流器镜电流信号k1*Ichg及第一及第二限制器镜电流信号k2*Ilim生成解调器数 据信号DEMOD DATA。如图5及8中展示,PMOS限制器电路109p还个别地包含分别 受信号Ven及vrefn控制的NMOS晶体管533及
534,以及受偏置信号vbias控制的PMOS 晶体管532。
[0048] 图5中的防盗器电路用作静电放电(ESD)保护电路,且还操作为低频(LF)过压输入 保护电路,其进行操作以在通电操作期间保护应答器电路100且还具有零供应(VCL=0)。 图7及8中的电压LF被限制到值Vlim,其是Vref1p及Vref2p中的较高者加上PMOS 晶体管的一个阈值电压。针对无供应的情况,图7及8中的控制电压节点Vct1首先被 放电到具有经定义电压。图8中的互补PMOS限制器电路由信号Ven启用以相对于供应 电压VCL将信号电压LF限制到信号电平Vrefn中的较低者减去NMOS晶体管的阈值电 压。在一个实例中,参考及启用信号由分离电路(未展示)生成以一旦供应电压VCL>3V 就启用PMOS限制器电路。NMOS限制器电路109n限制电压LF及VCL两者,因为整 流器电路110将VCL固定到LF。在无供应电压(例如,VCL=0)的情况下,NMOS限制 器电路109n将输入电压/VCL限制到Vref1p加上一个PMOS晶体管电压降(VTP),其对 带隙电路启动及释放复位来说足够高。在此模式中,Vref2p是0,且PMOS限制器电路109p被停用。在释放复位之后,Vref2p被设置到VCL以针对高于VCL加上VTP的LF 电压提供限制器功能(在共同模式信号的情况下)同时PMOS限制器电路109p保持被停用 的情况。当供应电压VCL超过3V(或另一经预定义电平),那么用大约一个PMOS晶体 管电压降(VTP)的参考电压启用PMOS限制器电路109p。以此方式,LF电压的振幅被 限制到供应电压VCL。在一个实例中,在具有3.0V的标称供应电压VCL的情况下, 限制器电路109将晶体管的最大栅极电压限制到大约3.6V。
[0049] 参考电压发生器(未展示)以三种不同模式操作。在带隙尚未工作的情况下通电时, NMOS限制器109n以参考信号vlimreflow操作。在带隙工作但VCL<3V的第二模式 中,LF电压(图7)由整流机构限制到VCL加上二极管电压。当带隙针对VCL>3V操作 时,PMOS限制器在第三模式中以参考信号enlim及vlimref激活。信号vlimreflow用于 NMOS限制器109n。此相对于VSS将LF电压限制到vlimreflow加PMOS晶体管电压 降(VTP)。在存在LF信号时(在由LF上电期间),供应电压VCL也受限。受限供应电压 高于带隙的启动电压且小于经预先确定的值(例如,3V)。在一个实例中,信号vlimreflow 由无源电阻器/除法器二极管结构提供以促进可靠启动。在一个实例中,信号enlim通过 使用有源带隙比较(被除)供应电压与带隙电压来创建,且额外无源下拉用于可靠启动。 信号vlimref从信号enlim导出且大约是高于VSS的一个NMOS晶体管电压降(VTN)。 此将LF限制到大约VSS,且不发生对负载电容器CL的进一步充电。
[0050] 现参考图4、9及10,图9展示时钟再生器电路实例404,且图10展示图9的电路 中的时钟再生器波形。图10中的图形1000说明实例RF信号电压曲线1002(LFa)及1004 (LFb),且曲线1010说明表示图9的电路404中的信号波形的曲线1012(ii_lfa)及1014 (ii_lfb)。另外,图10中的图形1020说明由时钟再生器电路404产生的ca波形1022、 cb波形1024及低频时钟信号波形1026(lfclk)。时钟再生器(图9中的clkreg)由一对PMOS 晶体管组成,其中栅极连接到妨碍NMOS恒定电流源的LF。输出信号ii_lfx供给比较 器(具有比较器阈值vthresh,图9中未展示)。图9中的实例电路包含迟滞比较器电路, 其生成输出ca及cb,在图10中分别展示为曲线1022及1024。在一个实例中,信号ca 及cb是可包含工作循环失真的原始LF时钟信号。USM电路移除工作循环失真,且提 供输出信号lfclk,在图10中展示为曲线
1026。LF再生器电路404包含用于LFa及LFb 信号中的每一者的时钟再发生的电流源电路,以及用于基于信号输入节点106及108处 的RF信号LFa及LFb提供时钟信号lfclk的泄漏补偿电路。在一个实例中,NMOS恒 定电流源中的电流较低以将静态电流保持为低。对于高温及快速PMOS工艺,clkreg PMOS的泄漏可大于此电流,使得ii_lfa/b将从不降到阈值电压vthresh以下。在一个实 例中,补偿泄漏电流。对于PMOS关断状态,所得泄漏电流被加到NMOS电流源以补 偿泄漏。对于PMOS接通状态,泄漏补偿的电流由经vrefp偏置的PMOS恒定电流源限 制。泄漏补偿对使用低阈值电压PMOS晶体管的实施方案有利,且可在其它实施方案中 省略。为了使偏置产生清楚起见,在图9中未展示级联晶体管及掉电电路。
[0051] 现参考图11到13,图11展示图1及2的应答器中的实例上行链路振荡器。图11 中的上行链路振荡器电路包含LF时钟再生器电路404-1、404-2及404-3,其接收相关 联RF信号LFa、LFb且将启用信号en及LF时钟信号lfclk1、lfclk2及lfclk3提供到逻 辑电路411。逻辑电路411将两组电容器控制信号提供到振荡器时序电路410,包含电 容器c1及c2的上行或充电信号(c1uz及c2uz)以及放电及预放电信号c1d、c1pd、c2d及 c2pd。逻辑电路410将中间时钟信号mclk提供到抽拔发生器电路412。抽拔发生器电路 412又从对应抽拔晶体管电路400a接收三个信号pluck1a、pluck2a及pluck3a,也如上 文图4中展示。图12展示实例振荡器时序电路410,且图13提供展示振荡器时序电路 410中的信号波形的图形1300。图形1300包含展示lfclk信号的曲线1302、展示c2uz 信号的曲线1304、说明c2d信号的曲线1306及说明实例c2pd信号的曲线1308。另外, 图13包含展示电路410中的c1uz信号的曲线1310、展示c1d信号的曲线1312及展示 c1pd信号的曲线1314。图形1300还包含振荡器时序曲线1316(c1node)、1318(c2node) 及说明中间脉冲信号mclk的1320以及抽拔发生器输出信号曲线
1322(plucka)。在操作 中,两个电容器针对时钟的接通相位经由双斜率振荡器时序电路被交替地充电(例如, cxu)及放电(例如,cxd)以便生成中间时钟信号mclk。上行链路振荡器(图11)使用天线谐 振电路经由接收到的LFa及LFb RF信号设置振荡频率。防盗器逻辑电路
411启用所选 择的天线/应答器信道电路102的时钟再生器且为振荡器时序电路410创建控制信号。来 自逻辑电路411的这些信号与LF时钟同步。振荡器时序电路410使用双斜率方法识别 时钟相位的中间时间,如图12及13中展示。在操作中,此电路识别接通相位(mclk)的 中间,因为电容器电压的交叉是针对相同充电及放电电流。在一个实例中,一旦检测到 此交叉,电路就使用下降边缘使电容器放电以抑制震颤。另外,此电容器经由预放电信 号cxpd保持放电。
[0052] 对信号mclock的具有数字延迟及异或(XOR)的边缘检测创建脉冲,所述脉冲控制抽 拔结构。抽拔脉冲的长度并不是关键的,且较长脉冲可由抽拔发生器电路中的DfT特征 选择。此脉冲取代天线谐振电路中的能量损失,并维持振荡。比较器的偏差及电容器之 间的差异在两个振荡内达到平衡。充电与放电电流之间的偏差导致从理想中间值偏离, 其用于补偿时钟再生器的延迟。在一个实例中,抽拔电路包含串联的两个晶体管,其中 一者连接到npor以避免在上电期间发生不希望的抽拔。对于振荡器,在Lfxa处仅需要 一个抽拔结构,但在某些实例中,在LFxb处放置相同结构。
[0053] 现参考图4及14到17,解调器电路130使用电流镜技术断言图4中的整流器及载 送充电电流Ichg或限制电流Ilim的限制器电路组件(例如,503、504、530)中的电流流动。 如上文论述,针对个别应答器信道电路102中的每一者(图1)复制此电路,且此电路提 供可由应答器IC 1012使用以基于各种因素(从读取器116接收到的下行链路通信的信号 强度)智能选择用于上行链路通信的特定应答器信道的信号。图14说明整流器二极管电 流镜电路503、504/1400,其可用于测量整流器电路110的二极管连接的NMOS晶体管 503及504中流动的电流。在此情况下,充电电流Ichg从对应个别信号输入节点106或 108流动以对负载电容器CL(图1)充电以建立或维持供应电压VCL。在图1的左侧上, 示意性地展示传导与用于对负载电容器CL充电的充电电流Ichg成比例的经镜像电流 k1*Ichg的电流镜电路131。图14的右侧说明电路实例,其使用二极管连接的NMOS晶 体管503、504实施下整流器二极管,以及对应NMOS电流镜晶体管来提供经镜像电流 信号k1*Ichg。在操作中,应答器IC 101的电路
124、130可在IC 101的应答器电路102 及/或通信电路的操作中基于整流器电路110及/或供应电压VCL及负载电容器CL的充 电状况或状态使用经镜像电流信号k1*Ichg。图15展示导出对应于PMOS限制器电路109p 中的限制器电流Ilim的限制器电流信号k2*Ilim的电流的实例(也在上文图4及8中展示)。
[0054] 图16说明图1及2的应答器100中的实例二极管镜电流信号发生器电路1600,其 具有参考或阈值电流源1602及迟滞比较器电路1604(例如,施密特触发器)。电流源1602 从参考电压信号vddsw_1p5v操作以从三个整流器电路110的LFa及LFb侧提供被划分 成充电电流信号(Ichg)的电流信号。比较器电路1604比较电流源1602的下端子的电压与 参考。比较器电路1604生成第一比较器数据信号Ifrect,其在整流器镜电流信号k1*Ichg大于由电流源1602递送的第一阈值电流Ith1时具有第一状态(例如,高)。比较器电路 1604生成信号Ifrect,其在信号k1*Ichg小于或等于第一阈值电流Ith1时具有不同第二状 态(例如,低)。
解调器电路130还包含逻辑电路,例如OR1606,其生成解调器数据 信号DEMOD DATA。
[0055] 图17展示图1及2的应答器中的实例限制器镜电流信号发生器电路1700。电路1700 包含参考电流源1702,其根据供应电压信号vddsw_1p5v操作。针对三个应答器信道中 的每一者,来自图15的电路的限制器电流镜信号Ilim在求和节点处加总且被提供到电流 镜晶体管1706。经加总限制器电流经镜像到与参考电流源1702串联连接的第二晶体管 1708。电路1700还包含迟滞比较器电路(例如,施密特触发器)1704,其比较参考电流 源1702的下端子与阈值且提供限制器电流电平信号Iflim。第二比较器电路1704生成第 二比较器输出信号Iflim,其在限制器镜电流信号K2*Ilim大于来自电流源1702的第二阈 值电流Ith2时具有第一状态(例如,高)。第二比较器电路1704生成Iflim信号,其在限 制器镜电流信号k2*Ilim小于或等于第二阈值电流Ith2时处于不同第二状态(例如,低)。 OR门1606生成信号DEMOD DATA,其在信号Ifrect或信号Iflim处于第一状态(例如, 高)时呈第一状态(例如,高)以指示在RF信号LFa、LFb中存在阈值量的能量。图16中 的逻辑生成信号DEMOD DATA,其在信号Ifrect及Iflim两者都处于第二状态(例如,低) 时处于不同第二状态(例如,低)以指示在RF信号LFa、LFb中缺少阈值量的能量。
[0056] 现参考图18及19,电流镜电路131及132还针对个别应答器信道电路102(图1) 将信号k1*Ichg及k2*Ilim提供到信道选择电路124以用于确定由对应天线电路104接收 到的RF信号的相对场强度。图18展示图1及2的应答器中的实例场强度比较器电路 1800。图19是信号图1900,其展示在图18的电路1800中滤波之前的实例场强度比较 器信号序列。图19展示实例信号曲线1902(lf1)、1904(lf2)及1906(lf3),其表示在图1 的相应第一应答器信道电路102-1、第二应答器信道电路102-2及第三应答器信道电路 102-3中感测到的电流。在此实例中,信道选择电路124包含加法电路,其加总整流器 镜电流信号k1*Ichg与限制器镜电流信号k2*Ilim以针对个别应答器信道电路102中的每 一者创建场强度信号Ifia/b。一组三个比较器电路1802、1804及1806各自比较应答器 信道对中的一者的场强度信号Ifa/b且生成对应比较器输出。
[0057] 图18中的电流镜电路1801镜像来自第二应答器电路102-2的电流感测信号。加总 结加总经镜像电流信号与来自第一应答器电路102-1的电流感测信号。第一迟滞比较器 电路1802比较所得加总结电压域与阈值且生成第一比较器信号,其在lf1小于或等于lf2 时具有第一状态(例如,低或逻辑“0”)且在lf1大于或等于lf2时具有不同的第二状态(例 如,高或逻辑“1”)。在一个实例中,比较器1802的输出信号使用低通滤波器电路(未 展示)进行滤波。经滤波比较输出信号被展示为图19中的曲线1908(lf1>lf2)。电路1800 包含另外镜电路(未展示)及对应迟滞比较器1804及1806及(及任选地相关联输出滤波器 (未展示))以针对另两个比较lf2>lf3(图19中的曲线1910)及lf3>lf1(曲线1912)生成信 号。在一个实例中,电路1800的场强度比较器使用用于解调器的相同经镜像感测电流, 其中感测到的经镜像电流与场强度成比例,电流脉冲具有类似宽度,且电流脉冲仅发生 微小移位。在图19的实例中,曲线1902、1904及1906展示具有不同高度的电流脉冲(在 LFa或LFb RF信号周期的一半内),且曲线1908、1910及1912说明所得比较器输出。
[0058] 逻辑电路1810接收比较器输出且包含输出125,输出125生成信道选择信号CHSEL 来选择应答器信道电路102中用于发射上行链路数据的特定一者。在一个实例中,逻辑 1810选择具有接收到的最高信号强度的信道。举例来说,将天线1与天线2比较,将天 线2与天线3比较,且最终将天线3与天线1比较。所得信号lf1>lf2指示,天线1的 场强度大于天线2处的场,且针对比较器信号lf2>lf3及lf3>lf1进行类似比较。逻辑 1810使用这些信号生成信道选择信号CHSEL来选择具有最高信号强度的信道电路102 以连接到共享上行链路调制电容器电路120,如上文描述。在一个实例中,信道选择电 路124使用整流器及限制器镜电流信号,且取决于由解调器信号确定的装置状态使用所 述信号。在某些实施方案中,电流及经镜像感测信号k1*Ichg及k2*Ilim与场强度成比例, 具有大体上类似宽度,且电流脉冲发生很少相移或不发生相移。比较电流之间的差值, 且所述差值导致数字脉冲。在某些实例中,脉冲经滤波以抑制短脉冲,如图19中所见。 曲线1902、1904及1906展示具有不同高度的实例电流脉冲(例如,在RF信号载子的一 半周期内)。
[0059] 图20展示图1及2的应答器电路100中的实例防盗器功率开关电路2000,其具有 AND门2002、比较器2004及功率开关2006。在一个实例中,开关电路2000使用相同 信号Ichg(或k1*Ichg),其用于解调器中以便控制在VCL(展示为vddsw_3p3v)与电池供应 电压vdd_3p3v之间的开关2006。在此实例中,开关的默认状态是闭合的,使得vbat_3p3v 可经由内部电压vdd_3p3v供应vddsw_3p3v。当vddsw_3p3v大于vdd_3p3v或LF场正 在对vddsw_3p3v充电时,那么开关2006由比较器2004及AND门2002断开。
[0060] 上述实例仅说明本发明的各种方面的若干可能实施例,其中一旦所属领域的技术人 员在阅读及理解了本说明书及所附图式就将想到等效替代及/或修改。在描述的实施例 中,在权利要求书的范围内,修改是可能的,且其它实施例是可能的。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈