DC-DC转换器是嵌入电子器件中的局部开关电源，并主要被分 为他激型和自激型。DC-DC转换器具有用于对直流输入电压Vin进行 斩波(chop)的至少一个开关元件，并且控制该开关元件的开/关以对 输入电压Vin进行斩波。在该开关电源中，通过LC平滑电路等对经 斩波的输入电压Vin进行平滑，从而获得处于与输入电压Vin的电平 不同的特定目标电平的输出电压Vout。通过这样的布局，DC-DC转 换器可以提供对于连接到DC-DC转换器的负荷侧电路所需的电源电 压。
图6示出了常规他激DC-DC转换器300的结构。
他激DC-DC转换器300被提供有串联在输入电压Vin的电源线 与地线之间的NMOS晶体管Q1、Q2，并且NMOS晶体管Q1、Q2 是以互补方式通过驱动电路40来导通/截止的。结果，表示高电平 (H-level)和低电平(L-level)的方波信号出现在NMOS晶体管Q1、 Q2的连接点，并且被提供给由平滑线圈L和电容元件C1构成的LC 平滑电路。通过这种方式，产生输出电压Vout，其与输入电压Vin相 比被降压，并被平滑。
输出电压Vout被用于调整目标电平的电阻元件R1、R2所分割， 以产生电压(＝R2/(R1+R2))，该电压被返回至误差放大器100。误差 放大器100对随着输出电压Vout而变化的分割的电压Vf与基准电压 Vref之间的误差进行积分并输出。PWM比较器120将三角波振荡器 110输出的三角波电压与误差放大器100的输出进行比较，以产生经 由驱动电路40对NMOS晶体管Q1、Q2进行导通/截止的PWM(脉 宽调制)信号P。在这种情况下，在PWM信号P处于高电平的时间 段中NMOS晶体管Q1导通(NMOS晶体管Q2截止)，而在PWM 信号P处于低电平的时间段中NMOS晶体管Q1截止(NMOS晶体管 Q2导通)。
假设他激DC-DC转换器300的输出电压Vout由于干扰等变得 高于稳定电平。在这种情况下，由于被分割的电压Vf随着输出电压 Vout而变并且变得较高，所以从误差放大器100输出的误差电压 (Vref-Vf)逐渐减小。结果，从PWM比较器120输出的PWM信号 P中，高电平脉冲宽度变短。由于NMOS晶体管Q1的导通时间段被 缩短，所以输出电压Vout的电平减小，并且输出电压Vout被控制在 返回稳定状态的方向上。另一方面，如果输出电压Vout变为低于基 准电压Vref的电平，则虽然与上面的操作相反，但输出电压Vout类 似地仍然被控制在返回稳定状态的方向上。
顺便来说，已知难于加速他激DC-DC转换器300的操作，因为 在被分割的电压Vf用于PWM比较器120之前，该被分割的电压Vf 必须经过误差放大器100。具体地，具有电阻元件R1和电容元件Cr 的误差放大器100构成了积分电路。因此，如果输出电压Vout迅速 变化，则误差放大器100无法快速输出与快速变化对应的输出结果。 因此，误差放大器100需要花时间进行与输出电压Vout的快速变化 对应的控制。
因此，已经提议从自激DC-DC转换器中去除误差放大器100(其 是快速控制响应的抑制因素)以及三角波振荡器110。由于输出电压 Vout的波动(即，纹波，ripple)直接表现为开关元件的接通/断开时 间段中的变化，所以自激DC-DC转换器具有更快的控制响应，并且 适于需要更快的负载波动响应的电源应用。这种类型的自激DC-DC 转换器通常被称为“纹波转换器”(例如参见日本专利申请特开公报 No.2005-110369)。
图7示出了常规纹波转换器310(以下称为“第一常规示例的纹波 转换器310”)的典型结构。与图6所示的他激DC-DC转换器300的 不同在于布置了纹波比较器10和延迟电路30，来代替误差放大器100、 三角波振荡器110和PWM比较器120。与图6中相同的标号表示相 同的组件，这些组件将不再说明。
纹波比较器10被实现为所谓的差动比较器，其具有：反相输入 端子，对于其施加有通过分割纹波状输出电压Vout而获得的分割的 电压Vf；非反相输入端子，对于其施加有要与分割的电压Vf比较并 且与输出电压Vout的目标电平对应的基准电压Vref；以及输出端子， 用于根据分割的电压Vf与基准电压Vref之间的电平比较结果，经由 驱动电路40输出导通/截止NMOS晶体管Q1、Q2的开关控制信号D。 对于由延迟电路30通过延迟开关控制信号D而产生的开关控制信号 D’，NMOS晶体管Q1在高电平时间段中导通，NMOS晶体管Q2在 低电平时间段中导通。
在将从纹波比较器10输出的开关控制信号D提供给NMOS晶体 管Q1、Q2之前，延迟电路30使开关控制信号D延迟预定延时Td。 因此，由于NMOS晶体管Q1、Q2的导通/截止时间段随着延时Td 的变化而变化，因此可以说延迟电路30用于将NMOS晶体管Q1、 Q2的开关频率设为期望值。顺便来说，除了延迟电路30的延时Td 以外，纹波比较器10和驱动电路40具有延迟，并且NMOS晶体管 Q1、Q2具有开关延迟。然而，在假设这些延迟极短于延迟电路30的 延时Td的前提下，在以下描述中忽略这些延迟。
图8示出了在降压比为“1/2”的情况下第一常规示例的纹波转换 器310的主要信号的波形图。“降压比为1/2”是如下情况，例如10V 的输入电压Vin被降压至5V的输出电压，并且在这种情况下，NMOS 晶体管Q1、Q2中每一个的占空比为“1/2”。
纹波比较器10当分割的电压Vf没有超过基准电压Vref时输出 高电平开关控制信号D，并且当分割的电压Vf超过基准电压Vref时 输出低电平开关控制信号D(见图8(a)、(b))。当开关控制信 号D经过延迟电路30时，产生延迟了延时Td的开关控制信号D’(见 图8(b)、(c))。开关控制信号D’被提供给NMOS晶体管Q1、 Q2。
因此，当分割的电压Vf变得高于基准电压Vref时，NMOS晶体 管Q1没有截止(NMOS晶体管Q2没有导通)，当在分割的电压Vf 变得高于基准电压Vref之后经过了延时Td时，NMOS晶体管Q1截 止(NMOS晶体管Q2导通)。类似地，当在分割的电压Vf变得低于 基准电压Vref之后经过了延时Td时，NMOS晶体管Q1导通(NMOS 晶体管Q2截止)(见图8(a)、(d)、(e))。结果，分割的电 压Vf的波形是占空比为“1/2”的具有相同升降斜度的三角波，并且分 割的电压Vr的平均电平(直流分量)与基准电压一致。
假设由于干扰等，第一常规示例的纹波转换器310的输出电压 Vout变得高于稳定状态。在这种情况下，由于分割的电压Vf随着输 出电压Vout而变得较高，所以在从纹波比较器10输出的开关控制信 号D中，高电平脉冲宽度变窄。结果，由于NMOS晶体管Q1的导通 时间段变短，所以输出电压Vout的电平降低，并且输出电压Vout被 控制在返回到稳定状态的方向上。另一方面，如果输出电压Vout变 为低于基准电压Vref的电平，则即使在与上述相反的操作中，输出电 压Vout类似地也被控制在返回到稳定状态的方向上。
在第一常规示例的纹波转换器310中，指出以下不足。图9示出 了当降压比小于“1/2”时，第一常规示例的纹波转换器310的主要信号 的波形图。如图9(a)所示，如果降压比不同于“1/2”，则分割的电压 Vr的三角波具有不同的升降斜度。延迟电路30的延时Td是固定的。 因此，在施加给纹波比较器10的基准电压Vref与分割的电压Vf的平 均电平之间产生了差异。
具体通过例如用于图7所示的第一常规示例的纹波转换器310的 数值进行描述，有以下假设：输入电压Vin的可变范围为7.5V到20V； 输出电压Vout的目标电平为5V；电阻元件R1为4kΩ；电阻元件R2 为1kΩ；并且基准电压Vref为1V。
当输入电压Vin为10V时，由于降压比＝1/2，所以分割的电压 Vf表现为占空比为1/2的波形(见图8(a))，并且分割的电压Vf 的平均电平与基准电压Vref的1V一致。因此，输出电压Vout保持 5V。
另一方面，当输入电压Vin为15V时，由于降压比＝1/3，所以分 割的电压Vf具有更窄的占空比(见图9(a))，并且分割的电压Vf 的平均电平或多或少高于基准电压Vref的1V。例如，如果分割的电 压Vf的平均电平为1.02V，则输出电压Vout为5.1V (＝1.02V×(4kΩ+1kΩ)/1kΩ)，并且输出电压Vout变化了2％。
当输入电压Vin为7.5V时，由于降压比＝2/3，所以分割的电压 Vf具有更宽的占空比(图9(a)的逆反状态)，并且分割的电压Vf 的平均电平或多或少低于基准电压Vref的1V。例如，如果分割的电 压Vf的平均电平为0.98V，则输出电压Vout为4.9V (＝0.98V×(4kΩ+1kΩ)/1kΩ)，并且输出电压Vout变化了2％。
通过这种方式，第一常规示例的纹波转换器310具有在基准电压 Vref与分割的电压Vf的平均电平之间的偏差，并且该偏差导致以下 问题：当输入电压Vin变化时，假定恒定的输出电压Vout发生变化。 为了解决由于偏差引起的问题，提出了另一纹波转换器320(下面称 为“第二常规示例的纹波转换器320”)，其中图10所示的输出校正电 路60被引入了图7所示的常规示例的纹波转换器310。与图7相同的 标号表示相同的组件，这些组件将不再描述。
例如，输出校正电路60包括：误差放大器61，其具有：要对其 施加分割的电压Vf的反相输入端子、要对其施加基准电压Vref的非 反相输入端子、以及用于输出分割的电压Vf与基准电压Vref之间的 误差积分电压VE的输出端子；还包括电容元件C2，连接到误差放大 器61的输出端子与纹波比较器10的非反相输入端子之间的信号线。
也就是说，为了使分割的电压Vf的平均电平与基准电压Vref匹 配，即，为了消除上述偏差，输出校正电路60对分割的电压Vf相对 于基准电压Vref的相对误差进行放大，并输出用于对电容元件C2进 行充电和放电的电流，由此产生误差积分电压VE。纹波发生器10使 用在输出校正电路60中产生的误差积分电压VE，作为比较电压，即， 用于分割的电压Vf的比较对象。结果，施加给误差放大器61的分割 的电压Vf和基准电压Vref被大幅度(imaginarily)变短和调整，从 而分割的电压Vf的平均电平与基准电压Vref一致。例如，在上述数 值示例的情况下，当输入电压Vin为15V时，施加给纹波比较器10 的非反相输入端子的电压为0.98V(＝1/1.02V)，而当输入电压Vin 为7.5V时，施加给纹波比较器10的非反相输入端子的电压为1.02V (＝1/0.98V)。通过这种方式，可以解决由于上述偏差产生的问题。
顺便来说，无论DC-DC转换器是他激型的还是自激型的，诸如 NMOS晶体管Q1、Q2的组件或者负载侧上的电路可能由于其输出电 流Iout因某种原因而超过预定OCP(过流保护)电平而被毁坏。为 了防止这种事件，DC-DC转换器通常提供有用于过流保护的机制(例 如见日本专利申请特开公报No.H07-245874)。
图11是用于描述具有过流保护功能的DC-DC转换器的结构的 图。
过流状态检测电路50检测DC-DC转换器的输出电流Iout，并且 将其与用作用于确定是否处于过流状态的判断标准的预定阈值进行比 较，并且产生表示比较结果的状态信号S。
如果过流状态检测电路50产生的状态信号S表示处于过流状态， 则过流保护电路51产生过流保护信号P，以经由驱动电路40截止 NMOS晶体管Q1(导通NMOS晶体管Q2)，从而减小输出电流Iout 和输出电压Vout的电平。当状态信号S随后表示不处于过流状态时， 过流保护电路51停止过流保护操作(使过流保护信号P失效)，并 且切换到正常操作。
例如，如果图11所示的过流保护机制只是简单地在图7所示的 第一常规示例的纹波转换器310和图10所示的第二常规示例的纹波转 换器320中被提供，则将出现以下问题。
如果在第一常规示例的纹波转换器310中提供过流保护机制，则 在电压随着输出电流Iout而变化的OCP点，即，输出直流检测电压 Vd超过与过流状态对应的基准电压VOCP的OCP点，NMOS晶体 管Q1截止(NMOS晶体管Q2导通)，并且输出直流检测电压Vd 的电平减小。结果，输出直流检测电压Vd变得低于基准电压VOCP， 并且过流保护电路51停止过流保护操作并且切换到正常操作。由于， 输入电压Vout的电平减小了，所以第一常规示例的纹波转换器310 被控制在导通NMOS晶体管Q1(截止NMOS晶体管Q2)的方向上。 因此输出直流检测电压Vd再次变得高于基准电压VOCP。
通过这种方式，如图12所示，第一常规示例的纹波转换器310 高速地重复使输出直流检测电压Vd变得高于基准电压VOCP、截止 NMOS晶体管Q1、并且使得输出直流检测电压Vd变得低于基准电压 VOCP的一系列操作。因此，NMOS晶体管Q1、Q2的开关频率变得 非常高，这增加了开关损耗，并且第一常规示例的纹波转换器310的 组件可能毁坏。
如果在第二常规示例的纹波转换器320中提供过流保护结构，如 图13所示，当输出电流Iout从稳定状态切换到过流状态时(在图13 的时间T1)，则输出电压Vout的电平被过流保护机制所减小(见图 13(a)、(b))。由于输出电压Vout的电平减小，所以分割的电 压Vf的电平也减小，并且由此误差放大器61的两个输入之间的误差 被放大。由此误差积分电压VE的电平增大(见图13(b)、(c))。 即，施加给纹波比较器10的基准电压Vref的电平增大。
当在这种情况下输出电流Iout从过流状态返回到稳定状态(在 图13的时间T2)时，误差积分电压VE保持其电平高于稳定状态， 直到分割的电压Vf变为大约等于基准电压Vref。由于输出校正电路 60的高频处的响应性变低，所以即使在分割的电压Vf变得大约等于 基准电压Vref之后，也还需要时间来使误差积分电压VE的电平减小 (见图13(b)、(c))。因此，存在以下问题，在过流保护解除之 后出现输出电压Vout的过冲。

为了解决以上问题，根据本发明的主要方面，提供了一种设置在 自激DC-DC转换器中的开关控制电路，该自激DC-DC转换器通过接 通/断开开关元件来对直流输入电压进行斩波，然后利用平滑电路对经 斩波的电压进行平滑，以产生与输入电压的电平不同的目标电平的输 出电压。该开关控制电路包括：开关控制信号发生电路，其检测输出 电压的纹波变化，并产生用于进行开关元件的接通/断开控制的开关控 制信号，以使输出电压跟随目标电平；过流保护信号发生电路，其检 测自激DC-DC转换器的输出电流，并且当检测到输出电流处于等于 预定电流或大于预定电流的过流状态时，产生用于断开开关元件的过 流保护信号，以使输出电流小于预定电流，而不管开关控制信号；以 及延迟电路，其使过流保护信号延迟。
为了解决以上问题，根据本发明的另一主要方面，提供了一种设 置在自激DC-DC转换器中的开关控制电路，该自激DC-DC转换器通 过接通/断开开关元件来对直流输入电压进行斩波，然后利用平滑电路 平滑经斩波的电压，以产生与输入电压的电平不同的目标电平的输出 电压。该开关控制电路包括：开关控制信号发生电路，其借助于将通 过反馈输出电压而获得的反馈电压与作为比较对象的比较电压进行比 较，来检测输出电压的纹波变化，并产生用于进行开关元件的接通/ 断开控制的开关控制信号，以使输出电压跟随目标电平；过流保护信 号发生电路，其检测自激DC-DC转换器的输出电流，并且当检测到 输出电流处于等于预定电流或大于预定电流的过流状态时，产生用于 断开开关元件的过流保护信号，以使输出电流小于预定电流，而不管 开关控制信号；以及输出校正电路，其根据反馈电压相对于基准电压 的相对误差调整比较电压，以使反馈电压的平均电平与对应于目标电 平的基准电压一致，当过流保护信号发生电路检测到输出电流处于过 流状态时，减小比较电压的电平。
根据以下结合附图的本说明书的具体说明，本发明的以上和其他 特征将变得更为显而易见。

为了更完全地理解本发明及其优点，应当参照以下说明以及附 图，图中：
图1示出了根据本发明第一实施例的纹波转换器的结构；
图2示出了根据本发明第一实施例的在过流保护前后的纹波转换 器的输出电压Vout的概念波形；
图3示出了根据本发明第二实施例的纹波转换器的结构；
图4示出了通过电压输出型误差放大器实现的根据本发明第二实 施例的输出校正电路的结构；
图5示出了根据本发明第二实施例的过流保护前后的纹波转换器 的主要信号的概念波形；
图6示出了常规他激DC-DC转换器的结构；
图7示出了第一常规示例的纹波转换器的结构；
图8示出了在降压比为1/2的情况下的第一常规示例的纹波转换 器的主要信号的波形；
图9示出了当降压比小于1/2时的第一常规示例的纹波转换器的 主要信号的波形；
图10示出了第二常规示例的纹波转换器的结构；
图11示出了用于实现常规过流保护功能的机制；
图12是用于描述当第一常规示例的纹波转换器被提供有过流保 护功能时的问题的图；以及
图13是用于描述当第二常规示例的纹波转换器被提供有过流保 护功能时的问题的图。

根据说明书的内容和附图，至少以下细节是显而易见的。
<第一实施例>
＝＝使用开关控制电路的纹波转换器的结构＝＝
图1示出了根据本发明第一实施例的具有连接到开关控制电路 400的外部组件的纹波转换器200，该开关控制电路400是提供有过流 保护机制的集成电路。
在该实施例中，开关控制电路400的外部组件是：开关元件，其 为NMOS晶体管Q1、Q2的串联体；由平滑线圈L和电容元件C1构 成的LC平滑电路；分割电路，其为电阻元件R1、R2的串联体；以 及用于检测与输出电压Vout对应的输出电流Iout的电阻元件Rd。在 一些实施例中，外部组件可以嵌入开关控制电路400，除了通常难于 集成的平滑电路以外。
NMOS晶体管Q1、Q2是根据本申请的权利要求的“开关元件” 的一个实施例。NMOS晶体管Q1、Q2被布置并串联在直流输入电压 Vin的电源线与地线之间。NMOS晶体管Q1、Q2以互补的方式通过 驱动电路40而导通/截止，并且在NMOS晶体管Q1、Q2的连接点处 出现了经斩波的输入电压，即，方波信号。本发明不仅可以采用NMOS 晶体管Q1、Q2，还可以采用可以进行类似开关操作的其他元件。
由平滑线圈L和电容元件C1构成的LC平滑电路是根据本申请 的权利要求的平滑电路的一个实施例。LCD平滑电路接收上述方波信 号输入，并产生输出电压Vout，其与输入电压Vin相比，被降压并且 被平滑。
分割电路，即，电阻元件R1、R2的串联体，通过由电阻元件 R1、R2的电阻值确定的分割比(＝R2/(R1+R2))，将输出电压Vout 分割成分割的电压Vf(＝R2/(R1+R2)×Vout)。即，通过改变电阻元 件R1、R2的电阻值来调整输出电压Vout的想要的直流电压电平(以 下称为“目标电平”)。
纹波比较器10是根据本申请的权利要求的开关信号发生电路的 一个实施例。纹波比较器10是所谓的差动比较器，其具有：反相输入 端子，要对其施加分割的电压Vf(根据本申请的权利要求的反馈电 压)，该电压Vf是来自LC平滑电路的输出电压Vout的反馈电压并 且其反映了输出电压Vout的纹波的变化；非反相输入端子，要对其 施加与输出电压Vout的目标电平对应的基准电压Vref(根据本申请 的权利要求的基准电压或者比较电压)；以及输出端子，其根据分割 的电压Vf与基准电压Vref之间的电平比较结果输出用于通过驱动电 路40控制NMOS晶体管Q1、Q2的导通/截止的开关控制信号D，从 而使输出电压的纹波随目标电平而变。当分割的电压Vf的电平低于基 准电压Vref时并且当开关控制信号D为高电平(一个电平)时，NMOS 晶体管Q1导通(NMOS晶体管Q2截止)。相反地，当分割的电压 Vf的电平高于基准电压Vref时并且当开关控制信号D为低电平(另 一电平)时，NMOS晶体管Q1截止(NMOS晶体管Q2导通)。
过流状态检测电路70和过流状态保护电路80是根据本申请的权 利要求的过流保护信号发生电路的一个实施例。
过流状态检测电路70检测与输出电压Vout对应的输出电流 Iout，并且产生用于表示所检测到的输出电流Iout是否处于过流状态 的状态信号S。例如，过流状态检测电路70是由以下组件构成的：布 置在NMOS晶体管Q1、Q2的连接点与输出电压Vout的输出端子之 间的电阻元件Rd；以及OCP比较器72，其将当输出电流Iout流过 电阻元件Rd时对穿过电阻元件Rd而出现的电势差进行放大的OCP 放大器71所产生的输出电流检测电压Vd与对应于用作过流状态判断 标准的电流的基准电压VOCP进行比较，以输出比较结果作为状态信 号S。
OCP比较器72是差动比较器，其具有：要对其施加从OCP放 大器71输出的检测电压Vd的反相输入端子；要对其施加基准电压 VOCP的非反相输入端子；以及输出表示检测电压与过流基准电压的 比较结果的状态信号S的输出端子。在该结构的情况下，当检测电压 Vd小于基准电压VOCP时状态信号S为高电平(一个电平)，而当 检测电压Vd等于基准电压VOCP或更大时为低电平(另一电平)。 因此，如果状态信号S为高电平，这表示检测到非过流状态，并且如 果状态信号S为低电平，这表示检测到过流状态。
如果过流状态检测电路70产生的状态信号S表示处于过流状态 (低电平)，则过流保护电路80产生用于经由驱动电路40截止NMOS 晶体管Q1(导通NMOS晶体管Q2)的过流保护信号P，以减小输出 电流Iout和输出电压Vout的电平。当状态信号S随后表示没有处于 过流状态(高电平)时，过流保护电路51停止过流保护操作(使过流 保护信号P失效)并且切换到使用由纹波比较器10产生的开关控制 信号D的正常操作。
也就是说，过流保护电路80中输入有从过流状态检测电路70输 出的状态信号S以及从纹波比较器10输出的开关控制信号D。当状态 信号S表示没有处于过流状态(高电平)时过流保护电路80输出开关 控制信号D，而当状态信号S表示处于过流状态(低电平)时输出过 流保护信号P。
在纹波比较器10和过流状态检测电路70具有以上结构的前提 下，过流保护电路80可以由简单的AND元件81构成。
也就是说，如果输出电流Iout不处于过流状态，则施加给OCP 比较器72的反相输入端子的检测电压Vd低于施加给其非反相输入端 子的基准电压VOCP。在这种情况下，OCP比较器72产生表示没有 处于过流状态的高电平状态信号S。因此，由于状态信号总是处于稳 定状态下的高电平，所以AND元件81输出来自波纹比较器10的开 关控制信号D。
另一方面，如果输出电流Iout处于过流状态，则激活过流保护， 其通过由过流状态保护电路80产生的过流保护信号P将输出电压 Vout减小到预定电压或者更低。在这种情况下，施加给纹波比较器 10的反相输入端子的分割的电压Vf低于施加给其非反相输入端子的 基准电压Vref。因此，在过流状态的情况下，由于纹波比较器10总 是输出高电平开关控制信号D，所以AND元件81输出来自过流状态 检测电路70的状态信号S。在过流状态的情况下，状态信号S总是处 于低电平并且可以用作用于截止NMOS晶体管Q1(导通NMOS晶体 管Q2)的过流保护信号P。
延迟电路90使从过流状态保护电路80输出的开关控制信号D或 者过流保护信号P(低电平状态信号S)延迟预定延时Td。将被延迟 电路90所延迟的延迟信号D’或P’经由驱动电路40提供给NMOS晶 体管Q1、Q2。
具体地，如果不处于过流状态，则在将开关控制信号D提供给 NMOS晶体管Q1、Q2之前，延迟电路90使开关控制信号D延迟预 定延时Td。由于NMOS晶体管Q1、Q2的导通/截止周期随着延时 Td的变化而相应变化，所以开关控制信号D延迟预定延时Td是指 NMOS晶体管Q1、Q2的开关频率被设为期望值。在过流状态的情况 下，在由于以下描述的原因而将过流保护信号P提供给NMOS晶体 管Q1、Q2之前，根据本发明的延迟电路90使过流保护信号P延迟 延时Td。
＝＝纹波转换器的操作＝＝
将描述当没有进行过流保护控制时的纹波转换器200的操作。
当分割的电压Vf超过基准电压Vref时，NMOS晶体管Q1没有 截止并且NMOS晶体管Q2没有导通，而当在分割的电压Vf超过基 准电压Vref之后经过了延时Td时，NMOS晶体管Q1截止并且NMOS 晶体管Q2导通。类似地，当在分割的电压Vf变得低于基准电压Vref 之后经过了延时Td时，NMOS晶体管Q1导通并且NMOS晶体管 Q2截止。
假设输出电压Vout由于干扰等而变成高于稳定状态的电平。在 这种情况下，由于分割的电压Vf随输出电压Vout而变并且变得较高， 所以在从纹波比较器10输出的开关控制信号D中，高电平脉冲宽度 变窄。结果，由于NMOS晶体管Q1的导通时间段变短，输出电压 Vout的电平变低，并且输出电压Vout被控制在返回稳定状态的方向 上。另一方面，如果分割的电压Vf变为低于基准电压Vref的电平， 则即使在与上述相反的操作中，输出电压Vout也被类似地控制在返 回稳定状态的方向上。
随后将描述当进行过流保护控制时的纹波转换器200的操作。
过流保护没有被激活，该过流保护在OCP点截止NMOS晶体管 Q1(导通NMOS晶体管Q2)，在该OCP点，输出电流检测电压Vd 超过了用作过流状态的判断标准的基准电压VOCP。当在OCP点之 后经过了延时Td时，过流保护信号P被提供给NMOS晶体管Q1、 Q2，并且过流保护最终被激活。这样，通过在将过流保护信号P提供 给NMOS晶体管Q1、Q2之前将其延迟延时Td，NMOS晶体管Q1、 Q2的开关频率被限制在低级别。因此，可以避免在第一常规示例中出 现的开关损耗增大的情况。
在另一实施例中，不同的延迟电路可以分别使从过流状态检测电 路70(在这种情况下其也用作过流状态保护电路80)输出的过流保护 信号P以及从纹波比较器10输出的开关控制信号D延迟。然而，在 本实施例中，通过使用延迟电路30作为延迟电路90使开关电路400 的结构简化，该延迟电路30原本用于使第一常规示例的纹波转换器中 的纹波比较器10的输出延迟。
<第二实施例>
＝＝纹波转换器的结构＝＝
图3示出了根据本发明第二实施例的具有连接到开关控制电路 410的外部组件的纹波转换器210，该开关控制电路410是提供有过流 保护机制的集成电路。
在本实施例中，开关控制电路410的外部组件是：开关元件，其 为NMOS晶体管Q1、Q2的串联体；由平滑线圈L和电容元件C1构 成的LC平滑电路；分割电路，其为电阻元件R1、R2的串联体；电 阻元件Rd，其用于检测与输出电压Vout对应的输出电流Iout；用于 输出校正电路100的电阻元件R3到R5；电容元件C2、C3；以及基 准电压Vref的电源。在另一实施例中，外部组件可以嵌入开关控制电 路410中，除了通常难于集成的平滑电路和电容元件C2、C3。
根据本发明第二实施例的纹波转换器210与根据本发明第一实施 例的纹波转换器200的不同之处在于提供了输出校正电路100。
输出校正电路100具有电流输出型误差放大器101，其包括：要 对其施加分割的电压Vf的反相输入端子；要对其施加基准电压Vref 的非反相输入端子；以及输出端子，用于输出通过对分割的电压Vf 相对于基准电压Vref的相对误差进行放大而获得的电流。电容元件 C2(根据本申请的权利要求的第一电容元件)连接到在误差放大器101 的输出端子与纹波比较器10的非反相输入端子之间的信号线105(根 据本申请的权利要求的第一信号线)，并且通过从误差放大器101输 出的误差电流对电容元件C2进行充电和放电，由此产生误差积分电 压VE。误差积分电压VE与基准电压Vref偏差一电压，利用该电压， 根据占空比，分割的电压Vf的平均电平被偏移(offset)。误差积分 电压VE用作与分割的电压Vf进行比较的电压(以下称为“比较电 压”)，其被施加给纹波比较器10的非反相输出端子。
结果，在纹波比较器10中，根据误差积分电压VE调整要与分 割的电压Vf比较的比较电压，并且进行控制以使得分割的电压Vf的 电平和比较电压的电平相等。施加给误差比较器101的分割的电压Vf 和基准电压Vref被大幅度变短；纹波比较器10的比较电压变成大约 与参考电源Vref相等的电平；并且分割的电压Vf的平均电平被校正 为基准电压Vref。通过这种校正，输出电压与目标电平一致，并且纹 波转换器210的总体控制被稳定。
输出校正电路100也提供有以下机制：用于在从过流状态检测电 路70提供的状态信号S表示处于过流状态(低电平)时，减小施加给 纹波比较器10的非反相输入端子的比较电压的电平。该用于减小纹波 比较器10的比较电压的电平的机制可以被实现为以下机制：当从过流 状态检测电路70提供的状态信号S表示处于过流状态(低电平)时， 减小连接在校正电路100的输出端子与纹波比较器10的非反相输入端 子之间的误差积分电压VE的信号线105的电平。
具体地，输出校正电路100提供有充电/放电电路，如果状态信 号表示没有处于过流状态(高电平)，则该充电/放电电路根据从误差 放大器101输出的误差电流对电容元件C2进行充电，并且如果状态 信号S表示处于过流状态(低电平)，则该充电/放电电路对电容元件 C2进行充电和放电。充电/放电电路可以通过将用于调整电容元件C2 的放电速度的电阻元件R3(根据本申请的权利要求的第一电阻元件) 以及NPN双极型晶体管Q3(根据本申请的权利要求的第一开关元件) 串联来构成，该NPN双极型晶体管Q3根据从过流状态检测电路70 经由误差积分电压VE的信号线105与地线之间的NOT元件104而提 供的状态信号S而导通/截止。换言之，充电/放电电路是通过将电阻 元件R3和NPN双极型晶体管Q3的串联体与电容元件C2并联而构 成的。
在这种情况下，如果状态信号S表示没有处于过流状态(高电 平)，则NPN双极型晶体管Q3由于基极被提供有低电平而截止，结 果，电容元件C2根据从误差放大器101输出的误差电流而被充电。 通过充电保持误差积分电压VE的信号线105的电平。另一方面，如 果状态信号S表示处于过流状态(低电平)，则NPN双极型晶体管 Q3因为对基极施加有高电平而导通；结果，电容元件C2的电荷被通 过电阻元件R3和NPN双极型晶体管Q3而放电；并且误差积分电压 VE的信号线105的电平减小。
输出校正电路100不限于使用图3所示的电压输出型误差放大器 101，而是可以采用图4所示的电压输出型误差放大器102。在这种情 况下，如图4所示，通过在误差放大器102的负反馈路径上布置电容 元件Cp并且将电阻元件Rp串联到电容元件Cp，误差放大器102形 成积分电路，其产生并输出表示分割的电压Vf与基准电压Vref之间 的误差的积分的积分电压。从误差放大器102输出的积分电压被分割 电路所分割，该分割电路为电阻元件Rx、Ry的串联体，从而产生要 施加给纹波比较器10的非反相输入端子的误差积分电压VE。
上述NPN双极型晶体管Q3的集电极连接到电阻元件Rx、Ry 的连接部分。如果状态信号S表示处于过流状态(低电平)，则NPN 双极型晶体管Q3由于基极被提供了高电平而导通。虽然从误差放大 器102输出的积分电压的电平变得更高，但是由于电阻元件Ry被短 路，所以由电阻元件Rx、Ry构成的分割电路没有作用，并且施加给 纹波比较器10的非反相输入的误差积分电压VE的电平减小。
在输出校正电路100中，用于减小纹波比较器10的比较电压的 电平的另一机制可以被实现为用于减小信号线106(第二信号线)的 电平的机制，当从过流状态检测电路70提供的状态信号S表示处于过 流状态(低电平)时，基准电压Vref通过该信号线106被施加给误差 放大器101的非反相输入端子。也就是说，通过减小信号线106的电 平，误差放大器101的误差积分电压VE，即，施加给纹波比较器10 的非反相输入端子的比较电压的电平减小。
具体地，输出校正电路100提供有：连接到基准电压Vref的信 号线106的电容元件C3(根据本申请的权利要求的第二电容元件)； 以及充电/放电电路，如果状态信号S表示没有处于过流状态(高电 平)，则充电/放电电路将电容元件C3充电至基准电压Vref，如果状 态信号S表示处于过流状态(低电平)，则充电/放电电路对电容元件 C3进行放电。充电/放电电路可以通过将用于调整连接到基准电压 Vref的信号线106的电容元件C3的放电速度的电阻元件R4(根据本 申请的权利要求的第二电阻元件)与根据从过流状态检测电路70经由 NOT元件104提供的状态信号S而导通/截止的NPN双极型晶体管 Q4(根据本申请的权利要求的第二开关元件)串联而构成。换言之， 充电/放电电路是通过将电阻元件R4和NPN双极型晶体管Q4的串联 体与电容元件C3并联而构成的。与基准电压Vref的电源串联并且与 电容元件C3并联的电阻元件R5用于调整电容元件C3的充电速度。
在这种情况下，如果状态信号S表示处于过流状态(高电平)， 则NPN双极型晶体管Q4由于基极被施加有低电平而截止，结果，根 据基准电压Vref对电容元件C3进行充电。参考电源Vref的信号线 106的电平被保持。另一方面，如果状态信号S表示处于过流状态(低 电平)，则NPN双极晶体管Q4由于基极被施加有高电平而导通；结 果，电容元件C3的电荷被经由电阻元件R4和NPN双极型晶体管Q4 而放电；并且基准电压Vref的信号线106的电平被减小。
此外，输出校正电路100是优选的，因为通过如图3所示的那样 提供用于直接减小纹波比较器10的比较电压(在本实施例中为误差积 分电压VE)的电平的机制(电阻元件R3、NPN双极型晶体管Q3) 和用于间接减小纹波比较器10的比较电压的电平的机制(电阻元件 R4、R5，NPN双极型晶体管Q4)，可以更可靠地减小纹波比较器10 的比较电压的电平。然而，减小纹波比较器10的比较电压的电平的目 的可以仅通过提供上述两个机制中的任一个来实现。
＝＝纹波比较器的操作＝＝
将参照图5描述纹波比较器210的操作。
当输出电流Iout从稳定状态变成过流状态时(见图5A的时间 T1)时，过流状态检测电路70产生低电平状态信号S，其表示所检测 到的输出电压Iout为过流状态。过流状态保护电路80经由延迟电路 90和驱动电路40为NMOS晶体管Q1、Q2提供低电平状态信号S， 作为用于截止NMOS晶体管Q1和导通NMOS晶体管Q2的过流保护 信号P。
在输出校正电路100中，因为从过流状态检测电路70提供了低 电平状态信号S，所以在电容元件中充入的电被放电。即，在随后解 除过流保护之前，输出校正电路100初步地减小了误差积分电压VE 的信号线105的电平以及基准电压Vref的信号线106的电平。
结果，在经过了延时Td之后，过流保护信号P被提供给NMOS 晶体管Q1、Q2；输出电压Vout的电平减小(见图5(b))；并且 分割的电压Vf的电平也减小。如上所述，由于过流保护电路P被延 迟电路90所延迟，并且随后被提供给NMOS晶体管Q1、Q2，所以 以下情况是不可能的：输出电压的稳定状态和过流状态被高速重复， 而使得NMOS晶体管Q1、Q2的开关频率变高。
当在这种情况下输出电流Iout从过流状态返回到稳定状态时(见 图5(a)的时间T2)，过流状态检测电路70产生高电平状态信号S， 其表示所检测到的输出电流Iout没有处于过流状态。响应于高电平状 态信号S，过流状态保护电路80使过流保护信号P无效，从而解除过 流保护。
在输出检测电路100中，由于从过流状态检测电路70提供了低 电平状态信号S，所以电容元件C2、C3被充电。即，误差积分电压 VE的信号线105的电平以及参考电源Vref的信号线106的电平逐渐 开始增大(见图5(c))。输出电压Vout的电平也开始逐渐增加(见 图5(b))。
因此，由于刚在纹波比较器10中解除了过流保护，而施加给反 相输入端子的分割的电压Vf的电平被减小，所以施加给非反相输入端 子的误差积分电压VE的电平也预先减小。结果，在从纹波比较器10 输出的开关控制信号D(＝VE-Vf)中没有出现过冲。随着误差积分电 压VE的电平的增大，分割的电压Vf的电平，即，输出电压Vout逐 渐增加。由于开关控制信号D被设置为被延迟电路90所延迟，并且 随后提供给NMOS晶体管Q1、Q2，所以可以更可靠地限制过流保护 解除之后的过冲。
此外，在过流保护时输出电压Vout的电平减小。因此，可能出 现以下情况：在解除过流保护之后，纹波比较器10可能立即产生高电 平开关控制信号D，其根据纹波比较器10的比较电压的电平是什么来 导通MOS晶体管Q1(截止MOS晶体管Q2)，从而增加输出电压 Vout的电平。也就是说，虽然在上述的过流保护时纹波比较器10的 比较电压的电平减小了，但是在输出电压Vout中仍然可能出现过冲。
因此，当检测到输出电流Iout处于过流状态时，输出校正电路 100使得纹波比较器10的比较电压的电平减小到低于针对稳定状态 (其不是过流状态)情况(在当MOS晶体管Q1、Q2正常导通/截止 的情况下)的比较电压的预定电平。结果，虽然MOS晶体管Q1、Q2 在解除了过流保护之后开始正常地导通/截止，但是比较电压的电平低 于其正常电平，该电平与分割的电压Vf相比较并用作纹波比较器10 中的对象。因此，输出电压Vout的过冲确实得到限制。这种控制例 如可以通过根据过流保护的预定时间段，调整电阻元件R3、R4的电 阻值，以改变过流保护时的电容元件C2、C3的放电速度来实现。
虽然上面描述了本发明的实施例，但是上述实施例是为了便于理 解本发明而不是为了以限制方式来解释本发明。可以在不脱离本发明 的精神的情况下改变或者/变更本发明，并且本发明包括其等同物。
相关申请的交叉引用
本申请要求2005年6月24日提交的日本专利申请No. 2005-185340的优先权，该申请在此引入作为参考。