模数转换器专利检索-模数转换器信号处理专利检索查询-专利查询网

模数转换器

阅读：282发布：2020-05-11

专利汇可以提供模数转换器专利检索，专利查询，专利分析的服务。并且本发明涉及一种模数转换器。一种系统(200、400)包括接收多个输入信号的模数转换器(212、430‑436)。其中一个具体输入信号具有具体模拟值，并且模数转换器使用固定基准(VMAX)将所述具体模拟值转换为具体数字值。模数转换器使用所述具体模拟值作为用于转换剩余输入信号的模拟值的基准。，下面是模数转换器专利的具体信息内容。

权利要求

1.一种用于模数转换器的系统，其包括：
多路复用器电路，其具有模拟输入和模拟输出，所述模拟输入配置为各自接收模拟信号，包括第一模拟输入配置为接收具有第一电压电平的第一模拟信号，并且所述多路复用器电路配置为在所述模拟输出提供输出信号，所述输出信号是复用自所接收的模拟信号中的信号；以及
模数转换器，其具有基准电压输入、信号输入和数字输出，所述基准电压输入配置为接收具有基准电压电平的基准电压，所述信号输入耦合到所述模拟输出，并且所述模数转换器配置为：相对于所述基准电压电平将所述输出信号转换为在所述数字输出的数字值；
其中，如果所述输出信号是所述第一模拟信号，则所述基准电压电平是固定电压电平；
并且，如果所述输出信号不是所述第一模拟信号，则所述基准电压电平是所述第一电压电平。
2.根据权利要求1所述的系统，其中所述数字输出是所述系统的输出。
3.根据权利要求1所述的系统，其中当与测量时间间隔期间其它模拟信号比较时，所述第一模拟信号具有最大值。
4.根据权利要求1所述的系统，其中所述模拟信号包含音频信号的不同带宽部分。
5.根据权利要求1所述的系统，其中所述模数转换器是逐次逼近模数转换器。
6.根据权利要求1所述的系统，其中所述模数转换器是浮点模数转换器。
7.根据权利要求6所述的系统，其中所述模数转换器是浮点逐次逼近模数转换器。

说明书全文

模数转换器

背景技术

[0001] 在电子系统中，通常需要将模拟信号转换为适合处理器或控制器使用的形式。模数转换器(A/D或ADC)是将模拟信号转换为表示模拟信号幅度的一个或更多个数字值的电路。对于随时间变化的输入信号的情况，ADC周期性采样输入信号并生成一系列数字值。

[0002] 如果输入信号具有宽动态范围(大范围的振幅)，自动增益控制放大器(AGC)可用于将ADC的输入保持到低于满量程限制。AGC的增益可以通过ADC的数字输出进行控制。不过，用于调整增益的循环速度则依赖整体转换时间，并且如果输入信号也具有高带宽，ADC可能不能跟踪该输入信号。宽动态范围输入信号的替代选择是在每个数字输出中使宽范围ADC具有许多位或数字位数。不过，ADC的功耗和复杂性通常随着输出中的位数增加而增加。此外，在许多情况下，精确度所需的每个样本的位数可能远远小于满足动态范围所需的位数。

[0003] 相比于简单增加比特数，对具有宽动态范围但具有较低复杂性和降低功率要求的ADC有持续的需求。附图说明

[0004] 图1是示意性示出具有ADC的系统的示例实施例的框图。

[0005] 图2是示意性示出如图1所示的系统的示例实施例的框图，其中ADC具有可变基准电压。

[0006] 图3A是示意性示出逐次逼近ADC的示例实施例的框图。

[0007] 图3B是示意性示出如图3A所示的逐次逼近ADC的示例实施例的框图，其中的逐次逼近ADC实施为浮点ADC。

[0008] 图4是示意性示出如权利要求1所述的系统的一个示例实施例的框图，该系统具有如图3B所示的逐次逼近浮点ADC和如图2所示的可变基准电压。

[0009] 图5是示出一种方法的示例实施例的流程图。

具体实施方式

[0010] 假设数字输出值具有“n”位的分辨率，并且假设模拟输入信号是电压，则ADC的输出是：

[0011] (方程式1)其中，VIN是所采样的模拟输入电压，VREF是基准电压，并且VIN≤VREF。

[0012] 在典型ADC中，基准电压VREF是固定的，并且可以是或可以不是外部输入。通常，VREF是ADC的满量程范围。通常，使用ADC的数字输出的系统知道满量程数字输出对应于一些物理量(例如，10V，或6安培，或16千克等)，并且ADC的数字输出表示已知的满量程的一小部分。如果VREF是可变的，那么使用ADC的数字输出的系统需要明确知道VREF的值。

[0013] 图1示出系统100的一个示例，其中ADC的动态范围会存在挑战性设计问题。系统100接收模拟输入信号SIN。信号SIN由多个信号处理电路(102-108)处理。多路复用器110一次一个地选择信号处理电路(102-108)的输出用于由ADC 112转换。系统100的输出是数字值DOUT。一般来说，一些信号处理电路(102-108)的输出的信号幅度可以远大于其他信号处理电路的信号输出。如果ADC 112被设计成容纳最大可能的输入信号电压，那么一些信号处理电路的输出的数字测量可以是很小的数字，从而获得所述测量的相对小的信噪比。

[0014] 图2示出一种系统200，其是图1的系统100的具有改进的ADC动态范围的一个具体示例实施例。系统200接收模拟输入信号SIN。信号SIN由多个信号处理电路(202-208)处理。多路复用器210一次一个地选择信号处理电路(202-208)的输出用于由ADC 212转换。系统
200的输出是数字值DOUT。在图2中，在测量时间间隔内，其中一个具体信号处理电路(202)的输出的模拟幅度大于或等于剩余信号处理电路(204、206、208)的输出的模拟幅度。

[0015] 在图2的示例系统中，ADC 212的其中一个输入(来自多路复用器210)利用固定基准电压测量，并且剩余输入(来自多路复用器210)利用可变基准电压测量。可变基准电压的数字值是ADC 212的其中一个输出DOUT。具体地，当转换信号处理电路202的输出时，多路复用器214选择固定基准电压(VMAX)作为ADC 212的基准电压VREF。对于剩余信号处理电路(204、206、208)的输出，多路复用器214选择信号处理电路202的输出作为ADC 212的可变电压基准VREF。由转换信号处理电路202的输出产生的数字输出DOUT是将要被下游系统使用的可变基准电压VREF的数字值，以便解译由转换信号处理电路204、206和208的输出产生的数字输出DOUT。

[0016] 例如，假设输入信号SIN是音频信号并且系统200的功能是在各种频段内测量音频信号SIN的各种特性。对于音频信号处理的示例，每个信号处理电路(202-208)可以包括低通或带通滤波器以及非线性模拟电路，所述非线性模拟电路通过测量信号幅度的平方来测量该信号的能量。可供选择地，每个信号处理电路(202-208)可包括低通或带通滤波器，其中在滤波器输出端具有峰值检测器。如果信号处理电路202内的滤波器具有包括剩余信号处理电路(204、206、208)的最小频率和最大频率的带宽，那么在测量时间间隔内，信号处理电路202的输出的幅度将等于或大于剩余信号处理电路(204、206、208)的输出的幅度。例如，信号处理电路202中的滤波器可以是较宽频带滤波器，或该滤波器可简单地为不对通过其的信号SIN进行滤波的直通装置。因此，在测量时间间隔期间，ADC 212的可变基准电压VREF等于或大于ADC 212的输入。

[0017] 在图2的示例中，固定绝对基准电压VMAX等于或大于到ADC 212的最大期望输入。在任何具体测量时间间隔期间，可变基准电压VREF可基本上小于固定基准电压VMAX。因此，根据方程式1，由使用相对小的VREF测量产生的数字值DOUT大于如果基准电压是VMAX所产生的数字值DOUT。也就是说，数字信噪比通过实现较小的基准电压VREF得以改善。不过，在任何一个测量时间间隔期间，信号处理电路(202-208)的输出之间仍然有大的差异。一些测量值可仍然是很小的数字值，这导致所述测量的相对低信噪比。

[0018] 进一步增加动态范围并改进信噪比而无需增加输出DOUT的位数的一种方案是实施浮点ADC。对于浮点ADC，输出是两个数字值：(1)数字尾数(dM)，以及(2)数字指数(dE)，其中dE输出表示为dM*2 的形式。

[0019] ADC具有许多可替代设计，并且大多数ADC设计能够被实施为浮点ADC。图3A示出ADC 300的其中一个示例实施例。图3B示出图3A的ADC 300被更改以提供浮点数字输出的示例实施例。

[0020] 图3A示出逐次逼近ADC 300的一个示例实施例。比较器302比较模拟输入电压VIN与数模转换器(DAC)304的模拟输出。逐次逼近寄存器(SAR)306对时钟脉冲(CLK)计数。DAC 304的输入是SAR 306的数字输出。当DAC 304的输出等于输入电压VIN，比较器302促使SAR306停止计数并且SAR 306的数字值是数字输出DOUT。DAC 304的增益(模拟输出/数字输入)由基准电压VREF控制。

[0021] 图3B示出浮点逐次逼近ADC的一个示例实施例。在图3B中，ADC310具有基准电压输入VREF。输入信号VIN由放大器(312、314、316)放大，每个放大器具有VREF除以2的幂的增益。放大器(312、314、316)的输出通过比较器(318、320、322)与基准电压VREF比较。比较器(318、320、322)的输出由生成数字指数输出dE的逻辑电路324接收。在图3B的示例中，数字指数输出dE为三位。

[0022] 输入信号VIN由放大器326缩放，放大器326具有由数字指数(逻辑电路324)确定的分数增益(1/8、1/4等)。比较器328比较缩放后的模拟输入电压与数模转换器(DAC)330的模拟输出。逐次逼近寄存器(SAR)332对时钟脉冲(CLK)计数。DAC 330的输入是SAR 332的数字输出。当DAC 330的输出等于缩放后的输入电压时，比较器328促使SAR 332停止计数并且SAR 332的数字值是数字尾数输出dM。DAC 330的增益(模拟输出/数字输入)通过基准电压VREF控制。

[0023] 图4示出结合浮点ADC与可变基准电压以进一步扩展浮点ADC的动态范围的系统。具体地，图4示出如图1所示的系统的一个示例实施例，该系统具有如图3B所示的浮点逐次逼近ADC并具有基于如图2所示的最大信号处理电路输出的可变基准电压。

[0024] 在图4中，系统400接收模拟输入信号SIN。信号SIN由多个信号处理电路(402-208)处理。多路复用器410一次一个地选择信号处理电路(402-208)的输出用于模数转换。多路复用器412选择用于模数转换的基准电压VREF是固定绝对基准电压VMAX还是信号处理电路(408)中的其中一个信号处理电路的输出。当系统400在测量信号处理电路408的输出时，多路复用器412选择固定绝对基准电压VMAX作为模数转换的基准电压VREF。当系统400在测量信号处理电路404、406和408的输出时，多路复用器412选择信号处理电路408的输出作为模数转换的基准电压VREF。多路复用器410的输出由放大器(416、418、420)放大，每个放大器具有VREF除以2的幂的增益。放大器(416、418、420)的输出通过比较器(422、424、426)与基准电压VREF比较。比较器(422、424、426)的输出由生成数字指数输出dE的逻辑电路428接收。多路复用器410的输出由放大器430缩放，放大器430具有由数字指数(逻辑电路428)确定的分数增益(1/8、1/4等)。比较器432比较多路复用器410的缩放后的输出与数模转换器(DAC)434的模拟输出。逐次逼近寄存器(SAR)436对时钟脉冲(CLK)计数。DAC 434的输入是SAR 436的数字值。当DAC 434的输出等于多路复用器410的缩放后的输出时，比较器432促使SAR 436停止计数并且SAR 436的数字值是数字尾数输出dM。DAC 434的增益(模拟输出/数字输入)由基准电压VREF控制。

[0025] 有效地，对于图4的系统400，对于信号处理电路402、404和406的输出的测量，有四个数字输出：由测量信号处理电路402、404或406的输出产生的dE和dM，以及VREF的浮点数字值(由转换电路408的输出产生的dM和dE)。具有可变基准电压的浮点ADC实现宽动态范围，并且具有相对小的功耗和电路复杂性以及改进的小信号的信噪比。例如，在一个具体示例实施例中，dM是八位以及dE是两位。该系统实现了11位的动态范围，其中8位精确度以及8位ADC的功耗和复杂性。利用可变基准电压，小信号的信噪比基本上好于现有技术的8位ADC。

[0026] 图5示出用于模数转换的方法500。在步骤502，模数转换器接收多个输入信号。在步骤504，模数转换器使用固定阀值转换其中一个特定输入信号。在步骤506，模数转换器使用该特定输入信号作为剩余输入信号的阀值。

[0027] 具有滤波器的音频系统的描述仅是ADC可以接收宽范围输入信号幅度的系统的说明的示例。存在许多其他系统，在其中ADC接收具有宽动态范围的多个输入。此外，浮点逐次逼近ADC的使用仅是浮点ADC的一个示例。有许多可替代ADC设计，所述可替代ADC设计中的大多数可以被实施为浮点ADC。

[0028] 虽然本发明的说明性和目前优选的实施例已经在本文详细描述，但是应当理解，本发明原理可以以其他不同的方式体现和使用，并且附属权利要求旨在被解释为包括这类变化，除了受现有技术限制的以外。

标题	发布/更新时间	阅读量
双模态仿生视觉传感器像素读出系统	2020-05-08	94
双模态仿生视觉传感器	2020-05-08	549
一种三相异步电动机质量一体化管理系统	2020-05-08	171
一种自动校准PLC模拟量输出模块的装置和方法	2020-05-11	415
一种自动化双管螺旋喂料机	2020-05-08	124
一种PGC相位解调法中相位延迟提取与补偿方法	2020-05-08	613
视锥视杆双模态仿生视觉传感器	2020-05-08	782
子采样锁相环	2020-05-11	488
一种膝关节单髁压力和摩擦力测量装置	2020-05-08	209
一种IP网络多媒体通讯方法、终端、系统及存储介质	2020-05-08	244

模数转换器

模数转换器

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：