本発明は、波形データに基づいて音の波形を生成し出力する音源用シンセサイザに関するものである。

一般に、音源用シンセサイザは、波形メモリから波形データを読み出して楽音波形を生成し、この楽音波形の信号を所定の音色となるようにデジタルフィルタで処理した後、ミキサで他の楽音と合成し、ミキサの出力をアナログ信号に変換してスピーカから出力するように構成されている。 下記の特許文献１には、携帯端末装置等に用いられる音源用シンセサイザが記載されている。

特開２００４−４６０７７号公報

このような音源用シンセサイザにおいては、デジタルフィルタとしてカットオフ周波数が時間的に変化する時変フィルタが用いられる。 時変フィルタは、上記特許文献１にも記載されているように、加算器、積分器、乗算器などから構成され、乗算器の係数パラメータを可変にしてこれを制御することで、カットオフ周波数が変化しフィルタリングが行われる。

ところで、従来の音源用シンセサイザでは、波形データにＰＣＭ（Pulse Cord Modulation；パルス符号変調）信号が用いられている。 しかしながら、ＰＣＭ信号の場合、波の高さで音圧が表され、各時刻における波の高さを数値で表現するものであるため、時変フィルタの乗算器で乗算を行うにあたって、複雑な処理が必要となり、高速演算を行うためには乗算器を構成する論理回路が大規模になってコストの増大を招く。 また、出力段でアナログ変換を行うためのＤ／Ａコンバータも複雑なマルチビット型のものが必要となり、このようなＤ／Ａコンバータは大型で実装スペースも多く必要とする。

本発明は、上述した問題点に鑑み、複雑な乗算器やＤ／Ａコンバータを必要とせず、簡単な回路で高速演算を行うことができる音源用シンセサイザを提供することを目的とする。

本発明は、波形メモリに記憶されている波形データを読み出して音の波形を生成する波形生成部と、この波形生成部で生成された音の波形の信号に対して、カットオフ周波数を時間的に変化させてフィルタリングを行う時変フィルタ部と、この時変フィルタ部の出力に対して、ゲインを時間的に変化させて減衰処理を行う時変増幅部とを備え、時変フィルタ部に備わる乗算器の係数パラメータに応じてカットオフ周波数が変化するようにした音源用シンセサイザにおいて、時変フィルタ部の乗算器の前段に、１ビットΔΣ変調器を設けたものである。

本発明においては、時変フィルタ部の乗算器の前段に１ビットΔΣ変調器を設けたことにより、乗算器に入力される信号が１ビット信号に変換されるため、例えば１と−１の２値信号の場合、ｎ倍の乗算器での乗算結果はｎと−ｎの２通りしかない。 したがって、乗算器を加減算だけを行う単純な論理回路で構成することで、高速演算を行うことができる。 このため、高速の乗算器が不要となり、コストを低減することができる。 また、１ビット信号への変換によって、低次のアナログ・ローパスフィルタを通すだけで信号成分を取り出すことができるので、アナログ変換においてマルチビット型の複雑なＤ／Ａコンバータが不要となり、実装スペースを小さくすることができる。

本発明においては、上記構成に加えてさらに、時変増幅部の前段に１ビットΔΣ変調器を設けるのが好ましい。 このようにすることで、時変増幅部におけるゲイン可変用の乗算器に入力される信号が１ビット信号に変換されるため、時変増幅部の乗算器の構成を簡単にすることができる。

本発明において、時変増幅部の出力に対してミキシング処理を行うミキサを備えている場合は、上記構成に加えてさらに、ミキサに備わる音合成用の加算器の出力側に１ビットΔΣ変調器を設けるのが好ましい。 このようにすることで、ミキサからの出力が１ビット信号となるので、後段の回路での演算処理を簡単に行うことができる。

本発明においては、ミキサの出力に基づいて音を出力する出力部を備え、ミキサと出力部との間に、アナログ・ローパスフィルタを設けることができる。 アナログ・ローパスフィルタは、前述のように低次のフィルタでよいので、Ｄ／Ａコンバータが不要となることと相俟って、コストを一層低減することができる。

本発明によれば、１ビットΔΣ変調器を用いることにより、複雑な乗算器やＤ／Ａコンバータを必要とせず、簡単な回路で高速演算を行うことができる音源用シンセサイザを得ることができる。

図１は、本発明の実施形態による音源用シンセサイザの全体構成を示すブロック図である。 １は、楽音波形を生成する波形生成部であって、図示しない波形メモリに記憶されている波形データを読み出して所定の楽音（例えばピアノ）の波形を生成する。 波形メモリには、従来と同じＰＣＭ信号の波形データが記憶されている。 ２は補間処理部であって、波形生成部１で生成された波形の楽音信号に対して、音のピッチを変更するための波長変換を行ってＰＣＭ波の波長を時間軸方向に伸張させる場合に、信号の誤差を小さくするのに必要な補間処理（例えば２点直線補間）を行う。

３は、デジタルフィルタから構成される時変フィルタ部であって、波形生成部１から補間処理部２を介して与えられる楽音信号に対して、カットオフ周波数を時間的に変化させてフィルタリングを行うことにより、音色を制御する。 ４は、アッテネータから構成される時変増幅部であって、時変フィルタ部３の出力に対してゲイン（増幅率）を時間的に変化させて減衰処理を行い、最終的な音量を決定する。 ５は、時変増幅部４の出力に対してミキシング処理を行うミキサであって、複数の楽音を合成して出力する。 ６はアナログ・ローパスフィルタであって、ミキサ５の出力から信号成分を取り出してアナログの楽音信号を出力する。 ７は、スピーカ等からなるオーディオ出力部であって、アナログ・ローパスフィルタ６で得られた楽音信号に基づき楽音を出力する。

図２は、図１の音源用シンセサイザの具体的構成を示す回路図である。 なお、図１における波形生成部１および補間処理部２については、本発明と直接関連しないため、図２では図示を省略してある。

時変フィルタ部３において、１０は、図１の補間処理部２から出力されるＰＣＭ信号と、乗算器１９の出力および後段の積分器３１の出力とを加算する加算器である。 １１は、この加算器１０と後段の乗算器１２との間に設けられている１ビットΔΣ変調器であって、加算器１０の出力を１ビット信号に変換する。 １２は、１ビットΔΣ変調器１１で１ビット信号に変換された出力に対して、所定の係数パラメータｃを乗じる乗算器である。 係数パラメータｃは可変であり、図示しない時変制御部からの指令に基づいて変化する。

１３は、乗算器１２の出力と遅延回路１４の出力とを加算する加算器である。 遅延回路１４は、入力される信号を１サンプリング期間だけ保持し、次のサンプリングで、保持した信号を出力するものである。 加算器１３と遅延回路１４とは積分器３０を構成する。 １５は、この積分器３０と後段の乗算器１６との間に設けられている１ビットΔΣ変調器であって、積分器３０の出力を１ビット信号に変換する。 １６は、１ビットΔΣ変調器１５で１ビット信号に変換された出力に対して、係数パラメータｃを乗じる乗算器である。 係数パラメータｃは上述したように可変であり、図示しない時変制御部からの指令に基づいて変化する。

１７は、乗算器１６の出力と遅延回路１８の出力とを加算する加算器である。 遅延回路１８の機能は、上述した遅延回路１４の機能と同じである。 加算器１７と遅延回路１８とは積分器３１を構成する。 １９は、１ビットΔΣ変調器１５の出力にＱ値を乗じて加算器１０へフィードバックする乗算器であって、Ｑ値によってカットオフ周波数付近の音を強調して音色を変える、いわゆるレゾナンス効果を与えるためのものである。 Ｑ値を決めるパラメータｑは可変となっている。

以上が、時変フィルタ部３におけるデジタルフィルタの部分であるが、このようなデジタルフィルタは、１ビットΔΣ変調器１１，１５を除いて公知のものである。 上述したように、乗算器１２，１６の係数パラメータｃは可変となっており、これを時変制御部（図示省略）からの指令に基づいて変化させることにより、カットオフ周波数が係数パラメータｃに応じて時間的に変化する。 カットオフ周波数が低域側へ変化すると、カットされる倍音が多くなるので音色は暗くなり、反対に、カットオフ周波数が高域側へ変化すると、カットされる倍音が少なくなるので音色は明るくなる。

２０はセレクタであって、このセレクタ２０が実線の側に切り換えられている場合は、上で説明したフィルタ処理のされたＰＣＭ信号が選択される。 この場合、積分器３１の出力端子ＬＰＦは、ローパスフィルタの端子となる。 一方、セレクタ２０が破線の側にある場合は、１０〜１９の回路を通らずに素通りしたＰＣＭ信号が選択される。 この場合は、フィルタ処理は行われない。

セレクタ２０の出力側には、１ビットΔΣ変調器２１が設けられている。 １ビットΔΣ変調器２１は、セレクタ２０で選択された信号を１ビット信号に変換する。 この１ビットΔΣ変調器２１の出力側には、セレクタ２２が設けられている。 このセレクタ２２は、３つの端子を選択できるようになっており、図の位置においては、１ビットΔΣ変調器２１の出力が選択される。 これらの端子のうち、ＨＰＦは１ビットΔΣ変調器１１の出力側から導出されたハイパスフィルタの端子であり、ＢＰＦは１ビットΔΣ変調器１５の出力側から導出されたバンドパスフィルタの端子である。 すなわち、時変フィルタ部３では、セレクタ２０，２２の切換によって、ＰＣＭ信号に対してローパスフィルタ・ハイパスフィルタ・バンドパスフィルタ・素通りの４つのルートを選択することができる。

セレクタ２２の出力は、時変増幅部４に与えられる。 時変増幅部４において、２３は左チャンネルのゲインを決定する乗算器であって、時変フィルタ部３の出力に対してゲインｇＬを乗算する。 ２４は右チャンネルのゲインを決定する乗算器であって、時変フィルタ部３の出力に対してゲインｇＲを乗算する。 ゲインｇＬ，ｇＲは可変となっており、ゲインを時間的に変化させて減衰処理を行うことで最終的な音量を決定する。

時変増幅部４の出力は、ミキサ５に与えられる。 ミキサ５において、２５は時変増幅部４からの左チャンネル信号と、他の楽音の左チャンネル信号とを加算する加算器である。 ２６は、加算器２５の出力側に設けられた１ビットΔΣ変調器であって、加算器２５の出力を１ビット信号に変換する。 ２７は時変増幅部４からの右チャンネル信号と、他の楽音の右チャンネル信号とを加算する加算器である。 ２８は、加算器２７の出力側に設けられた１ビットΔΣ変調器であって、加算器２７の出力を１ビット信号に変換する。

ミキサ５の１ビットΔΣ変調器２６（左チャンネル）から出力される１ビット信号は、アナログ・ローパスフィルタ６に与えられる。 アナログ・ローパスフィルタ６は、抵抗Ｒ１およびコンデンサＣ１から構成される低次のフィルタであり、左チャンネルの信号に対して後述する平均化処理を行うことにより、復調された楽音信号を出力する。 また、ミキサ５の１ビットΔΣ変調器２８（右チャンネル）から出力される１ビット信号も、このフィルタ６と同じ構成を有するアナログ・ローパスフィルタに与えられる。

アナログ・ローパスフィルタ６から出力される楽音信号は、オーディオ出力部７に与えられる。 オーディオ出力部７は、差動アンプＯＰ、抵抗Ｒ２，Ｒ３、コイルＬ、コンデンサＣ２などからなるオーディオ回路と、スピーカ２９から構成されている。 オーディオ出力部７では、入力される楽音信号がオーディオ回路で増幅され、楽音信号に基づきスピーカ２９から楽音が出力される。 なお、図のオーディオ出力部７は左チャンネル用のものであるが、右チャンネルについても同じ構成のオーディオ出力部（図示省略）が設けられる。

図３は、図２における１ビットΔΣ変調器１１，２１の一例を示している。 ここに示されているのは、無遅延のΔΣ変調器である。 図３（ａ）はディザ処理のない場合の回路、図３（ｂ）はディザ処理のある場合の回路をそれぞれ示している。 ５１，５２，５４，５５は加算器、５３，５６，５８は遅延回路、５７は量子化器を構成する乗算器、５９はフィードバックゲインτを決める乗算器である。 加算器５２と遅延回路５３は積分器６０を構成し、加算器５５と遅延回路５６は積分器６１を構成する。 図３（ｂ）における７０は加算器、７１はディザ処理用の擬似雑音源である。 量子化用の乗算器５７は、入力信号ｕがｕ≧０であれば、出力信号ｙとしてｙ＝１を出力し、入力信号ｕがｕ＜０であれば、出力信号ｙとしてｙ＝−１を出力する。 したがって、１ビットΔΣ変調器の出力は、１か−１の２通りとなる。

図４は、図２における１ビットΔΣ変調器１５，２６，２８の一例を示している。 図４において、図３と同一部分には同一符号を付してある。 ここに示されているのは、遅延ありのΔΣ変調器である。 遅延ありのΔΣ変調器は、図３のような無遅延のΔΣ変調器と比較して、遅延回路５８がない分、構成が簡単となる。 図４（ａ）はディザ処理のない場合の回路、図４（ｂ）はディザ処理のある場合の回路をそれぞれ示している。 ５１，５２，５４，５５は加算器、５３，７２は遅延回路、５７は量子化器を構成する乗算器、５９はフィードバックゲインτを決める乗算器である。 加算器５２と遅延回路５３は積分器６０を構成し、加算器５５と遅延回路７２は積分器６２を構成する。 図４（ｂ）における７０は加算器、７１はディザ処理用の擬似雑音源である。 量子化用の乗算器５７は、入力信号ｕがｕ≧０であれば、出力信号ｙとしてｙ＝１を出力し、入力信号ｕがｕ＜０であれば、出力信号ｙとしてｙ＝−１を出力する。 したがって、１ビットΔΣ変調器の出力は、１か−１の２通りとなる。

図５は、１ビットΔΣ変調器１１での信号変換処理を説明する図である。 １ビットΔΣ変調器１１には、ＰＣＭ信号が入力される。 図５では、便宜上ＰＣＭ信号を連続波で描いてあるが、実際のＰＣＭ信号はもちろん連続波ではなく、所定周期でサンプリングされた離散的な信号となる。 このＰＣＭ信号に対し、１ビットΔΣ変調器１１では、ＰＤＭ（Pulse Density Modulation；パルス密度変調）による処理を行い、ＰＣＭ信号を図のようなＰＤＭ信号に変換する。 ＰＣＭ信号が波の高さで音圧を表現するのに対し、ＰＤＭ信号は単位時間あたりの波の数（密度）および直流成分で音圧を表現する。

このようなＰＤＭ方式を用いると、信号を１ビットで表すことができる。 図６はこれを説明する図である。 図６（ａ）において、上側の波形はＰＤＭ信号の一部を拡大したものであり、下側の波形はＰＤＭ信号をオーバーサンプリングする場合のサンプリングパルスを示している。 ＰＤＭ信号は、１と−１の２値をとり、ＰＣＭ信号の波の高さに応じてパルス間隔が変化するので、区間Δｔでこの信号をオーバーサンプリングすると、各サンプリング時点で１または−１の２値データが得られる。 すなわち、もとの信号の波の高さが１ビットで表現されたことになる。 なお、もとの信号を復調する場合は、この２値データを区間Δｔにわたって合計し、区間平均を算出する。 この区間平均値は、当該区間Δｔにおける信号の波の高さの平均値を表している。 図６（ｂ）のαがこの区間平均値を表している。 したがって、この平均化処理を各区間にわたって行うことで、もとの信号が復調される。 この平均化処理は、実際にはアナログ・ローパスフィルタ６により行うことができる。

以上では１ビットΔΣ変調器１１について述べたが、他の１ビットΔΣ変調器においても同様の原理で、入力信号に対し１ビット信号への変換処理が行われる。 このような１ビットΔΣ変調器を時変フィルタ部３に組み込むと、乗算器での乗算処理をきわめて簡単に行うことができる。 すなわち、図２においては、乗算器１２，１６の前段に１ビットΔΣ変調器１１，１５が設けられているので、乗算器１２，１６に入力されるのは、１か−１のいずれかの信号だけである。 したがって、乗算器１２，１６で係数パラメータｃを乗じる演算を行う場合、乗算結果は必ずｃと−ｃの２通りしかない。 このため、乗算器１２，１６を加減算だけを行う単純な論理回路で構成することができ、高速演算が可能となるので、高速の乗算器が不要となり、コストを低減することができる。

また、図２では、時変増幅部４の前段に１ビットΔΣ変調器２１が設けられているので、時変増幅部４の乗算器２３，２４に入力される信号も１ビット信号となり、上記と同様の理由により、乗算器２３，２４の構成を簡単にすることができる。

さらに、図２では、ミキサ５にも１ビットΔΣ変調器２６，２８が設けられており、ミキサ５から１ビットの信号が出力される。 このため、もとのＰＣＭ信号を復調するには、アナログ・ローパスフィルタ６を通すだけで、上述した平均化処理により信号成分を取り出すことができる。 このため、アナログ変換においてマルチビット型の複雑なＤ／Ａコンバータが不要となり、実装スペースを小さくすることができる。 また、アナログ・ローパスフィルタ６は低次のものでよいので、Ｄ／Ａコンバータが不要となることと相俟って、コストを一層低減することができる。

本発明では、以上述べた実施形態以外にも、種々の実施形態を採用することができる。 例えば、上記実施形態においては、時変増幅部４の後段にミキサ５を設けた例を挙げたが、単音のみを出力する場合はミキサ５が不要なので、図７のようにミキサ５を省略した構成としてもよい。

また、上記実施形態においては、アナログの楽音信号を出力する例を挙げたが、本発明はデジタルの楽音信号を出力する場合にも適用が可能である。 この場合は、図８のようにアナログ・ローパスフィルタ６やオーディオ出力部７を省略して、時変増幅部４から直接デジタル出力を取り出すように構成することができる。

また、上記実施形態においては、波形生成部から出力される楽音信号としてＰＣＭ信号を例に挙げたが、本発明は、ＰＣＭ信号以外の楽音信号を用いる場合においても適用することができる。

さらに、上記実施形態においては、音として楽音を例に挙げたが、本発明は楽音に限らず、人の声（ボイス）や擬似音なども含むあらゆる音を生成する場合に適用することができる。

本発明の実施形態による音源用シンセサイザの全体構成を示すブロック図である。

音源用シンセサイザの具体的構成を示す回路図である。

１ビットΔΣ変調器の一例を示す回路図である。

１ビットΔΣ変調器の一例を示す回路図である。

１ビットΔΣ変調器での信号変換処理を説明する図である。

ＰＤＭ方式による信号の１ビット表現を説明する図である。

本発明の他の実施形態による音源用シンセサイザの全体構成を示すブロック図である。

本発明の他の実施形態による音源用シンセサイザの全体構成を示すブロック図である。

符号の説明

１ 波形生成部 ２ 補間処理部 ３ 時変フィルタ部 ４ 時変増幅部 ５ ミキサ ６ アナログ・ローパスフィルタ ７ オーディオ出力部 １１ １ビットΔΣ変調器 １２ 乗算器 １５ １ビットΔΣ変調器 １６ 乗算器 ２１ １ビットΔΣ変調器 ２６ １ビットΔΣ変調器 ２８ １ビットΔΣ変調器