同步数字频率偏移专利检索-频率偏移信号处理专利检索查询-专利查询网

同步数字 频率偏移

阅读：871发布：2020-05-11

专利汇可以提供同步数字频率偏移专利检索，专利查询，专利分析的服务。并且公开了用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的装置和方法。例如，该方法通过同步器以同步方式向数字前端(DFE)处理器发送DFS触发并且向本地振荡器 (LO)发送LO触发，该方法通过DFE处理器响应于接收到DFS触发而在接收到的数据上应用DFS，该方法通过LO响应于接收到LO触发而在载波信号上应用互补偏移，该方法通过上变频器对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。在另一方面中，该方法通过同步器向相位误差校正器发送相位误差，该相位误差校正器执行相位误差校正。，下面是同步数字频率偏移专利的具体信息内容。

权利要求

1.一种用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的装置，该装置包括：
同步组件，用于以同步方式发送DFS触发和本地振荡器(LO)触发；
数字前端(DFE)处理组件，其操作性地耦合到所述同步组件，并且用于响应于接收到所述DFS触发而在接收到的数据上应用DFS；
LO，其操作性地耦合到所述同步组件，并且用于响应于接收到所述LO触发而在载波信号上应用互补偏移；以及
上变频组件，其操作性地耦合到所述DFE处理组件和所述LO，并且用于对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。
2.如权利要求1所述的装置，
其中所述同步组件还用于确定所述数字频率偏移接收数据的相位误差，并且其中所述装置还包括：
相位误差校正组件，用于基于所确定的相位误差对所述数字频率偏移接收数据或者所述互补偏移载波信号进行相位误差校正。
3.如权利要求2所述的装置，其中，所述相位误差校正组件被布置为所述DFE处理组件的一部分。
4.如权利要求3所述的装置，其中，所述相位误差校正包括旋转所述数字频率偏移接收数据的同相和正交分量。
5.如权利要求3所述的装置，其中，所述相位误差校正包括应用相对于所述LO中的所述互补偏移具有分数延迟的所述DFS。
6.如权利要求2所述的装置，其中，所述相位误差校正组件被布置为所述LO的一部分。
7.如权利要求6所述的装置，其中，所述相位误差校正包括调整所述互补偏移载波信号的相位。
8.如权利要求2所述的装置，其中，所述相位误差校正是基于所述DFS和所述互补偏移在所述上变频组件处的到达时间的差异的。
9.如权利要求1所述的装置，其中，所述同步组件是专用硬件。
10.如权利要求1所述的装置，其中，所述同步组件用于在DFS事件被触发时向所述DFE处理组件发送所述DFS触发并且向所述LO发送所述LO触发。
11.如权利要求10所述的装置，其中，所述DFS事件是由任务列表处理器或单独的定时器触发的。
12.如权利要求10所述的装置，其中，所述同步组件用于在所述DFS事件被触发时接收要在所述接收到的数据上执行的频率偏移。
13.如权利要求1所述的装置，其中，所述同步组件具有关于以下的知识：
所述DFS和所述LO处的互补偏移的理想应用时间，
第一时延，其中所述第一时延是信号从第一位置穿越到第二位置的时延，所述第一位置是所述DFE处理组件中应用所述DFS的位置并且所述第二位置是所述上变频组件中对所述数字频率偏移接收数据和所述互补偏移载波信号进行混合的位置，
第二时延，其中所述第二时延是信号从所述LO中应用所述互补偏移的位置穿越到所述上变频组件中对所述数字频率偏移接收数据和所述互补偏移载波信号进行混合的位置的时延，或者
为对所述第一时延和所述第二时延之间的差异进行补偿而计数的选通的预定数目。
14.如权利要求13所述的装置，其中，所述同步组件用于以同步方式发送所述DFS触发和所述LO触发包括：
释放第一触发，其中所述第一触发与所述第一时延和所述第二时延中较长的一者相关联；
启动差量计数器以确定释放所述第一触发和检测到第一选通之间的时间，所述第一选通与要释放的第二触发相关联；
启动选通计数器以对用于对所述第一时延和所述第二时延之间的差异进行补偿的选通的预定数目进行计数；
检测与要释放的所述第二触发相关联的所述第一选通；并且
当所述选通计数器的值达到用于对所述第一时延和所述第二时延之间的差异进行补偿的所述选通的预定数目时，释放所述第二触发。
15.如权利要求14所述的装置，其中，所述同步组件用于：
确定相位误差；并且
将所确定的相位误差发送到相位误差校正器。
16.如权利要求15所述的装置，其中，所确定的相位误差是根据以下项来计算的：频率偏移、所述差量计数器的值、所述第一时延和所述第二时延的值、用于对所述第一时延和所述第二时延之间的差异进行补偿的所述选通的所述预定数目、与所述第二触发相关联的采样选通率、和共同时钟频率。
17.如权利要求10所述的装置，其中，所述第一时延长于所述第二时延。
18.如权利要求10所述的装置，其中，所述第一时延短于所述第二时延。
19.如权利要求1所述的装置，其中，所述同步组件用于在对所述DFE处理组件和所述LO所使用的采样选通率的差异进行补偿的同时，以同步方式向所述DFE处理组件发送所述DFS触发和向所述LO发送所述LO触发。
20.一种无线设备，包括：
一个或多个天线，被配置为发送信号；以及
如权利要求1所述的用于为要通过无线信道发送的信号同步DFS的装置。
21.如权利要求20所述的无线设备，其中，所述同步组件还用于确定相位误差，并且将所述相位误差提供给相位误差校正器，所述相位误差校正器被配置为执行相位误差校正。
22.一种用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的方法，该方法包括：
通过同步器以同步方式向数字前端(DFE)处理器发送DFS触发并且向本地振荡器(LO)发送LO触发；
通过所述DFE处理器响应于接收到所述DFS触发而在接收到的数据上应用DFS；
通过所述LO响应于接收到所述LO触发而在载波信号上应用互补偏移；并且通过上变频器对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。
23.如权利要求22所述的方法，还包括：
通过所述同步器确定所述数字频率偏移接收数据中的相位误差；并且
通过相位误差校正器基于所确定的相位误差对所述数字频率偏移接收数据或者所述互补偏移载波信号进行相位误差校正。
24.一种设备，包括：
处理器；以及
 存储器，其被配置为存储要被所述处理器执行的程序指令，其中执行所述程序指令使得所述处理器执行用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的操作，所述操作包括：
通过同步器以同步方式向数字前端(DFE)处理器发送DFS触发并且向本地振荡器(LO)发送LO触发；
通过所述DFE处理器响应于接收到所述DFS触发而在接收到的数据上应用DFS；
通过所述LO响应于接收到所述LO触发而在载波信号上应用互补偏移；并且通过上变频器对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。
25.如权利要求24所述的设备，所述操作还包括：
通过所述同步器确定所述数字频率偏移接收数据中的相位误差；并且
通过相位误差校正器基于所确定的相位误差对所述数字频率偏移接收数据或者所述互补偏移载波信号进行相位误差校正。

说明书全文

同步数字频率偏移

技术领域

[0001] 本公开描述了用于同步数字频率偏移(Digital Frequency Shift，DFS)的方法和装置。虽然描述了用于在通过长期演进(Long Term Evolution，LTE)网络的无线信道发送和/或接收无线信号的设备中同步DFS的方法，但可对通过任何类型的无线网络(例如3G网络、5G网络等等)发送和/或接收的信号实现该方法。

背景技术

[0002] 用户设备(User Equipment，UE)可经由通信网络与其他网络设备通信。例如，无线UE可经由与无线通信网络相关联的基站(例如eNodeB)与其他基于无线或有线的设备通信。UE包括发送链和接收链，这些发送链和接收链被配置用于使得UE能够经由一个或多个天线利用无线信号无线地发送和接收数据。这样，UE在其发送数据时可被称为发送器，并且在其接收数据时可被称为接收器。

[0003] 发送链包括若干个组件。当到设备的输入信号经过发送链中的一些非线性组件时，输出包括处于与输入信号的频率不同的频率的额外的不想要信号。例如，谐波可出现在原始频率的倍数处，并且互调产物可出现在原始频率的和与差处以及所得到的这些频率的和与差的倍数处。

[0004] 降低非线性性效应的一种方法是降低不想要的频率的功率水平。例如，不想要的互调产物的功率水平可相对于想要的频率的功率水平被降低。然而，当互调产物落入频谱的敏感区域中时，例如在用于同时发送和接收的双工距离内时，去除不想要的频率可能要求高电流消耗。

[0005] 降低非线性性效应的另一种方法是在数字基带发送链中应用DFS并且通过在本地振荡器(Local Oscillator，LO)中应用互补偏移(即，互补频率偏置)来对DFS进行补偿。然而，用于应用DFS和在LO中应用互补偏移的信号在设备中经过不同的传播路径。从而，两个偏移(即，DFS和互补偏移)可能不是完全一致以便再现输入信号的精确副本。当在不同时间应用两个偏移时，对两个偏移之前和两个偏移之后的信号的比较可包括：不想要的相位瞬变，以及两个偏移之前的信号和两个偏移之后的信号之间的静态相位差。因此，专注于偏移的量的方案对于在没有相位瞬变和/或静态相位误差的情况下再现输入信号是次优的。附图说明

[0006] 通过结合参考附图阅读随后的详细描述和示例可更充分地理解本公开的教导，附图中：

[0007] 图1图示了用于向无线设备提供服务的示范性无线网络；

[0008] 图2图示了根据本公开的教导的用于为要通过无线信道发送的信号同步DFS的示范性装置；

[0009] 图3图示了根据本公开的示范性定时图；

[0010] 图4图示了根据本公开的用于同步DFS的示范性方法的流程图；并且[0011] 图5图示了用于执行本公开中描述的功能的示范性设备。

[0012] 为了促进阅读，相同的标号在可能的情况下被用于指定各幅图共同的元素。

具体实施方式

[0013] 本公开涉及同步DFS以使得发送的数据上的非线性性效应被降低。例如，在本公开的一个方面中，可在发送器无线设备中同步DFS以降低不想要的相位瞬变。在另一方面中，相位误差可被校正以去除引起接连数据符号之间的相位非连续性的静态相位误差。虽然本公开的教导是针对LTE网络的信号描述的，但可针对其他无线通信网络(例如，3G网络、5G网络等等)的信号实现本公开的装置和方法。

[0014] 图1图示了用于向无线设备提供服务的无线网络100。无线网络包括发送器无线设备110和接收器无线设备111，它们通过无线信道120进行通信。例如，发送器无线设备110可以是用户设备。类似地，接收器无线设备111可以是用户设备。此外，发送器或接收器无线设备可以是基站。注意无线设备110和111的天线可以是既可用于无线信号的发送也可用于无线信号的接收的收发器的天线。这样，每个发送器或接收器无线设备基于该设备是在发送还是接收无线信号可以是发送器或接收器。

[0015] 如上所述，设备(例如无线设备110)的发送链包括若干个组件。例如，发送链可包括：基带处理器、数字前端(Digital Front End，DFE)处理器、本地振荡器(LO)、上变频器、天线，等等。基带处理器可确定数据(输入)的同相(I)和正交(Q)分量。数据的I和Q分量也可被合称为“IQ数据”。基带处理器随后可将IQ数据提供给DFE处理器。当发送器是数字发送器时，上变频器可包括射频数字到模拟转换器(Radio Frequency Digital to Analog Converter，RFDAC)。当发送器是模拟发送器时，上变频器可包括：基带数字到模拟转换器(DAC)、可选的后置滤波器、和IQ混合器。

[0016] 本公开描述了提供专用同步器的无线设备。例如，除了以上描述的各种组件以外，本公开的无线设备还提供了专用同步器。专用同步器用于以同步方式在发送设备中执行DFS，从而降低不想要的相位瞬变和相位误差。

[0017] 图2图示了根据本公开的教导的用于为要通过无线信道发送的信号同步DFS的装置200。装置200被包括在以上参考图1描述的每个发送器无线设备110内。装置200包括同步器210、DFE处理器220、LO 230和上变频器240。在一个方面中，同步器210是专用硬件。

[0018] 在一个方面中，装置200还包括相位误差校正器250。在一个方面中，相位误差校正器250被布置为DFE处理器220的一部分，如图2A中所示。在另一方面中，相位误差校正器250被布置为LO 230的一部分，如图2B中所示。

[0019] 同步器210操作性地耦合到DFE处理器220和LO 230。DFE处理器220和LO 230操作性地耦合到上变频器240。

[0020] 为了降低相位瞬变，同步器210被配置为以同步方式向DFE处理器发送DFS触发并且向LO发送LO触发。DFS触发被同步器210发送来触发DFE处理器中的DFS。类似地，LO触发被发送到LO来触发LO中的互补偏移。

[0021] 为了清晰起见，由同步器发送到DFE处理器的触发被称为“DFS触发”并且由同步器发送到LO的触发被称为“LO触发”。当LO的类型是锁相环时，该触发也可被称为“PLL触发”。此外，注意，LO中的偏移被称为“互补偏移”，因为由LO执行频率偏置的幅值等于由DFE处理器执行的频率偏移(即，DFS)的幅值，并且由互补偏移引起的频率偏置的方向与由DFE处理器中的偏移引起的频率偏置的方向相反。换言之，DFS触发和LO触发被以同步方式发送，使得当上变频器执行RF调制时互补偏移和DFS彼此抵消。

[0022] DFE处理器220被配置为响应于从同步器210接收到DFS触发而在接收到的数据上应用DFS。例如，DFE处理器接收数据(例如，IQ数据)，响应于接收到DFS触发而在接收到的数据上应用DFS，处理数据，并且将经处理的数据提供给上变频器240。例如，DFE处理器对数据的处理可包括：从第一采样率转换到第二采样率、脉冲塑形、滤波、执行增益控制，等等。

[0023] LO 230被配置为响应于接收LO触发而在载波信号上应用互补偏移。例如，LO 230生成载波信号，响应于从同步器210接收到LO触发而在载波信号上应用互补偏移，并且将互补偏移的载波信号提供给上变频器240。在一个方面中，上变频器包括RFDAC。在另一方面中，上变频器包括基带DAC、可选的后置滤波器和IQ混合器。

[0024] 上变频器240被配置为对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频(RF)调制。RFDAC 240的输出被提供到天线以进行发送。换言之，通过执行RF调制利用互补偏移载波信号对数据进行编码。

[0025] 注意，从同步器210到DFS和互补偏移(即，LO中的偏移)的位置的信号路径不太可能是相同的。类似地，LO和上变频器之间的信号路径不太可能与DFE处理器和上变频器之间的信号路径相同。同步器210在考虑到在两个位置处触发偏移和两个偏移到达上变频器的传播延迟的差异的情况下执行DFS触发和LO触发的同步。另外，在一个方面中，对相位误差的校正可以是对两个偏移在上变频器处的到达时间的差异进行补偿。

[0026] 在一个方面中，同步器210还被配置为确定相位误差并且将相位误差发送到相位误差校正器250。相位误差校正器被配置为基于所确定的相位误差对数字频率偏移接收数据或互补偏移载波信号进行相位误差校正。

[0027] 相位误差校正为一些应用提供了额外的优点。例如，假定一设备使用发送的信号作为参考来对不想要的效果进行补偿。于是，降低静态相位误差可能是有利的。对于这种应用，相位误差校正可用于去除引起接连数据符号之间的相位非连续性的静态相位误差。

[0028] 在一个方面中，相位误差校正是在布置在DFE处理器中的相位校正器中执行的。在一个方面中，相位误差校正包括旋转同相和正交分量(即，IQ数据)以在应用DFS之后对相位误差进行补偿。例如，相位误差校正可以是对数字频率偏移接收数据进行相位误差校正。在一个方面中，相位误差是由于DFS和互补偏移在上变频器240处的不同到达时间产生的。

[0029] 在一个方面中，相位误差校正是由布置在LO中的相位校正器执行的。在一个方面中，相位误差校正包括调整互补偏移载波信号的相位。

[0030] 在一个方面中，相位误差校正包括应用相对于LO中的互补偏移具有分数延迟的DFS。例如，可对DFS的量进行更精细调整以对额外的相位误差进行补偿。

[0031] 在一个方面中，本公开的同步器210对DFE处理器220和LO 230使用的采样选通率的差异进行补偿。例如，同步器210以同步方式发送DFS触发和LO触发，同时对DFE处理器和LO使用的采样选通率的差异进行补偿。此外，同步器210具有关于设备的共同时钟频率的知识，该共同时钟频率被用于设备的所有块。注意，共同时钟频率、DFE处理器的采样选通率和LO的采样选通率可以全都是不同的。下面在示例-1和图3中进一步论述共同时钟频率和DFE处理器和LO的采样选通率。

[0032] 同步器210监视DFE处理器220和LO 230的采样选通。此外，同步器210被配置为具有关于以下的知识：

[0033] ·DFS和LO处的互补偏移的理想应用时间；

[0034] ·第一时延，其中第一时延是信号从第一位置穿越到第二位置的时延，第一位置是DFE处理器中应用DFS的位置并且第二位置是上变频器中对数字频率偏移接收数据和互补偏移载波信号进行混合的位置，并且该上变频器混合；

[0035] ·第二时延，其中第二时延是信号从LO中应用互补偏移的位置穿越到上变频器中对数字频率偏移接收数据和互补偏移载波信号进行混合的位置的时延；或者[0036] ·为对第一和第二时延之间的差异进行补偿而进行计数的选通的预定数目。

[0037] 在一个方面中，第一时延长于第二时延。当第一时延长于第二时延时，同步器210通过从DFS的理想应用时间中减去第一时延来计算触发DFS的绝对时间。

[0038] 在另一方面中，第一时延短于第二时延。当第一时延短于第二时延时，同步器210通过从LO中的互补偏移的理想应用时间中减去第二时延来计算在LO中触发互补偏移的绝对时间。

[0039] 同步器210还监视以确定是否触发了DFS事件。DFS事件可被任务列表处理器(Task List Processor，TLP)或单独的定时器触发。当DFS事件被触发时，同步器210可接收：执行DFS的时间和要在接收到的数据上(例如IQ数据上)执行的频率偏移(以赫兹为单位)。如上所述，DFE处理器从基带处理器接收IQ数据。

[0040] 当同步器210确定DFS事件被触发时，同步器以同步方式向DFE处理器发送DFS触发并且向LO发送LO触发，以分别执行DFS和互补偏移。

[0041] 在各种方面中，可基于应用以同步方式实现发送DFS触发和LO触发。示例1-2描述了两个方面。

[0042] 示例-1

[0043] 在一个方面中，以同步方式向DFE处理器发送DFS触发和向LO发送LO触发包括：

[0044] (1)释放第一触发，其中第一触发与第一时延和第二时延中较长的一者相关联。第一触发的释放基于哪个偏移与较长的时延相关联而应用DFS或者互补偏移。例如，如果第一时延(即，DFE处理器的时延)长于第二时延，则第一触发是DFS触发并且在DFE中应用DFS。相反，如果第一时延短于第二时延，则第一触发是LO触发并且在LO中应用互补偏移。

[0045] (2)启动被称为“差量计数器”的计数器来确定如(1)中所述的释放第一触发与检测到与要释放的第二触发相关联的第一选通之间的时间。例如，如果在(1)中释放的第一触发是DFS触发，则差量计数器被用于对释放DFS触发之后直到检测到LO的第一选通为止的时间计数。类似地，如果在(1)中释放的第一触发是LO触发，则差量计数器被用于对释放LO触发之后直到检测到DFE处理器的第一选通为止的时间计数。

[0046] (3)启动选通计数器，用于计数预定数目的选通来对第一时延和第二时延之间的差异进行补偿。用于对差异进行补偿的选通的预定数目是同步器已知的。

[0047] (4)在检测到与要释放的第二触发相关联的第一选通后停止差量计数器。

[0048] (5)如果实现相位误差校正，则确定相位误差。所确定的相位误差是根据频率偏移、差量计数器的值、第一和第二时延的值、用于对第一和第二时延之间的差异进行补偿的选通的预定数目、与第二触发相关联的采样选通率(即，采样时钟频率)、和共同时钟频率来计算的。

[0049] (6)当(5)适用时，将所确定的相位误差发送到相位误差校正器250。相位误差校正器可被布置在DFE处理器220中或者LO 230中。

[0050] (7)当选通计数器的值达到用于对第一和第二时延之间的差异进行补偿的选通的预定数目时，释放第二触发。第二触发的释放应用与较短的时延相关联的偏移。

[0051] 示例-2

[0052] 在一个方面中，以同步方式向DFE处理器发送DFS触发和向LO发送LO触发包括：

[0053] (1)释放第一触发，其中第一触发与第一时延和第二时延中较长的一者相关联。第一触发的释放基于哪个偏移与较长的时延相关联而应用DFS或者互补偏移。

[0054] (2)启动差量计数器，用于确定如(1)中所述释放第一触发和要释放第二触发之间的时间。

[0055] (3)启动选通计数器，用于计数预定数目的选通来对第一和第二时延之间的差异进行补偿。

[0056] (4)检测与要释放的第二触发相关联的第一选通并且确定第二触发的时间。在一个方面中，第二触发的时间是根据用于对第一和第二时延之间的差异进行补偿的选通的预定数目、已知的选通周期、和当第二触发被释放时差量计数器的值来确定的。

[0057] (5)如果实现相位误差校正，则确定相位误差。所确定的相位误差是根据频率偏移、差量计数器的值、第一和第二时延的值、与第二触发相关联的采样选通率(即，采样时钟频率)、和共同时钟频率来计算的。

[0058] (6)当(5)适用时，将所确定的相位误差发送到相位误差校正器250。

[0059] (7)当选通计数器的值达到用于对第一和第二时延之间的差异进行补偿的选通的预定数目时停止差量计数器并且释放第二触发。第二触发的释放应用与较短时延相关联的偏移。

[0060] 注意，除了差量计数器的值以外，同步器在接收DFS事件之前可具有用于计算相位误差的值的知识。因此，在一个方面中，一旦检测到第二触发的第一选通，就可计算相位误差。下面描述的示例-3进一步说明了利用以上描述的示例-1的方面对相位误差的计算。重要的是要注意，对于同步器可能尚未知晓的计算所需要的值，同步器可在需要时获得这些值。例如，可从数据库取回时延值。

[0061] 在一个方面中，在没有差量计数器的情况下确定相位误差。例如，两个选通的距离和选通率可能是已知的。例如，假定两个选通都同时启动或者以已知的(即，明确定义的)距离启动。于是，对于每个选通，可对直到DFS事件被触发为止的选通的数目进行计数。然后，可在没有差量计数器的情况下从已知选通率计算选通距离。这将允许在第一触发(例如，DFS触发或LO触发，基于哪个触发是第一触发)时计算相位误差值。

[0062] 示例-3：相位误差校正的计算

[0063] 如以上在示例-1中所描述的，所确定的相位误差可根据频率偏移、差量计数器的值、第一和第二时延的值、用于对第一和第二时延之间的差异进行补偿的选通的预定数目、与第二触发相关联的采样选通率、和共同时钟频率来计算。下面对于上变频器是RFDAC的场景计算所确定的相位误差。然而，如果发送器是模拟发送器，则时延是从DFE或LO的位置到上变频器的位置定义的，在该DFE或LO处应用数字频移或互补偏移，在该上变频器处发生混合。

[0064] 为了容易理解，令：

[0065] ·fshift：频率偏移的量，

[0066] ·c_delta：差量计数器的最终计数器值，

[0067] ·T_DFE：从应用DFS的DFE处理器的位置到RFDAC的DFE处理器的时延，[0068] ·T_PLL：从在LO处应用互补频率偏移到RFDAC的LO的时延，

[0069] ·P：当T_DFE长于T_PLL时，为对T_DFE和T_PLL之间的时延差异进行补偿而要计数的LO选通的预定数目，

[0070] ·D：当T_PLL长于T_DFE时，为对T_PLL和T_DFE之间的时延差异进行补偿而要计数的DFE处理器选通的预定数目，

[0071] ·fs_LO：与LO相关联的采样选通率(即，LO的采样率)，

[0072] ·fs_DFE：与DFE处理器相关联的采样选通率(即，DFE处理器的采样率)，[0073] ·fs_clk：所有块共同的时钟频率，

[0074] ·t_delta：第一触发和第二触发之间的时间(即，DFS触发及其后的LO触发之间的时间或者LO触发及其后的DFS触发之间的时间)，

[0075] ·delta_error：DFS和互补频率偏移在RFDAC处的到达时间之间的剩余时间误差，[0076] ·phase_error：转换成相位误差的delta_error，

[0077] ·phase_coeff：用于将c_delta转换成phase_error的标量值，以及[0078] ·phi_off：用于将c_delta转换成phase_error的标量值。

[0079] 注意t_delta、delta_error、phase_error、phase_coeff和phi_off的值是从其他参数计算得出的。下面提供了用于确定t_delta、delta_error、phase_error、phase_coeff和phi_off的值的等式。该计算取决于第一触发是针对DFE处理器还是针对LO的。

[0080] 当第一触发针对DFE处理器时：

[0081] t_delta＝(c_delta/fs_clk)+(P/fs_LO)， (等式1)[0082] delta_error＝t_DFE–t_PLL–t_delta； (等式2)[0083] phase_error＝2*pi*fshift*delta_error (等式3)[0084] ＝2*pi*fshift*(t_DFE–t_PLL–t_delta)

[0085] ＝2*pi*fshift*(t_DFE–t_PLL–(c_delta/fs_clk)-(P/fs_LO))

[0086] ＝2*pi*fshift*(t_DFE–t_PLL–(P/fs_LO))

[0087] -2*pi*fshift*(c_delta/fs_clk))，

[0088] ＝phi_off–phase_coeff*c_delta，

[0089] 其中，

[0090] phi_off＝2*pi*fshift*(t_DFE–t_PLL–(P/fs_LO))，并且 (等式4)[0091] phase_coeff＝2*pi*fshift/fs_clk。 (等式5)[0092] 当第一触发针对LO时：

[0093] t_delta＝(c_delta/fs_clk)+(D/fs_DFE)， (等式6)[0094] delta_error＝t_PLL–t_DFE–t_delta； (等式7)[0095] phase_error＝2*pi*fshift*delta_error (等式8)[0096] ＝2*pi*fshift*(t_PLL–t_DFE–t_delta)

[0097] ＝2*pi*fshift*(t_PLL–t_DFE–(c_delta/fs_clk)-(D/fs_DFE))

[0098] ＝2*pi*fshift*(t_PLL–t_DFE–(D/fs_DFE))

[0099] -2*pi*fshift*(c_delta/fs_clk))，

[0100] ＝phi_off–phase_coeff*c_delta，

[0101] 其中，

[0102] phi_off＝2*pi*fshift*(t_PLL–t_DFE–(D/fs_DFE))，并且 (等式9)[0103] phase_coeff＝2*pi*fshift/fs_clk。 (等式10)

[0104] 图3根据图示了本公开的定时图300。对于说明性示例，DFE处理器的采样选通率301(即，fs_DFE)被设置到9.6MHz。类似地，对于LO，采样选通率302(即，fs_LO)被设置到
19.2MHz。共同时钟频率303(即，fs_clk)被设置到153.6MHz。定时图300针对t_DFE 304长于t_PLL 305的场景。一旦差量计数器停止，c_delta的值就是已知的，如306中所示。应用DFS和应用互补偏移之间的时间在307中示出。然后，等式1-5可用于确定适当的相位校正。注意图3的图示和采样选通率是示范性的并且不打算限制实现方式。这样，可使用任何其他采样选通率。

[0105] 图4根据图示了本公开的用于同步数字频率偏移(DFS)的示范性方法400的流程图。

[0106] 在本公开的一个方面中，方法400可在无线设备中实现，该无线设备包括被配置为发送无线信号的一个或多个天线，和用于为要通过无线信道发送的信号同步DFS的装置，例如装置200。例如，方法400可在装置200中实现，其中由同步器210执行同步，由DFE处理器220执行应用DFS，由LO 230执行应用互补偏移，并且由上变频器240执行数字到模拟转换和RF调制，如上所述。在另一示例中，方法400可在装置200中实现，其中由相位误差校正器250执行相位误差校正。在另一示例中，方法400可在下文描述的设备500中实现。

[0107] 方法400开始于步骤405中并且前进到步骤410。

[0108] 在步骤410中，该方法通过同步器210以同步方式向DFE处理器发送DFS触发并且向LO发送LO触发。

[0109] 在步骤420中，该方法通过DFE处理器220响应于接收到DFS触发而在接收到的数据上应用DFS。

[0110] 在步骤430中，该方法通过LO 230响应于接收到LO触发而在载波信号上应用互补偏移。

[0111] 在步骤440中，该方法通过上变频器240对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。

[0112] 在可选的步骤450中，该方法通过同步器210确定相位误差并且将所确定的相位误差提供给相位误差校正器250。

[0113] 在可选的步骤460中，该方法通过相位误差校正器250基于所确定的相位误差对数字频率偏移接收数据或互补偏移载波信号进行相位误差校正。

[0114] 该方法随后可前进到步骤470以结束DFS的同步或者前进到步骤405以接收用于触发根据本公开的DFS的更多同步的DFS事件。

[0115] 图5图示了用于执行本公开中描述的功能的设备500。设备500包括处理器501和存储器502，存储器502被配置为存储将由处理器501执行的程序指令，其中执行程序指令使得处理器501执行用于为要通过无线信道发送的信号同步DFS的操作，这些操作包括：以同步方式向DFE处理器发送DFS触发并且向LO发送LO触发，响应于接收到DFS触发而在接收到的数据上应用DFS，响应于接收到LO触发而在载波信号上应用互补偏移，并且对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和RF调制。此外，这些操作还可包括执行相位误差校正。设备500还可包括任何数目和类型的输入/输出设备503。

[0116] 注意，虽然图5图示了单个设备，但方法400可经由以分布方式、串行方式、或者这些方式的组合执行方法400的操作的任何数目的设备实现。此外，设备可以是在服务器(例如，云网络的服务器)上实例化的虚拟化设备。这样，设备的硬件组件的表示可以是虚拟化表示或物理表示，而不脱离本公开的教导。因此，方法400可以用硬件、软件、或者其组合实现。注意，处理器501执行程序指令包括处理器501直接或间接地执行方法400的操作。例如，处理器501可联合其他设备执行操作或者可指挥另一设备执行操作。

[0117] 以下示例关于进一步的实施例。

[0118] 示例1是一种用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的装置，该装置包括：同步器，其被配置为以同步方式发送DFS触发和本地振荡器(LO)触发；数字前端(DFE)处理器，其操作性地耦合到所述同步器，并且被配置为响应于接收到所述DFS触发而在接收到的数据上应用DFS；LO，其操作性地耦合到所述同步器，并且被配置为响应于接收到所述LO触发而在载波信号上应用互补偏移；以及上变频器，其操作性地耦合到所述DFE处理器和所述LO，并且被配置为对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。

[0119] 在示例2中，如示例1所述的主题，其中所述同步器还被配置为确定所述数字频率偏移接收数据的相位误差，并且其中所述装置还包括：相位误差校正器，其被配置为基于所确定的相位误差对所述数字频率偏移接收数据或者所述互补偏移载波信号进行相位误差校正。

[0120] 在示例3中，如示例2所述的主题，其中所述相位误差校正器被布置为所述DFE处理器的一部分。

[0121] 在示例4中，如示例3所述的主题，其中所述相位误差校正包括旋转所述数字频率偏移接收数据的同相和正交分量。

[0122] 在示例5中，如示例3所述的主题，其中所述相位误差校正包括应用相对于所述LO中的互补偏移具有分数延迟的DFS。

[0123] 在示例6中，如示例2所述的主题，其中所述相位误差校正器被布置为所述LO的一部分。

[0124] 在示例7中，如示例6所述的主题，其中所述相位误差校正包括调整所述互补偏移载波信号的相位。

[0125] 在示例8中，如示例2所述的主题，其中所述相位误差校正是基于所述DFS和所述互补偏移在所述上变频器处的到达时间的差异的。

[0126] 在示例9中，如示例1所述的主题，其中所述同步器是专用硬件。

[0127] 在示例10中，如示例1所述的主题，其中所述同步器被配置为在DFS事件被触发时向所述DFE处理器发送所述DFS触发并且向所述LO发送所述LO触发。

[0128] 在示例11中，如示例10所述的主题，其中所述DFS事件是由任务列表处理器或单独的定时器触发的。

[0129] 在示例12中，如示例10所述的主题，其中所述同步器被配置为在所述DFS事件被触发时接收要在所述接收到的数据上执行的频率偏移。

[0130] 在示例13中，如示例1所述的主题，其中所述同步器被配置为具有关于以下的知识：所述DFS和所述LO处的互补偏移的理想应用时间，第一时延，其中所述第一时延是信号从第一位置穿越到第二位置的时延，所述第一位置是所述DFE处理器中应用所述DFS位置并且所述第二位置是所述上变频器中对所述数字频率偏移接收数据和所述互补偏移载波信号进行混合的位置，，第二时延，其中所述第二时延是信号从所述LO中应用所述互补偏移的位置穿越到所述上变频器中对所述数字频率偏移接收数据和所述互补偏移载波信号进行混合的位置的时延，或者为对所述第一时延和第二时延之间的差异进行补偿而计数的选通的预定数目。

[0131] 在示例14中，如示例13所述的主题，其中所述同步器被配置为以同步方式发送所述DFS触发和所述LO触发包括对于以下的配置：释放第一触发，其中所述第一触发与所述第一时延和所述第二时延中的较长的一者相关联；启动差量计数器，以确定释放所述第一触发和检测到第一选通之间的时间，所述第一选通与要释放的第二触发相关联；启动选通计数器，以对用于对所述第一时延和第二时延之间的差异进行补偿的选通的预定数目进行计数；检测与要释放的所述第二触发相关联的所述第一选通；并且当所述选通计数器的值达到用于对所述第一时延和第二时延之间的差异进行补偿的选通的预定数目时，释放所述第二触发。

[0132] 在示例15中，如示例14所述的主题，其中所述同步器被配置为：确定相位误差；并且将所确定的相位误差发送到相位误差校正器。

[0133] 在示例16中，如示例15所述的主题，其中所确定的相位误差是根据以下项来计算的：频率偏移、所述差量计数器的值、所述第一时延和第二时延的值、用于对所述第一时延和第二时延之间的差异进行补偿的选通的所述预定数目、与所述第二触发相关联的采样选通率、和共同时钟频率。

[0134] 在示例17中，如示例10所述的主题，其中所述第一时延长于所述第二时延。

[0135] 在示例18中，如示例10所述的主题，其中所述第一时延短于所述第二时延。

[0136] 在示例19中，如示例1所述的主题，其中所述同步器在对所述DFE处理器和所述LO所使用的采样选通率的差异进行补偿的同时以同步方式向所述DFE处理器发送所述DFS触发和向所述LO发送所述LO触发。

[0137] 示例20是一种无线设备，包括：一个或多个天线，被配置为发送信号；以及如示例1所述的用于为要通过无线信道发送的信号同步DFS的装置。

[0138] 在示例21中，如示例20所述的主题，其中所述同步器还被配置为确定相位误差并且将所述相位误差提供给相位误差校正器，所述相位误差校正器被配置为执行相位误差校正。

[0139] 示例22是一种用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的方法，该方法包括：通过同步器以同步方式向数字前端(DFE)处理器发送DFS触发并且向本地振荡器(LO)发送LO触发；通过所述DFE处理器响应于接收到所述DFS触发而在接收到的数据上应用DFS；通过所述LO响应于接收到所述LO触发而在载波信号上应用互补偏移；以及通过上变频器对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。

[0140] 在示例23中，如示例22所述的主题，还包括：通过所述同步器确定所述数字频率偏移接收数据中的相位误差；并且通过相位误差校正器基于所确定的相位误差对所述数字频率偏移接收数据或者所述互补偏移载波信号进行相位误差校正。

[0141] 示例24是一种设备，包括：处理器；以及存储器，被配置为存储要被所述处理器执行的程序指令，其中执行所述程序指令使得所述处理器执行用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的操作，所述操作包括：通过同步器以同步方式向数字前端(DFE)处理器发送DFS触发并且向本地振荡器(LO)发送LO触发；通过所述DFE处理器响应于接收到所述DFS触发而在接收到的数据上应用DFS；通过所述LO响应于接收到所述LO触发而在载波信号上应用互补偏移；并且通过上变频器对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。

[0142] 在示例25中，如示例24所述的主题，所述操作还包括：通过所述同步器确定所述数字频率偏移接收数据中的相位误差；并且通过相位误差校正器基于所确定的相位误差对所述数字频率偏移接收数据或者所述互补偏移载波信号进行相位误差校正。

[0143] 示例26是一种用于为要通过无线信道发送的信号同步数字频率偏移(DFS)的装置，该装置包括：同步组件，用于以同步方式发送DFS触发和本地振荡器(LO)触发；数字前端(DFE)处理组件，其操作性地耦合到所述同步组件，并且用于响应于接收到所述DFS触发而在接收到的数据上应用DFS；LO，其操作性地耦合到所述同步组件，并且用于响应于接收到所述LO触发而在载波信号上应用互补偏移；以及上变频装置，其操作性地耦合到所述DFE处理组件和所述LO，并且用于对数字频率偏移接收数据和互补偏移载波信号进行数字到模拟转换和射频调制。

[0144] 在示例27中，如示例26所述的主题，其中所述同步组件还用于确定所述数字频率偏移接收数据的相位误差，并且其中所述装置还包括：相位误差校正组件，用于基于所确定的相位误差对所述数字频率偏移接收数据或者所述互补偏移载波信号进行相位误差校正。

[0145] 在示例28中，如示例27所述的主题，其中所述相位误差校正组件被布置为所述DFE处理组件的一部分。

[0146] 在示例29中，如示例28所述的主题，其中所述相位误差校正包括旋转所述数字频率偏移接收数据的同相和正交分量。

[0147] 在示例30中，如示例28所述的主题，其中所述相位误差校正包括应用相对于所述LO中的互补偏移具有分数延迟的DFS。

[0148] 在示例31中，如示例27所述的主题，其中所述相位误差校正组件被布置为所述LO的一部分。

[0149] 在示例32中，如示例31所述的主题，其中所述相位误差校正包括调整所述互补偏移载波信号的相位。

[0150] 在示例33中，如示例27所述的主题，其中所述相位误差校正是基于所述DFS和所述互补偏移在所述上变频组件处的到达时间的差异的。

[0151] 在示例34中，如示例26所述的主题，其中所述同步组件是专用硬件。

[0152] 在示例35中，如示例26所述的主题，其中所述同步组件用于在DFS事件被触发时向所述DFE处理组件发送所述DFS触发并且向所述LO发送所述LO触发。

[0153] 在示例36中，如示例35所述的主题，其中所述DFS事件是由任务列表处理器或单独的定时器触发的。

[0154] 在示例37中，如示例35所述的主题，其中所述同步组件用于在所述DFS事件被触发时接收要在所述接收到的数据上执行的频率偏移。

[0155] 在示例38中，如示例26所述的主题，其中所述同步组件具有关于以下的知识：所述DFS和所述LO处的互补偏移的理想应用时间，第一时延，其中所述第一时延是信号从第一位置穿越到第二位置的时延，所述第一位置是所述DFE处理组件中应用所述DFS的位置并且所述第二位置是所述上变频组件中对所述数字频率偏移接收数据和所述互补偏移载波信号进行混合的位置，第二时延，其中所述第二时延是信号从所述LO中应用所述互补偏移的位置穿越到所述上变频组件中对所述数字频率偏移接收数据和所述互补偏移载波信号进行混合的位置的时延，并且所述数字频率偏移接收数据和所述互补偏移载波信号在所述上变频组件处被混合，或者为对所述第一时延和第二时延之间的差异进行补偿而计数的选通的预定数目。

[0156] 在示例39中，如示例38所述的主题，其中所述同步组件用于以同步方式发送所述DFS触发和所述LO触发包括：释放第一触发，其中所述第一触发与所述第一时延和所述第二时延中的较长的一者相关联；启动差量计数器以确定释放所述第一触发和检测到第一选通之间的时间，所述第一选通与要释放的第二触发相关联；启动选通计数器以对用于对所述第一时延和第二时延之间的差异进行补偿的选通的预定数目进行计数；检测与要释放的所述第二触发相关联的所述第一选通；并且当所述选通计数器的值达到用于对所述第一时延和第二时延之间的差异进行补偿的选通的预定数目时，释放所述第二触发。

[0157] 在示例40中，如示例39所述的主题，其中所述同步组件用于：确定相位误差；并且将所确定的相位误差发送到相位误差校正器。

[0158] 在示例41中，如示例40所述的主题，其中所确定的相位误差是根据以下项来计算的：频率偏移、所述差量计数器的值、所述第一时延和第二时延的值、用于对所述第一时延和第二时延之间的差异进行补偿的选通的所述预定数目、与所述第二触发相关联的采样选通率、和共同时钟频率。

[0159] 在示例42中，如示例35所述的主题，其中所述第一时延长于所述第二时延。

[0160] 在示例43中，如示例35所述的主题，其中所述第一时延短于所述第二时延。

[0161] 在示例44中，如示例26所述的主题，其中所述同步组件用于在对所述DFE处理器和所述LO所使用的采样选通率的差异进行补偿的同时以同步方式向所述DFE处理组件发送所述DFS触发和向所述LO发送所述LO触发。

[0162] 示例45是一种无线设备，包括：一个或多个天线，被配置为发送信号；以及如示例26所述的用于为要通过无线信道发送的信号同步DFS的装置。

[0163] 在示例46中，如示例45所述的主题，其中所述同步组件还用于确定相位误差并且将所述相位误差提供给被配置为执行相位误差校正的相位误差校正器。

[0164] 应当理解在上文中借由示例描述了本公开的方面。然而，各种方面是示范性的而不是限制。从而，本公开的范围不应当被解释为受任何上述方面或示例所限。本公开的广度和范围应当根据所附权利要求和/或等同物的范围和广度来限定。

标题	发布/更新时间	阅读量
频率偏移估计装置、接收装置、频率偏移估计方法及接收方法	2020-05-12	46
频率偏移估计装置、接收装置、频率偏移估计方法及接收方法	2020-05-12	838
频率偏移检测处理系统和使用其的频率偏移检测处理方法	2020-05-12	578
频率偏移镜像抑制	2020-05-11	52
载波频率偏移校正方法与载波频率偏移校正系统	2020-05-12	905
频率偏移检测处理系统和使用其的频率偏移检测处理方法	2020-05-12	36
多载波接收机的频率偏移估计器及其频率偏移估计方法	2020-05-12	81
偏移频率零差探地雷达	2020-05-11	245
天线频率偏移补偿装置	2020-05-11	108
估计频率偏移的方法及其相关频率偏移估计电路	2020-05-12	868

同步数字频率偏移

同步数字频率偏移

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：