本发明关于一种调频式双音多频产生器，尤指一种利用数字电路产生双音多 频信号的产生器。

传统式的双音多频产生器大多是利用模拟电路所组合，如图1所示，其中方 块1，为双音多频电压信号截取开关；方块2、3，为一组电压跟随器缓冲级线 路；方块4，为模拟信号加法器；方块5，为参考电压源产生电路。然而，模拟 电路常会受到制造工艺、温度或环境等因素的影响而容易产生信号干扰或失真， 往往使输出值与实际值不符，此外，模拟电路于长久使用后，其电路上的元件值 亦容易老化改变而影响其输出值，故传统用于产生双音多频信号所设计的模拟电 路较不容易控制其精确度的大小，尤其当低电压工作时，以上问题就更显著；另 对于制造技术而言，因电路特性因素，故于制作电路的面积无弹性可言，即该电 路面积仅能缩小至一定范围内便无法突破；此外，电信局对电话线路的规定，拨 号器的行值信号(相对电压值)与列值信号相比有2dB的预增益，但传统的模 拟加法器只能将该预增益值控制在1～3dB范围之间，不能有效地控制于2d B的定值，故会影响其精确值。

由上可知，传统的双音多频产生器，在设计及实际应用上，仍存在若干不便 与缺点，其主要为模拟电路的设计，常会因周围环境的改变而容易造成信号干扰 或失真等诸多问题，而可待加以改善。

本发明的主要目的在于利用数字电路设计一调频式双音多频产生器，解决传 统大多利用模拟电路设计而成的双音多频产生器，容易因制造工艺、温度、环境 等多项因素的改变，而造成信号干扰或失真等问题，且该数字电路可在任何可工 作电压及温度下，都可精确控制行值对列值信号(电压值)的预增益在2dB， 以提高该电路对精确度的控制能力。

本发明的另一目的在于提供一种电路面积有较大弹性的调频式双音多频产生 器，解决传统电路因使用模拟方式处理，对于制造技术而言，模拟电路因其特性 因素，故于制作其电路的面积仅能缩小至一定范围内便无法突破等问题。

本发明的另一目的在于该储存数据的存储器，其制作可利用多种方式完成， 应用弹性范围大，即创作者可依个人需要来设计，而不致局限其制作空间。

本发明的再一目的在于利用键盘拨号器上每一行或列所欲产生信号波为正弦 波的特性，即正弦波360°中，0°～90°间与90°～180°间相互对 称及180°～270°间与270°～360°间相互对称原理，而使不同的 两横轴值可对应相同的纵轴值，所以欲产生一周期的正弦波，事实上只需填一半 的纵轴值即可，故本案中用以储存信号波的数据值(相对电压值)的存储器，利 用该项特性，再配合(往返)计数器的运用，可仅储存产生一周期正弦波纵轴值 的一半〔即数据值(相对电压值)的一半〕，如此可减少该存储器所需的记忆容 量以减少其制作成本。

本发明主要是利用键盘拨号器上的每一行或列所产生信号波的周期(频率) 各不同，且该行或列所产生信号波的振幅(电压)大小相同原理，而改变每一行 及列信号波的每一信号输出的间隔时间以得到相同的振幅值(该相同的振幅值已 储存于存储器)，再配合数字加法器及数字模拟转换器以输出双音多频产生信号； 此外，利用该电话号码行、列值所产生信号波为正弦波的特性，即正弦波360° 中，0°～90°间与90°～180°间相互对称及180°～270°间与 270°～360°间相互对称原理，而使不同的两横轴值可对应相同的纵轴值， 所以欲产生一周期的正弦波，事实上只需填一半的纵轴值即可，如此可减少该存 储器所需的记忆容量以减少其制作成本，更符合经济效益。

本发明的详细构造、应用原理、作用与功能，则参照下列依附图及实施例说 明如下：

附图说明：

图1：习知电路的方块图。

图2：本发明实施例的方块图。

图3：本发明实施例的行(列)信号波示意图。

图4：正弦波的示意图。

表1：本发明实施例存储器储存信号波相关数据的示例。

表2：本发明另一实施例存储器储存信号波相关数据的示例。

如图2所示，为本发明实施例的方块图，首先，系统分别输入一固定系统时 脉的信号至行可程序化计数时脉产生器(10)及列可程序化计数时脉产生器( 20)，再将使用者所输入按键的行值信号及列值信号分别输入至行可程序化的 计数时脉产生器(10)及列可程序化计数时脉产生器(20)，该两可程序化 的计数时脉产生器(10)、(20)再依据先前所输入的行及列值信号周期值 与使用者欲规划其信号波每一周期将区分为若干个阶段等数据，运算其每阶段的 间隔时间(如图3所示，于下段将详细叙述)，以产生行及列所需的频率的计数 时脉，并分别输出该高价计数及计数时脉至行(往返)计数器(30)及列(往 返)计数器(40)，该行(往返)计数器(30)及列(往返)计数器(40) 再分别根据由该两可程序化计数时脉产生器(10)、(20)输出的信号而于 一定的时间间隔送出一与该时间对应的地址信号至存储器(50)，另该存储器 (50)已事先储存于该固定时间所将获得的数据(相对电压值)，至找寻到该 固定时间的对应地址后，使存储器(50)内的行输出接口及列输出接口分别输 出该对应地址所储存的数据至数字加法器(60)，数字加法器(60)将每一 数据运算后，再将信号传送至数字模拟转换器(70)，信号经转换后即可完成 双音多频信号的输出；其中该相对电压值指最后通过数字模拟转换器输出的振幅， 但该振幅与储存的数据可有一比例关系。

请参阅图3，为本发明实施例行(列)信号波的示意图，图中横轴表示时间 值，纵轴表示电压值，图示中正弦波I80及正弦波II90有相同的振幅，然而， 正弦波I80的周期T2较正弦波II90的周期T1大，此时若创作者规定该信 号波每一周期将区分为N个阶段，则可程序化的计数时脉产生器便可计算该正弦 波I80及正弦波II90每一阶段的间隔时间分别为T1/n及T/n，且于时 间T1/n及T2/n的振幅(电压)值a皆相同，以此类推于时间2T1/n 及2T2/n，时间3T1/n及3T2/n……时间(n-1)T1/n及( n-1)T2/n(振幅值为b)，时间T1及T2两两相对皆有相同振幅(电 压值)，故于图1所示的存储器50便是事先储存该固定时间间隔(T1/n、 T2/n)，该行(列)信号波将获得的数据9相对电压值)。

请参阅图4，为正弦波的示意图。于该正弦波360°中，0°-90°间 与90°-180°间相互对称及180°-270°间与270°-360° 间相互对称，使不同的两横轴值可对应相同的纵轴值，如图4所示X1位于0° -90°间，X’1位于90°-180°间，但X1及X’1则对应相同的纵 轴值a，另X2位于180°-270°间，X’2位于270°-360°间， 但X2及X’2则可对应相同的纵轴值b，故欲产生一周期的正弦波，事实上只 需填一半纵轴值的点即可(请参阅图表1、表2)，例如由90°填到270° 的纵轴值即包含正弦波的所有纵轴值，根据上述理论同样地于本发明图1所示的 存储器50仅需储存该信号波一周期中所有数据(相对电压值)的一半，如此可 减少存储器所需的记忆容量，而减少制作成本。但于上述理论中仍存在一些困难， 即如图中90°及270°的峰点C、C’皆没有另一与其相对应的点存在，故 图1中的行计数器30及计数器40的计数，必须在与90°(峰点)及与27 0°(峰点)衔接处另作一处理，亦即利用一可依须要以执行上数或下数的往返 计数器(up-down counter)来进行计数，如表1所示，其计数 由0000上数至1111后再下数至0000，若该信号波每周期将被区分为 30个阶数，则每一阶数都有一相对应的数据(相对电压值)；如表1所示，如 其数据为0及30.95分别为峰点，因该正弦波的特性，由表1可得知该正弦 波的上数半周期(数据由0至30.95间)与下数半周期(数据由30.95 至0间)上每一阶数彼此间皆有一对应相同数据，因此于存储器中仅需储存该正 弦波的上数半周期或下数半周期所对应的数据，并依据图1所设计以产生的计数、 计数时脉及地址信号以找寻对应地址以输出该对应地址的数据值；其中，上述正 弦波的下数周期介于正弦波90°-270°间，上数周期介于正弦波0°-9 0°与270°-360°间，故存储器中仅需储存的数据介于正弦波在相位角 (90°+n，360°)至(270°+n·360°)至(270°+n· 360°)间所对应的数据值或正弦波在相位角(n·360°)至(270° +n·360°)间所对应的数据值或正弦波在相位角(n·360°)至(9 0°+n·360°)与相位角(270°+n·360°)至(n+1)·3 60°间所对应的数据值，其中n为整数或零。

再者，本发明针对上述峰点上没有另一与其相对应点存在而造成不对称的问 题又另提出一解决方法，即于图2所示的存储器50不储存该信号波的峰值(如 图3所示峰点I、I’、II、II”的纵轴值)，即改以将该信号波的相位偏移一 小角度，如此虽牺牲一点精确度，但正弦波峰点的切线斜率为零，故对于该峰点 及正弦波的变化量很小，而对于双音多频信号的输出影响不大，因此于信号波的 峰点处没有衔接困难的问题存在，另一方面在电路处理上亦容易实现；如表2所 示，该信号波每周期将区分为32个阶数，每一阶数亦都有一相对应的数据值( 如表2所示)，如表中数据值由0.07至30.93间与数据值由30.93 至0.07间的每一阶数都有相互对应相同的数据值，故同样地于存储器中仅需 储存该正弦波半周期所对应的数据值，亦即上述所称正弦波在相位角(90°+ n·360°)至(270°+n·360°)或正弦波在相位角(n·360° )至(90°+n·360°)与相位角(270°+n·360°)至(n+ 1)·360°)间所对应的数据，其与上述表1所不同处，在于计数器的应用 为一单向计数由0000上数至1111后再由0000重新上数，但对该计数 器而言，因为触发器可同时将某数及其补数输出，故本实施例虽将信号波每周期 区分为32阶数，但实际上只要运用4bits的计数器进行计数在适当时段取 补数输出即可达到往返计数功能；如表2所示，其第二次由0000开始计数至 1111时为取其补数输出，故虽然该计数器的计数为由0000至1111， 但因取其补数的输出，则计数的真正计数地址为由1111至0000而达到往 返计数功能。

由上所述，可知本发明主要是利用行及列所产生的正弦波信号各分别有相同 的振幅(电压)、不同周期(频率)的原理，配合使用者自行规划每一周期将区 分为若干阶段而计算每一行或每一列于不同时间间隔将获得相同的振幅(电压) 等原理而设计的数字电路，该数字电路可解决传统的模拟电路会因制造、温度及 环境等因素而产生的信号失真或受干扰等问题，有效提高该信号输出的精确度； 另该存储器仅储存信号波一周期的数据值(相对电压值)的一半，即可达到产生 信号波的效用，如此则可减少制作成本。

但以上所述，仅为本发明的一较佳实施例而已，不能以此限定本发明实施的 范围。

表1     数据值     (相对电压值)   数据储存数值     计数     0     00000     0000     0.61     00001     0001     1.86     00011     0010     3.56     00101     0011     5.74     01000     0100     8.19     01011     0101     11.00     01110     0110     13.98     10001     0111     16.96     10100     1000     19.94     10110     1001     22.75     10111     1010     25.30     11001     1011     27.48     11011     1100     29.18     11101     1101     30.34     11110     1110     30.95     11111     1111     30.34     11110     1110     29.18     11101     1101     27.48     11011     1100     25.30     11001     1011     22.75     10111     1010     19.94     10110     1001     16.96     10100     1000     13.98     10001     0111     11.00     01110     0110     8.19     01011     0101     5.74     01000     0100     3.56     00101     0011     1.86     00011     0010     0.61     00001     0001

表2     数据值   (相对电压值)   数据储存数值     计数     真正地址     0.07     00000     0000     0000     0.67     00001     0001     0001     1.82     00011     0010     0010     3.52     00101     0011     0011     5.67     01000     0100     0100     8.19     01011     0101     0101     11.00     01110     0110     0110     13.98     10001     0111     0111     17.02     10100     1000     1000     20.00     10110     1001     1001     22.81     10111     1010     1010     25.33     11001     1011     1011     27.48     11011     1100     1100     29.17     11101     1101     1101     30.33     11110     1110     1110     30.93     11111     1111     1111     30.93     11111     0000     1111     30.33     11110     0001     1110     29.17     11101     0010     1101     27.48     11011     0011     1100     25.33     11001     0100     1011     22.81     10111     0101     1010     20.00     10110     0110     1001     17.02     10100     0111     1000     13.98     10001     1000     0111     11.00     01110     1001     0110     8.19     01011     1010     0101     5.67     01000     1011     0100     3.52     00101     1100     0011     1.83     00011     1101     0010     0.67     00001     1110     0001     0.07     00000     1111     0000