샘플링 회로 및 시험 장치{SAMPLING CIRCUIT AND TESTER}

본 발명은, 주어지는 입력 신호를 샘플링하는 샘플링 회로 및 시험 장치에 관한 것이다. 특히 본 발명은, 스텝 리커버리 다이오드(Step Recovery Diode)를 이용하여 샘플링 펄스를 발생시키는 샘플링 회로에 관한 것이다. 문헌의 참조에 의한 편입을 인정하는 지정국에 대해서는, 아래의 일본 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.

일본특허출원 2004-328262 출원일 2004년 11월 11일

근래, 입력 신호를 샘플링하는 회로로서, SRD(스텝 리커버리 다이오드)를 이용한 회로가 알려져 있다(예를 들면, 특허 문헌 1 참조). 이 회로는, SRD에 의해 샘플링 펄스를 생성하고, 다이오드 브리지(Diode Bridge) 등에 의해 입력 신호를 샘플링하는 회로이다.

도 5는, 종래의 샘플링 회로 200의 구성의 일례를 도시하는 도면이다. 샘플링 회로 200은, 펄서(Pulser) 210, 커패시터 220, 전송 경로 230, SRD 240, 및 다이오드 브리지 250을 포함한다.

펄서 210은, 입력 신호를 샘플링해야 할 타이밍에 따라 펄스 신호를 생성한다. SRD 240은, 펄스 신호를 수취하고, 당해 펄스 신호를 기초로 샘플링 펄스를 생성한다. 그리고, 다이오드 브리지 250은, 입력 신호를, 당해 샘플링 펄스의 타이밍에 샘플링한다.

펄서 210이 생성한 펄스 신호는, 지연량이 tpd인 전송 경로 230을 거쳐서 SRD 240에 인가되고, 또한 SRD 240에 도달한 펄스 신호는, SRD 240에서 반사되고, 전송 경로 230을 거쳐서 커패시터 220에 도달한다. 커패시터 220에 도달한 펄스 신호는, 커패시터 220에서 반전반사(反轉反射)되고, 전송 경로 230을 거쳐서 SRD 240에 인가된다. 즉, SRD 240에는, 펄스 신호와, 당해 펄스 신호로부터 2 tpd만큼 지연된 당해 펄스 신호의 반전 신호가 인가된다. 이러한 합성파에 의해, SRD 240은, 전송 경로 230에 의해 지연 시간 2 tpd에 따른 펄스 폭을 갖는 샘플링 펄스를 생성한다.

특허 문헌 1 : 일본특허출원공개 2004-179912호 공보

[발명이 해결하고자 하는 과제]

그러나, SRD가 샘플링 펄스를 출력하는 타이밍은, 일반적으로 SRD의 온도에 의존한다. 즉, SRD 240이 펄스 신호를 수취한 다음, 샘플링 펄스를 출력하기까지의 기간은, SRD 240의 온도에 의존한다. 펄스 신호를 수취한 다음, 샘플링 펄스를 출력하기까지의 기간은, SRD 240의 소위 축적 시간 ts(역방향 전류가 흐르고 있는 시간)에 의하여 정해지지만, 당해 축적 시간은, SRD 240의 온도에 의존하기 때문이다.

여기서, SRD 240의 온도는, 동작 빈도나 주위 환경 등에 의해 변동한다. 따라서, 종래의 샘플링 회로로는, SRD가 샘플링 펄스를 출력하는 타이밍에 오차가 생기고, 입력 신호를 정확하게 샘플링하기가 곤란하였다.

따라서 본 발명은, 상기한 과제를 해결할 수 있는 샘플링 회로를 제공하는 것을 목적으로 한다. 그 목적은 청구의 범위에 있어서 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 다른 유리한 구체례를 규정한다.

[과제를 해결하기 위한 수단]

상기 과제를 해결하기 위하여, 본 발명의 형태에 있어서는, 주어지는 입력 신호를 샘플링하는 샘플링 회로에 있어서, 입력 신호를 샘플링해야 할 타이밍에 따라 펄스 신호를 생성하는 펄서와, 펄스 신호에 따라 샘플링 펄스를 출력하는 스텝 리커버리 다이오드와, 샘플링 펄스에 따라 입력 신호의 값을 검출하는 검출기와, 스텝 리커버리 다이오드의 근방의 온도를 검출하는 온도 검출 회로와, 온도 검출 회로가 검출한 온도를 기초로, 스텝 리커버리 다이오드가 샘플링 펄스를 출력하는 타이밍을 제어하는 온도 보상부를 포함하는 샘플링 회로를 제공한다.

온도 보상부는, 온도 검출 회로가 검출한 온도를 기초로, 스텝 리커버리 다이오드에 인가하는 바이어스(Bias) 전압을 제어해도 좋다. 온도 보상부는, 온도 검출 회로가 검출한 온도가 높아진 경우에, 스텝 리커버리 다이오드에 인가하는 바이어스 전압을 감소시키고, 온도 검출 회로가 검출한 온도가 낮아진 경우에는, 스텝 리커버리 다이오드에 인가하는 바이어스 전압을 증가시켜도 좋다.

온도 보상부는, 스텝 리커버리 다이오드의 온도와, 스텝 리커버리 다이오드가 출력하는 샘플링 펄스의 위상과의 관계를 나타내는 온도 테이블과, 스텝 리커버리 다이오드에 인가되는 바이어스 전압과, 스텝 리커버리 다이오드가 출력하는 샘플링 펄스의 위상과의 관계를 나타내는 바이어스 테이블을 미리 격납(格納)해도 좋다.

스텝 리커버리 다이오드의 캐소드(Cathode) 단자는 접지되고, 샘플링 회로는, 일단(一端)이 펄서에 접속되고, 타단(他端)이 스텝 리커버리 다이오드의 애노드(Anode) 단자에 접속되며, 일정한 지연 시간을 갖는 전송 경로와, 전송 경로의 일단과, 접지 전위와의 사이에 설치된 커패시터를 더 포함해도 좋다.

샘플링 회로는, 샘플링 펄스를 검출기에 전송하는 트랜스포머를 더 포함하고, 검출기는, 트랜스포머의 비반전 출력(정전 출력) 및 반전 출력을 샘플링 펄스로서 입력 신호의 값을 검출하는 다이오드 브리지를 포함해도 좋다.

본 발명의 제2의 형태에 있어서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 다이오드를 시험하기 위한 시험 패턴을 생성하는 패턴 생성부와, 시험 패턴에 따른 시험 신호를 생성하는 파형 성형부와, 피시험 디바이스가 출력하는 출력 신호를 기초로, 피시험 디바이스의 양부(良否)를 판정하는 판정부를 포함하되, 판정부는, 출력 신호를 샘플링하는 샘플링 회로를 포함하고, 샘플링 회로는, 출력 신호를 샘플링해야 할 타이밍에 따라 펄스 신호를 생성하는 펄서와, 펄스 신호에 따라 샘플링 펄스를 출력하는 스텝 리커버리 다이오드와, 샘플링 펄스에 따라 출력 신호의 값을 검출하는 검출기와, 스텝 리커버리 다이오드의 근방의 온도를 검출하는 온도 검출 회로와, 온도 검출 회로가 검출한 온도를 기초로, 스텝 리커버리 다이오드가 샘플링 펄스를 출력하는 타이밍을 제어하는 온도 보상부를 포함하는 시험 장치를 제공한다.

또한 상기 발명의 개요는, 본 발명에 필요한 특징의 전체를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

[발명의 효과]

본 발명에 의하면, 온도 변동에 의한 샘플링 펄스의 위상의 차이를 보상하고, 입력 신호를 정확하게 샘플링할 수 있다.

도 1은, 본 발명의 실시 형태에 관한 샘플링 회로 100의 구성의 일례를 도시하는 도면이다.

도 2는, SRD 26에 입력되는 펄스 신호와, SRD 26이 출력하는 샘플링 펄스의 파형의 일례를 도시하는 도면이다. 도 2(a)는, 온도 변동이 없는 경우의 파형을 도시하고, 도 2(b)는, 온도 변동이 있는 경우의 파형을 도시하며, 도 2(c)는, 온도 변동이 있을 때, 바이어스 전압을 제어한 경우의 파형을 도시한다.

도 3은, 제어부 20의 동작을 설명하는 도면이다. 도 3(a)는, SRD 26의 온도와, SRD 26이 출력하는 샘플링 펄스의 위상과의 관계를 도시하고, 도 3(b)는, SRD 26에 인가되는 바이어스 전압과, SRD 26이 출력하는 샘플링 펄스의 위상과의 관계 를 도시한다.

도 4는, 온도 보상부 16의 구성의 다른 예를 도시하는 도면이다.

도 5는, 종래의 샘플링 회로 200의 구성의 일례를 도시하는 도면이다.

[부호의 설명]

10…펄서, 12…커패시터, 16…온도 보상부, 18…전원, 20…제어부, 22…커패시터, 24…전송 경로, 26…스텝 리커버리 다이오드, 28…트랜스포머, 30…샘플링 헤드, 32…온도 검출 회로, 34…검출기, 36…아날로그 디지털 컨버터, 38…연산 회로, 40…메모리, 42…디지털 아날로그 컨버터, 100…샘플링 회로, 200…종래의 샘플링 회로, 210…펄서, 220…커패시터, 230…전송 경로, 240…스텝 리커버리 다이오드, 250…다이오드 브리지

이하, 발명의 실시 형태를 통해 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위의 발명을 한정하는 것은 아니며, 또한 실시 형태의 중에 설명되어 있는 특징의 조합 전체가 발명의 해결 수단에 필수적이라고는 할 수 없다.

도 1은, 본 발명의 실시 형태에 관한 샘플링 회로 100의 구성의 일례를 도시하는 도면이다. 샘플링 회로 100은, 주어지는 입력 신호를 샘플링하는 회로에 있어서, 펄서 10, 커패시터 12, 온도 보상부 16, 커패시터 22, 전송 경로 24, 및 샘플링 헤드 30을 포함한다.

펄서 10은, 입력 신호를 샘플링해야 할 타이밍에 따라 펄스 신호를 생성한 다. 커패시터 12는, 펄서 10이 출력하는 신호의 고주파 성분을 통과시킨다. 즉, 커패시터 12는, 펄서 10이 출력하는 직류 성분을 제거하고, 펄스 성분을 통과시킨다.

전송 경로 24는, 일단(一端)이 커패시터 12에 접속되고, 타단(他端)이 샘플링 헤드 30과 접속된다. 즉, 전송 경로 24는, 펄서 10이 생성한 펄스 신호를 커패시터 12를 거쳐서 수취하고, 샘플링 헤드 30에 공급한다. 또한 전송 경로 24는, 전송 지연 시간 tpd를 갖는다. 즉, 전송 경로 24는, 펄스 신호를 지연 시간 tpd로 지연시켜 샘플링 헤드 30에 공급한다.

커패시터 22는, 커패시터 12에 접속된 전송 경로 24의 일단과, 접지 전위와의 사이에 설치된다. 전송 경로 24로부터 샘플링 헤드 30에 공급된 펄스 신호는, 스텝 리커버리 다이오드(SRD) 26의 애노드 단자에서 반사되고, 전송 경로 24를 거쳐서 커패시터 22에 입력된다. 이 때, 펄스 신호는 커패시터 22에 있어서 반전반사되고, 전송 경로 24를 거쳐서 샘플링 헤드 30에 공급된다. 즉, 샘플링 헤드 30에는, 펄스 신호와, 당해 펄스 신호를 2 tpd 지연시켜 반전한 신호와의 합성파가 공급된다.

샘플링 헤드 30은, SRD 26, 트랜스포머 28, 검출기 34, 및 온도 검출 회로 32를 포함한다. SRD 26은, 상기한 합성파를 기초로 샘플링 펄스를 생성하여 출력한다.

검출기 34는, 예를 들면 다이오드 브리지 회로 등을 포함하고, 주어지는 샘플링 펄스에 따라, 주어지는 입력 신호의 값을 검출한다. 트랜스포머 28은, SRD 26이 출력하는 샘플링 펄스를, 검출기 34에 전송한다. 본 예에 있어서 검출기 34는, 트랜스포머 28의 비반전 출력 및 반전 출력을 샘플링 펄스로서 입력 신호의 값을 검출하는 다이오드 브리지 회로를 포함한다.

온도 검출 회로 32는, SRD 26의 근방에 설치되고, SRD 26 근방의 온도를 검출한다. 온도 검출 회로 32는, 예를 들면 온도에 의존하는 특성을 갖는 소자를 포함해도 좋다. 온도 검출 회로 32는, 예를 들면 다이오드, SRD, 서미스터(Thermistor) 등을 포함한다. 온도 검출 회로 32가 다이오드, SRD를 포함하는 경우, 당해 다이오드 또는 SRD는, SRD 26의 근방에 설치되고, 다이오드 등의 순방향 전압을 검출함으로써, 온도를 검출한다. 또한, 온도 검출 회로 32가 서미스터를 포함하는 경우, 당해 서미스터는 SRD 26의 근방에 설치되고, 서미스터의 저항을 검출함으로써, 온도를 검출한다.

온도 보상부 16은, 온도 검출 회로 32가 검출한 온도를 기초로, SRD 26이 샘플링 펄스를 출력하는 타이밍을 제어한다. 본 예에 있어서, 온도 보상부 16은, SRD 26에 인가하는 바이어스 전압을 제어함으로써, 샘플링 펄스의 타이밍을 제어하지만, 다른 방법에 의해 샘플링 펄스의 타이밍을 제어해도 좋다. 예를 들면, SRD 26에 부여하는 펄스 신호의 위상을 제어함으로써, 샘플링 펄스의 타이밍을 제어해도 좋다.

온도 보상부 16은, 전원 18 및 제어부 20을 포함한다. 전원 18은, SRD 26에 바이어스 전압을 인가한다. 본 예에 있어서 SRD 26의 캐소드 단자는 접지되어 있고, 전원 18은, SRD 26의 애노드 단자에, 전송 경로 24를 거쳐서 바이어스 전압을 인가한다.

제어부 20은, 온도 검출 회로 32가 검출한 온도를 기초로, 전원 18이 생성하는 바이어스 전압을 제어한다. SRD 26이 샘플링 펄스를 출력하는 타이밍은, 인가되는 바이어스 전압에 의해 변동하므로, 제어부 20은, 온도 변동에 의한 샘플링 펄스의 출력 타이밍의 차이를 보상하도록, 온도 변동을 기초로 전원 18이 생성하는 바이어스 전압을 제어한다. 예를 들면 제어부 20은, 온도 검출 회로 32가 검출한 온도가 높아진 경우에, 전원 18이 생성하는 바이어스 전압을 감소시키고, 온도 검출 회로 32가 검출한 온도가 낮아진 경우에, 전원 18이 생성하는 바이어스 전압을 증가시킨다.

이러한 구성에 의해, 온도 변동에 의한 샘플링 펄스의 출력 타이밍의 차이를 보상할 수 있다. 이로써, 입력 신호를 정확하게 샘플링할 수 있다.

도 2는, SRD 26에 입력되는 펄스 신호와, SRD 26이 출력하는 샘플링 펄스의 파형의 일례를 도시하는 도면이다. 도 2(a)는, 온도 변동이 없는 경우의 파형을 도시하고, 도 2(b)는, 온도 변동이 있는 경우의 파형을 도시하며, 도 2(c)는, 온도 변동이 있을 때, 바이어스 전압을 제어한 경우의 파형을 도시한다.

도 2(b)에 도시한 바와 같이, SRD 26에 온도 변동이 생긴 경우, 온도 변동이 없는 경우에 대해서, 샘플링 펄스의 위상이 차이가 난다. 제어부 20은, 온도 검출 회로 32가 검출한 온도를 기초로, 당해 위상의 차이를 산출한다. 그리고, 산출한 위상의 차이를 보상하도록, 전원 18이 생성하는 바이어스 전압을 제어한다. 이러한 제어에 의해, 도 2(c)에 도시된 바와 같이, 온도 변동에 의한 샘플링 펄스의 위 상의 차이를 보상할 수 있다.

도 3은, 제어부 20의 동작을 설명하는 도면이다. 도 3(a)는, SRD 26의 온도와, SRD 26이 출력하는 샘플링 펄스의 위상과의 관계를 도시하고, 도 3(b)는 SRD 26에 인가되는 바이어스 전압과, SRD 26이 출력하는 샘플링 펄스의 위상과의 관계를 도시하는 도면이다. 제어부 20은, SRD 26의 온도와, SRD 26이 출력하는 샘플링 펄스의 위상과의 관계를 나타내는 온도 테이블과, SRD 26에 인가되는 바이어스 전압과, SRD 26이 출력하는 샘플링 펄스의 위상과의 관계를 나타내는 바이어스 테이블을 미리 격납(格納)하는 것이 바람직하다.

제어부 20은, 온도 테이블에 있어서, 온도 검출 회로 32가 검출한 온도에 대응하는 샘플링 펄스의 위상을 검출한다. 그리고, 당해 온도에 있어서의 샘플링 펄스의 위상의 시프트(Shift)량을 산출한다. 그리고, 바이어스 테이블에 있어서, 산출한 시프트량을 보상하기 위한 바이어스 전압을 검출하고, 전원 18이 생성하는 바이어스 전압을 제어한다.

또한, 도 3(a) 및 도 3(b)에 도시한 바와 같이, 이러한 관계가 선형인 경우, SRD 26의 온도와, 당해 온도에 있어서의 위상의 시프트량을 보상하기 위해서 최적인 바이어스 전압은, 고유하게 정해진다. 제어부 20은, SRD 26의 온도와, 당해 온도에 있어서의 샘플링 펄스의 위상의 시프트량을 보상하기 위해서 최적인 바이어스 전압과의 관계를 미리 격납해도 좋다.

또한 제어부 20은, 온도 테이블과, 바이어스 테이블을 생성하여 격납해도 좋다. 이 경우, 제어부 20은, 샘플링 펄스의 위상을 측정하는 수단을 갖는다. 그리 고, 각각의 온도에 대해 샘플링 펄스의 위상을 측정함으로써, 온도 테이블을 생성하고, 각각의 바이어스 전압에 대해 샘플링 펄스의 위상을 측정함으로써, 바이어스 테이블을 생성해도 좋다. 이로써, 예를 들면 SRD 26의 특성에 편차가 있는 경우라도, 샘플링 펄스의 위상을 정확하게 보상할 수 있다.

또한 온도 검출 회로 32는, 다이오드, SRD 등에 있어서 측정한 순방향 전압 등의 특성값을 제어부 20에 통지해도 좋다. 이 경우 제어부 20은, 당해 특성값을 기초로, SRD 26의 온도를 산출한다. 이 때, 제어부 20은, 당해 특성값과 온도와의 관계가 미리 주어지는 것이 바람직하다.

도 4는, 온도 보상부 16의 구성의 다른 예를 도시하는 도면이다. 온도 보상부 16은, 아날로그 디지털 컨버터(ADC) 36, 연산 회로 38, 메모리 40, 및 디지털 아날로그 컨버터 (DAC) 42를 포함한다. 본 예에 있어서 온도 보상부 16은, 온도 검출 회로 32가 측정한 순방향 전압 등의 특성값을 수취한다.

ADC 36은, 수취한 특성값을 디지털 데이터로 변환한다. 연산 회로 38은, 당해 디지털 데이터를 기초로, SRD 26에 인가해야 할 바이어스 전압을 산출한다. 메모리 40은, 당해 특성값과, 당해 바이어스 전압과의 관계를 나타내는 정보를 미리 격납한다.

예를 들면 메모리 40은, 당해 특성값과 SRD 26의 온도와의 관계, SRD 26의 온도와 샘플링 펄스의 위상의 시프트량과의 관계, 및 샘플링 펄스의 위상의 시프트량과 바이어스 전압과의 관계를 미리 격납한다. 그리고, 연산 회로 38은, 이러한 관계를 기초로, 수취한 특성값에 대응하는 바이어스 전압을 검출한다.

또한 메모리 40은, 수취하는 특성값이 비선형인 경우, 당해 특성값의 역특성을 산출하기 위한 보정 함수를 미리 격납해도 좋다. 연산 회로 38은, 당해 특성값을 당해 보정 함수에 의해 보정함으로써, SRD 26에 인가해야 할 바이어스 전압과, 당해 특성값과의 관계를 고유하게 정한다.

또한, DAC 42는, 연산 회로 38이 산출한 바이어스 전압값에 따라 전압을 생성하고, SRD 26에 인가한다. 이러한 구성에 의해, 산출한 온도 변동에 따른 바이어스 전압을 SRD 26에 인가하고, 샘플링 펄스의 위상의 차이를 보상할 수 있다.

이상, 실시 형태를 이용하여 본 발명을 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위로 한정되지 아니한다. 상기 실시 형태에, 다양한 변경 또는 개량을 가할 수 있다. 이러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 명확하다.

예를 들면, 반도체 회로 등의 시험 장치에, 샘플링 회로 100을 이용할 수 있다. 이 경우, 시험 장치는, 피시험 회로를 시험하기 위한 시험 패턴을 생성하는 패턴 생성부와, 시험 패턴에 따른 시험 신호를 생성하는 파형 성형부와, 피시험 회로가 출력하는 출력 신호를 기초로 피시험 회로의 양부를 판정하는 판정부를 포함한다. 그리고, 판정부는, 출력 신호를 샘플링하기 위해, 샘플링 회로 100을 포함하고, 출력 신호를 샘플링한 데이터와, 패턴 생성부로부터 주어지는 기대값 데이터를 비교함으로써, 피시험 회로의 양부를 판정한다. 이러한 시험 장치에 의하면, 출력 신호를 정확하게 샘플링할 수 있으므로, 피시험 회로의 양부를 정확하게 판정 할 수 있다.

상기로부터 명백하듯이, 본 발명에 관한 샘플링 회로에 의하면, 온도 변동에 의한 샘플링 펄스의 위상의 차이를 보상하고, 입력 신호를 정확하게 샘플링할 수 있다.