首页 / 专利库 / 物理 / 比探测率 / 一种实现BiCMOS器件中扩展基区结构的方法

一种实现BiCMOS器件中扩展基区结构的方法

阅读:558发布:2024-02-08

专利汇可以提供一种实现BiCMOS器件中扩展基区结构的方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种实现BiCMOS器件中扩展基区结构的方法,包括如下步骤:1,使用有机抗反射层填平器件台阶区域,使用 光刻 胶 曝光形成扩展基区图形;2,使用有机抗反射层对氮化 硅 的高选择比且 各向异性 刻蚀 有机抗反射层,刻蚀停止在下层氮化硅上;3,使用高选择比且各向异性刻蚀氮化硅和 氧 化硅硬质掩膜,保证栅极 侧壁 氮化硅完全去除,刻蚀停止在下层 多晶硅 上;4,使用湿法去除侧壁残留的氧化硅和多晶硅上的自然氧化膜;5,刻蚀多晶硅形成最终的扩展基区结构。该方法在保证介质膜完全刻蚀干净的同时,扩展基区的光刻胶形貌不会有大的变化,以确保后续的基区多晶硅刻蚀形貌稳定,同时达到负线宽损失量效果,增大了工艺窗口以及量产 稳定性 。,下面是一种实现BiCMOS器件中扩展基区结构的方法专利的具体信息内容。

1.一种实现BiCMOS器件中扩展基区结构的方法,其特征在于:包括如下步骤:
步骤1,使用有机抗反射层填平器件台阶区域,使用光刻胶曝光形成扩展基区图形;
步骤2,使用有机抗反射层对氮化的高选择比并且各向异性刻蚀条件刻蚀有机抗反射层,刻蚀停止在下层氮化硅上;
步骤3,使用高选择比并且各向异性刻蚀条件刻蚀氮化硅和化硅硬质掩膜,保证栅极侧壁氮化硅完全去除,刻蚀停止在下层多晶硅上;
步骤4,使用湿法工艺去除侧壁残留的氧化硅和多晶硅上的自然氧化膜;
步骤5,刻蚀多晶硅,形成最终的扩展基区结构;
所述的扩展基区结构由下往上依次为覆盖在栅极图形上的氧化膜,基区多晶硅,氧化硅介质膜,氮化硅介质膜;该扩展基区结构距离栅极图形在50nm到400nm之间。
2.如权利要求1所述的方法,其特征在于,在步骤1中,所述有机抗反射层是单层膜,或者是两层以上不同膜组合,该有机抗反射层的厚度在600-4000埃。
3.如权利要求1所述的方法,其特征在于,在步骤2中,所述有机抗反射层对氮化硅的高选择比为20-30。
4.如权利要求1或3所述的方法,其特征在于,在步骤2中,在刻蚀有机抗反射层时,允许下层氮化硅有一定的刻蚀损失量,所述氮化硅的刻蚀损失量小于50埃。
5.如权利要求1所述的方法,其特征在于,在步骤3中,所述刻蚀分为两步刻蚀,第一步先刻蚀氮化硅,保证氮化硅对氧化硅的选择比为3-4,刻蚀停在氧化硅上;第二步刻蚀氧化硅,保证氧化硅对多晶硅的选择比为5-10;通过调整两步刻蚀量的比例形成不同的光刻胶形貌和不同的线宽损失量。
6.如权利要求5所述的方法,其特征在于,在步骤3中,所述第一步刻蚀条件包含气体CH2F2,CHF3,O2,Ar,其中,CH2F2的流量为20-60sccm,CHF3的流量为10-20sccm,O2的流量为
10-30sccm,Ar的流量为100-300sccm;所述第二步刻蚀条件气体包含CH3F,O2,Ar,其中,CH3F的流量为10-40sccm,O2的流量为10-40sccm,Ar的流量为50-200sccm。
7.如权利要求1或5或6所述的方法,其特征在于,在步骤3中,刻蚀量为栅极侧壁高度加上多晶硅过刻蚀量,所述多晶硅过刻蚀的损失量小于400埃。
8.如权利要求1或5或6所述的方法,其特征在于,在步骤3中,通过调整刻蚀腔的压至40毫托,机台功率800瓦,磁场强度为10高斯,以及调整反应刻蚀气体流量的比例来调整反应聚合物的轻重。
9.如权利要求1所述的方法,其特征在于,在步骤5中,刻蚀条件可以分为两步刻蚀,第一步使用无选择比刻蚀条件刻蚀部分多晶硅,第二步采用多晶硅对氧化硅高选择比条件,刻蚀停止在下层氧化膜上。
10.如权利要求9所述的方法,其特征在于,在步骤5中,所述第一步使用无选择比刻蚀条件刻蚀掉多晶硅厚度的一半以确保去除所有栅极侧壁介质膜,同时有足够的剩余多晶硅使第二步多晶硅刻蚀探测刻蚀终点;第二步采用多晶硅对氧化硅高选择比为30。
11.如权利要求1所述的方法,其特征在于,在步骤5完成后,扩展基区结构形成,其刻蚀线宽损失量为-20~-40纳米。
12.如权利要求1所述的方法,其特征在于,所述覆盖在栅极图形上的氧化膜的厚度在
500-1000埃;所述基区多晶硅的厚度在800-1500埃;所述氧化硅介质膜的厚度在100-500埃;所述氮化硅介质膜的厚度在100-500埃。

说明书全文

一种实现BiCMOS器件中扩展基区结构的方法

技术领域

[0001] 本发明属于半导体集成电路制造领域,具体涉及一种BiCMOS(双极性晶体管-互补型金属化场效应管)器件的制造方法,尤其涉及一种实现BiCMOS器件中扩展基区结构的方法。

背景技术

[0002] 本发明中所要实现的是一种自对准CMOS技术,可以利用目前8英寸片生产线上的130纳米技术,生产出性能和尺寸相当于90纳米技术的独特的CMOS器件中的特殊结构。
[0003] 在本发明所要实现的经济且超高频的SiGE BiCMOS(锗硅-双极性晶体管-互补型金属氧化场效应管)器件中,由于存在为了实现抬高的源漏区以及由多晶硅/介质层/多晶硅的复合栅极结构而产生的台阶,以及满足特殊的扩展基区多晶硅的结构的要求,如果采用传统的刻蚀工艺方法,在多晶硅刻蚀机台中一步刻蚀氮化硅硬质掩膜和基区多晶硅,必须要用各向同性的方法保证侧壁至少 的氮化硅和氧化硅刻蚀干净,但是会导致扩展基区的光刻胶呈蘑菇形貌,有机抗反射层线宽尺寸大大缩小以及基区多晶硅形貌不直的严重工艺问题(见图1);如果不用各向同性的方法,则会产生由于介质膜残留导致的多晶硅围墙,无法满足器件需求(见图7)。此外为了提高器件集成度,基区和引线(runner poly)需要共用一张光刻版,由于引线的尺寸要求很小,光刻机台能很难实现,需要通过扩展基区多晶硅刻蚀负的线宽损失量来达到。这些要求都无法在多晶硅刻蚀机台上一步实现。

发明内容

[0004] 本发明要解决的技术问题是提供一种实现BiCMOS器件中扩展基区结构的方法,在保证介质膜完全刻蚀干净的同时,扩展基区的光刻胶形貌不会有大的变化,以确保后续的基区多晶硅刻蚀形貌稳定,同时达到负的线宽损失量的效果,极大增大了工艺窗口以及量产稳定性
[0005] 为解决上述技术问题,本发明提供一种实现BiCMOS(锗硅-双极性晶体管-互补型金属氧化场效应管)器件中扩展基区结构的方法。此扩展基区结构是由栅极侧墙氧化膜(500-1000埃),基区多晶硅(800-1500埃),氧化硅和氮化硅硬质掩膜(200-1000埃),有机抗反射层组成(600-4000埃)组成,同时在扩展基区的附近会有栅极多晶硅结构存在。基区多晶硅是在栅极多晶硅结构形成后生长,会产生由于栅极多晶硅高度引发的台阶,此台阶造成栅极多晶硅的介质膜侧墙很难刻蚀干净,从而需要采用本发明的方法,本发明方法包括如下步骤:
[0006] 步骤1,使用有机抗反射层填平器件台阶区域,使用光刻胶曝光形成扩展基区图形;
[0007] 步骤2,使用有机抗反射层对氮化硅的高选择比并且各向异性刻蚀条件刻蚀有机抗反射层,刻蚀停止在下层氮化硅上;
[0008] 步骤3,使用高选择比并且各向异性刻蚀条件刻蚀氮化硅和氧化硅硬质掩膜,保证栅极侧壁氮化硅完全去除,刻蚀停止在下层多晶硅上;
[0009] 步骤4,使用湿法工艺去除侧壁残留的氧化硅和多晶硅上的自然氧化膜;
[0010] 步骤5,刻蚀多晶硅,形成最终的扩展基区结构。
[0011] 所述的扩展基区结构由下往上依次为覆盖在栅极图形上的氧化膜,基区多晶硅,氧化硅介质膜,氮化硅介质膜;该扩展基区结构距离栅极图形在50nm-400nm之间。所述覆盖在栅极图形上的氧化膜的厚度在500-1000埃。所述基区多晶硅的厚度在800-1500埃。所述氧化硅介质膜的厚度在100-500埃。所述氮化硅介质膜的厚度在100-500埃。
[0012] 在步骤1中,所述有机抗反射层是单层膜,或者是两层以上不同膜组合,该有机抗反射层的厚度在600-4000埃。
[0013] 在步骤2中,所述有机抗反射层对氮化硅的高选择比为20-30,所述氮化硅的损失量小于50埃。在刻蚀有机抗反射层时,允许下层氮化硅有一定的刻蚀损失量,所述氮化硅的刻蚀损失量小于50埃。
[0014] 在步骤3中,刻蚀条件可以分为两步刻蚀,第一步先刻蚀氮化硅,保证氮化硅对氧化硅的选择比为3-4,刻蚀停在氧化硅上;所述第一步刻蚀条件包含气体CH2F2,CHF3,O2,Ar,其中,CH2F2的流量为20-60sccm,CHF3的流量为10-20sccm,O2的流量为10-30sccm,Ar的流量为100-300sccm;第二步刻蚀氧化硅,保证氧化硅对多晶硅的选择比为5-10;所述第二步刻蚀条件气体包含CH3F,O2,Ar,其中,CH3F的流量为10-40sccm,O2的流量为10-40sccm,Ar的流量为50-200sccm。可以通过调整两步刻蚀量的比例形成不同的光刻胶形貌和不同的线宽损失量。可以通过调整刻蚀腔的压力至40毫托,机台功率800瓦,磁场强度为10高斯,以及调整反应刻蚀气体流量的比例来调整反应聚合物的轻重。刻蚀量为栅极侧壁高度加上多晶硅过刻蚀量,所述多晶硅过刻蚀的损失量小于400埃。
[0015] 在步骤5中,刻蚀条件可以分为两步刻蚀,第一步使用无选择比刻蚀条件刻蚀部分多晶硅,第二步采用多晶硅对氧化硅高选择比条件,刻蚀停止在下层氧化膜上。所述第一步使用无选择比刻蚀条件刻蚀掉多晶硅厚度的一半以确保去除所有栅极侧壁介质膜,同时有足够的剩余多晶硅使第二步多晶硅刻蚀探测刻蚀终点;第二步采用多晶硅对氧化硅高选择比为30。在步骤5完成后,扩展基区结构形成,其刻蚀线宽损失量为-20~-40纳米。
[0016] 和现有技术相比,本发明具有以下有益效果:本发明采用介质膜硬质掩膜与基区多晶硅分开刻蚀的方法,将氮化硅和氧化硅的硬质掩膜在介质膜刻蚀机台上实现,利用各向异性的刻蚀特性和对基区多晶硅的高选择比,通过调整刻蚀反应聚合物(polymer)的轻重,在保证介质膜完全刻干净的同时,扩展基区的光刻胶形貌不会有大的变化,以确保后续的基区多晶硅刻蚀形貌稳定,同时达到负的线宽损失量的效果(见图2和图6),解决了传统工艺产生的扩展基区处蘑菇云状光刻胶或基区多晶硅围墙(见图1和图7),对器件特性有显著提高,极大增大了工艺窗口以及量产稳定性。附图说明
[0017] 图1是采用传统工艺刻蚀(在多晶硅刻蚀机台中一步刻蚀氮化硅硬质掩膜和基区多晶硅)的效果示意图。
[0018] 图2是采用本发明方法分开刻蚀的效果示意图。
[0019] 图3-图6是本发明方法的工艺流程剖面图;其中,图3是本发明方法的步骤1完成后的示意图(即基区多晶硅硬质掩膜刻蚀前的结构示意图);图4是本发明方法的步骤2有机抗反射层刻蚀后的示意图;图5是本发明方法的步骤3氮化硅和氧化硅硬质掩膜刻蚀后的示意图;图6是本发明方法的步骤5基区多晶硅刻蚀后的示意图。
[0020] 图7是采用传统工艺刻蚀后的结构示意图。
[0021] 图中附图标记说明如下:
[0022] A是栅极多晶硅结构,B是扩展基区结构,1是光刻胶,2是有机抗反射层,3是氮化硅,4是氧化硅,5是多晶硅,6是氧化膜。

具体实施方式

[0023] 下面结合附图和实施例对本发明作进一步详细的说明。
[0024] 实施例1
[0025] 本实施例将此扩展基区结构定义为是由1000埃的栅极侧墙氧化膜,1000埃的基区多晶硅,200埃的氧化硅和500埃的氮化硅以及760埃的有机抗反射层组成,另一结构特殊点是在扩展基区的附近会有栅极多晶硅结构存在。栅极多晶硅结构是由多晶硅和氮化硅组成栅极,600埃的氧化硅形成侧墙。而基区多晶硅是在栅极多晶硅结构形成后生长,由于栅极多晶硅高度引发的台阶,造成栅极多晶硅的介质膜侧墙很难刻蚀干净,从而需要采用本发明分开刻蚀的方法。本实施例采用如下具体步骤:
[0026] 1、如图3所示,采用本领域常规方法形成基区多晶硅硬质掩膜刻蚀前的结构:包括在硅基板上依次形成栅极、栅极侧墙氧化膜6、多晶硅5、氧化硅4、氮化硅3,使用有机抗反射层2填平器件台阶区域,然后使用光刻胶1曝光形成扩展基区图形。有机抗反射层2可以是单层膜,也可以是两层以上不同膜组合,有机抗反射层2的厚度为600-4000埃。
[0027] 2、如图4所示,有机抗反射层2的刻蚀在多晶硅机台上完成,且采用各向异性刻蚀条件刻蚀有机抗反射层2,刻蚀完成后停止在下层氮化硅3上,允许下面氮化硅3有一定的刻蚀损失量,氮化硅3损失量小于50埃。因为在多晶硅刻蚀机台上可以实现有机抗反射层对氮化硅硬质掩膜的高选择比(20-30),从而会解决由于栅极台阶引起的有机抗反射层在栅极和扩展基区厚度差别引起的刻蚀负载效应。
[0028] 3、如图5所示,在介质膜刻蚀机台上刻蚀氮化硅3和氧化硅4硬质掩膜,使用选择比尽量高且各向异性刻蚀条件,刻蚀量为栅极侧壁高度加上过刻蚀量,保证把栅极侧壁上面的氮化硅3全部去掉,刻蚀停止在下层多晶硅5上。由于选择比不能调整到很高,可以允许下面多晶硅5有一定的刻蚀损失量,在扩展基区处刻蚀完成后停止在下层基区多晶硅5上,多晶硅损失量小于400埃。该步骤刻蚀条件可以分为两步刻蚀,第一步先刻蚀氮化硅,保证氮化硅对氧化硅的选择比为3-4左右,刻蚀停在氧化硅上,该步刻蚀条件包含气体CH2F2,CHF3,O2,Ar等,CH2F2的流量为20-60sccm,CHF3的流量为10-20sccm,O2的流量为10-30sccm,Ar的流量为100-300sccm;第二步刻蚀氧化硅,保证氧化硅对多晶硅的选择比为5-10左右,保证多晶硅损失量小于400埃,该步刻蚀条件气体包含CH3F,O2,Ar等,CH3F的流量为10-40sccm,O2的流量为10-40sccm,Ar的流量为50-200sccm,可以通过调整两步刻蚀量的比例形成不同的光刻胶形貌和不同的线宽损失量,调整两步刻蚀量的比例是指调整第一步刻蚀与第二步刻蚀的时间比例,因为这两步产生的刻蚀副产物的轻重不同,如果最终的刻蚀线宽损失量需要比较大,则第一步和第二步时间比例减小,如果最终的刻蚀线宽损失量需要比较小,则第一步和第二步时间比例要大。可以通过调整刻蚀腔的压力至40毫托,机台功率800瓦,磁场强度为10高斯,以及调整反应刻蚀气体(如CH3F,O2,Ar等)流量的比例来调整反应聚合物(polymer)的轻重,例如,CH3F流量比O2流量的比例越大,反应聚合物越重,反之则越轻。在确保介质膜完全刻干净的同时,尽量维持扩展基区的光刻胶形貌,以确保后续的基区多晶硅刻蚀形貌稳定,同时还可以实现负的线宽损失量的效果,极大增大了工艺窗口以及量产稳定性。由于这步刻蚀是氮化硅对氧化硅的选择比为3-4,同时氧化硅对多晶硅的选择比为5-10左右,此步骤完成后,在栅极多晶硅处,侧壁氮化硅完全刻蚀干净,但在栅极侧壁底部可能还剩余大约50埃左右的氧化硅,这不影响最终整个结构的形成。同时通过调整此步刻蚀的反应聚合物的轻重,在保证刻蚀充分的前提下,调整基区形貌实现负的线宽损失量。
[0029] 4、使用湿法工艺刻蚀掉栅极侧壁底部剩余的氧化膜或者多晶硅表面的自然氧化膜。步骤3中可能残留的大约50埃左右的氧化硅可以在该步骤中被完全去除干净。
[0030] 5、如图6所示,在多晶硅机台上刻蚀多晶硅形成最终的扩展基区结构,刻蚀条件可以分为两步刻蚀:第一步使用非选择性刻蚀刻蚀掉多晶硅5厚度的一半左右厚度以确保去除所有栅极侧壁介质膜,同时有足够的剩余多晶硅可以使第二步多晶硅刻蚀探测刻蚀终点;第二步采用多晶硅对氧化硅高选择比条件,刻蚀停止在下层氧化膜6上,由于在多晶硅刻蚀机台中可以实现多晶硅对氧化硅的高选择比(30),在扩展基区和栅极结构处,刻蚀完成后都停止在下层的栅极侧墙氧化膜6上。刻蚀完成后,扩展基区的结构形成,形貌良好,无刻蚀残留,刻蚀线宽损失量为-20~-40纳米(本实施例为负30纳米左右)。这种扩展基区结构由下往上依次为覆盖在栅极图形上的500-1000埃的氧化膜6(本实施例为1000埃),800-1500埃的基区多晶硅5(本实施例为1000埃),100-500埃的氧化硅4(本实施例为200埃),100-500埃的氮化硅3(本实施例为500埃),扩展基区结构距离栅极图形在50nm到400nm之间。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈