트랜시버 내 로컬 발진기들의 위상 동기화를 위한 장치 및 방법{APPARATUS AND METHODS FOR PHASE SYNCHRONIZATION OF LOCAL OSCILLATORS IN A TRANSCEIVER}

본 발명의 실시예는 전자 시스템에 관한 것으로, 특히 트랜시버 캘리브레이트에 관한 것이다.

트랜시버는 매우 다양한 라디오 주파수(RF) 통신 시스템에서 사용될 수 있다. 예를 들면, 트랜시버는 예를 들어 셀룰라 및/또는 무선 근거리 네트워크(WLAN) 표준을 포함한, 매우 다양한 통신 표준에 연관된 신호를 송신 및 수신하기 위해 모바일 디바이스 내에 포함될 수 있다.

RF 통신 시스템의 송신 채널은 송신 장애를 보상하기 위해 캘리브레이트될 수 있다. 송신 채널을 캘리브레이트하는 것은 예를 들어, 오류 벡터 크기(EVM)를 감소시키거나 혹은 대역외 방출 명세를 충족시키는 것을 포함하여 이에 의해 RF 통신 시스템의 수행을 향상시킬 수 있다.

설명된 기술의 방법 및 디바이스는 각각 여러 측면을 가지며, 그 중 단일의 하나만이 단독으로 그 바람직한 속성을 가진 것은 아니다.

일 측면에서, 트랜시버 캘리브레이트 방법은 제1 주파수의 송신 국부 발진기 신호를 발생하는 단계, 제1 주파수와 상이한 제2 주파수의 관측 국부 발진기 신호를 발생하는 단계, 송신 국부 발진기 신호와 관측 국부 발진기 신호에 기초하여 비트 신호를 발생하는 단계, 및 비트 신호에 기초하여 위상 조정값을 발생하는 단계를 포함하고, 위상 조정값은 송신 국부 발진기 신호와 관측 국부 발진기 신호 간의 위상 관계를 나타낸다.

다른 측면에서, 트랜시버는 제1 주파수의 송신 국부 발진기 신호를 발생하도록 구성된 송신 국부 발진기를 포함하는 송신 채널, 제1 주파수와 상이한 제2 주파수의 관측 국부 발진기 신호를 발생하도록 구성된 관측 국부 발진기를 포함하는 관측 채널, 및 송신 국부 발진기 신호 및 관측 국부 발진기 신호에 기초하여 비트 신호를 발생하도록 구성된 위상 조정 회로를 포함하고, 위상 조정 회로는 비트 신호에 기초하여 위상 조정값을 발생하도록 더 구성되며, 위상 조정값은 송신 국부 발진기 신호와 관측 국부 발진기 신호 간에 위상 관계를 나타낸다.

또 다른 측면에서, 트랜시버 캘리브레이트 방법이 제공된다. 방법은 제1 주파수의 송신 국부 발진기 신호를 발생하는 단계, 제1 주파수와 다른 제2 주파수의 관측 국부 발진기 신호를 발생하는 단계, 송신 국부 발진기 신호 및 관측 국부 발진기 신호에 기초하여 비트 신호를 발생하는 단계, 비트 신호에 기초하여 위상 조정값을 발생하는 단계, 및 송신 국부 발진기 신호와 상기 관측 국부 발진기 신호 간에 원하는 위상 관계를 달성하기 위해 위상 조정값에 기초하여 디지털 변조기를 조정하는 단계를 포함한다.

다른 측면에서, 트랜시버가 제공된다. 트랜스시버는 제1 주파수의 송신 국부 발진기 신호를 발생하도록 구성된 송신 국부 발진기, 제1 주파수와 다른 제2 주파수의 관측 국부 발진기 신호를 발생하도록 구성된 관측 국부 발진기를 포함하는 관측 채널, 및 송신 국부 발진기 신호 및 관측 국부 발진기 신호에 기초하여 비트 신호를 발생하도록 구성된 위상 조정 회로를 포함한다. 위상 조정 회로는 비트 신호에 기초하여 위상 조정값을 발생하고, 위상 조정값에 기초하여 관측 채널로부터 어큐뮬레이트된 관측 데이터의 위상을 조정하여 송신 국부 발진기 신호와 관측 국부 발진기 신호 간에 원하는 위상 관계를 달성하게 더욱 구성된다.

이들 도면 및 관련 설명은 설명된 기술의 특정 실시예를 예시하기 위해 제공되며 제한하려는 것은 아니다.
도 1은 라디오 주파수(RF) 통신 시스템의 일 실시예의 개략도이다.
도 2는 트랜시버의 일 실시예의 개략도이다.
도 3은 위상 조정 발생기의 일 실시예 및 디지털 변조기의 일 실시예의 개략도이다.
도 4는 위상 조정 발생기의 또 다른 실시예 및 디지털 변조기의 다른 실시예의 개략도이다.

신규한 시스템, 장치 및 방법의 다양한 측면들이 첨부된 도면들을 참조하여 이하 보다 상세히 설명된다. 그러나, 본 개시물의 측면은 많은 다른 형태로 실시될 수 있으며, 이 개시물 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능에 한정되는 것으로 해석되어서는 안 된다. 그보다는, 이러한 측면들은 이 개시물이 철저하고 완전하게 되도록 제공되며, 개시물의 범위를 당업자에게 완전히 전달할 것이다. 본원에 교시에 기초하여, 개시물의 범위는 임의의 다른 측면과 무관하게 구현되거나 또는 임의의 다른 측면과 결합되는지 여부에 관계없이, 본원 개시된 신규한 시스템, 장치 및 방법의 임의의 측면을 포괄하고자 한다는 것을 당업자는 알아야 할 것이다. 예를 들어, 본원에 설명된 임의의 수의 측면을 사용하여 장치가 구현될 수 있거나 방법이 실시될 수 있다. 또한, 범위는 본원에 설명된 다양한 측면들에 더하여 혹은 이들과는 상이한 구조 및/또는 기능성을 사용하여 실시되는 장치 및/또는 방법을 포함하도록 의도된다. 본원에 개시된 임의의 측면은 청구범위의 하나 이상의 요소에 의해 구현될 수 있음을 이해해야 한다.

특정 측면이 본원에 기술되었지만, 이들 측면의 많은 변형 및 치환이 본 개시물의 범위 내에 있다. 바람직한 측면의 일부 이점 및 장점이 언급되지만, 본 개시물의 범위는 특정 이점, 용도 또는 목적에 한정되는 것으로 의도되지 않는다. 오히려, 본 개시물의 측면은 상이한 유선 및 무선 기술, 시스템 구성, 광 네트워크, 하드 디스크 및 송신 프로토콜을 포함하는 네트워크에 폭넓게 적용되도록 의도되며, 이들 중 일부는 도면에 그리고 바람직한 측면의 다음 설명에서 예로서 예시된다. 상세한 설명 및 도면은 제한하기보다는 단지 본 발명의 예시이며, 본 개시물의 범위는 첨부된 청구 범위 및 그 등가물에 의해 정의된다.

직접 변환 쿼드래처 라디오(direct conversion quadrature radio)와 같은 라디오 주파수(RF) 통신 시스템은 다양한 장애를 겪을 수 있다. 캘리브레이트가 없다면, 장애는 송신 오류 및/또는 수행 저하에 이르게 할 수 있다.

예를 들어, 이상적으로는 90°의 위상 분리를 갖는 것인 동상(in-phase)(I) 신호 및 쿼드래처-상(Q) 신호를 처리하기 위해서 직접 변환 쿼드래처 라디오가 사용될 수 있다. 그러나, 직접 변환 쿼드래처 라디오의 하나 이상의 성분은 쿼드래처 오류를 가질 수 있다. 예를 들어, 국부 발진기는 국부 발진기의 주파수 이상 및 미만의 주파수에 관하여 대칭일 수 있는 쿼드래처 오류를 가질 수 있다. 또한, 송신을 위해 신호의 주파수 스펙트럼을 상향-이동하기 위해 사용되는 믹서 및/또는 관측을 위해 신호를 하양-이동하기 위해 사용되는 믹서는 마찬가지로 쿼드래처 오류를 가질 수 있다.

RF 통신 시스템은 예를 들어, 국부 발진기 누출에 연관된 것들을 포함하여 다른 송신 장애를 또한 겪을 수 있다. 캘리브레이트가 없다면, 송신 장애는 예를 들어, EVM을 증가시킴에 의해 및/또는 이미지 제거비(IRR)를 저함시킴에 의한 것을 포함하여, RF 통신 시스템의 수행을 저하시킬 수 있다.

RF 통신 시스템에서 송신 채널을 캘리브레이트하기 위해서, RF 송신 신호의 부분은 관측 채널 내에 루프백될 수 있다. 또한, 관측 채널은 송신 채널의 장애를 측정 혹은 관측하기 위해 사용될 수 있고, 관측에 기초하여 정정이 적용될 수 있다. 이러한 방식으로 송신 채널을 캘리브레이트하는 것이 송신 장애를 감소시킬 수 있을지라도, 그럼에도불구하고, 송신 채널은 여전히 이러한 캘리브레이트 후에 송신 장애를 겪을 수 있다. 예를 들어, 송신 믹서 및 관측 믹서로부터 비롯되는 장애는 종종 서로 유사한 스펙트럼 특징들을 가지며, 이에 따라 이러한 장애를 서로로부터 분리하기는 어렵다. 이에 따라, 관측 채널로부터 관측에 기초하여 송신 채널을 캘리브레이트하는 것은 관측 채널의 장애에 의해 제한될 수 있고, 따라서 불완전할 수 있고 송신 채널 내 어떤 장애를 정정하지 못할 수도 있다.

송신 믹서 장애를 관측 믹서 장애로부터 격리하는 한 기술은 먼저 송신 채널을 캘리브레이트하기 전에 관측 채널을 캘리브레이트하는 것이다. 예를 들어, 연속파(CW) 톤이 관측 채널 내 주입되어 관측 채널의 관측 믹서를 캘리브레이트하기 위해 사용될 수 있다. 관측 채널을 보상한 후에, 송신 RF 신호는 송신 믹서로부터 비롯되는 장애를 검출하기 위해 관측 채널 내로 루프될 수 있다. 이러한 방식으로 송신 채널을 캘리브레이트하는 것이 송신 믹서 장애를 정정할 수 있을지라도, 이러한 캘리브레이트 수법은 복잡성, 고 파워 소비, 및/또는 긴 캘리브레이트 시간을 겪을 수 있다.

특정 구성에서, 트랜시버는 송신 채널 또는 경로 및 관측 채널 또는 경로를 포함한다. 송신 채널은 송신 신호를 제1 혹은 송신 국부 발진기 주파수만큼 상향-변환하는 송신 믹서를 포함한다. 관측 채널은 송신 채널로부터 관측된 신호를, 제1 국부 발진기 주파수로부터 오프셋된 제2 혹은 관측 국부 발진기 주파수만큼 하향-변환하는 관측 믹서를 포함한다. 송신 채널의 국부 발진기 주파수에 관하여 오프셋된 국부 발진기 주파수를 사용하여 송신 채널을 관측함으로써, 관측 채널은 관측 채널 장애로부터 실질적으로 독립적으로 송신 채널 장애를 관측할 수 있다.

이에 따라, 송신 채널은 사전에 관측 채널을 캘리브레이트하는 것을 필요로 함이 없이 관측 채널을 사용하여 취해진 관측에 기초하여 적합히 캘리브레이트될 수 있다. 대조적으로, 송신 채널에서 상향-이동 및 관측 채널에서 하향-이동을 위해 동일 국부 발진기 주파수를 사용하는 RF 통신 시스템은 송신 장애를 적합히 캘리브레이트할 수 없다. 예를 들어, 동일 국부 발진기 주파수를 사용할 때, 송신 국부 발진기 누출 및 관측 국부 발진기 누출 둘 다는 주파수 영역에서 동일한 특징을 가질 수 있다.

어떤 구현예에서, 트랜시버는 관측 채널의 데이터 경로 내에 디지털 변조기를 더 포함한다. 디지털 변조기는 송신 및 관측 국부 발진기 주파수들 간의 주파수 차이를 보상하는데 사용된다. 디지털 변조기를 사용하여 주파수 차이를 디지털적으로 보상한 후에, 송신 채널 장애는 대칭이 되고, 반면 관측 채널 장애는 이동되어 이들은 비대칭이 될 것이다. 디지털 변조기의 출력의 주파수 영역 변환 및 상관 후에, 송신 장애는 상관 및 검출가능해지게 될 것이지만, 반면 관측 채널 장애는 비상관되고 노이즈로서 평균화되는 경향이 있을 것이다.

어떤 구현예에서, 디지털 변조기는 수치 제어 발진기(NCO) 및 디지털 컴플렉스 믹서를 포함한다. 또한, NCO는 디지털 출력 클럭 신호를 발생하게 프로그램되는데, 연속파 톤의 이러한 디지털 표현은 송신 채널의 국부 발진기 주파수와 관측 채널의 국부 발진기 주파수 간에 차이와 거의 동일한 주파수를 갖는다.

NCO의 출력 클럭 신호의 주파수가 송신 채널과 관측 채널 간에 주파수 차이와 동일할 때, 송신 장애를 검출하기 위한 상관은 광범위한 시간 기간에 대해 행해질 수 있다. 이에 따라, 노이즈 플로어와 송신 채널의 캘리브레이트 시간 간에 트레이드오프는 상관이 행해지는 시간 기간을 선택함으로써 제어될 수 있다. 예를 들어, 노이즈 플로어는 시간 기간을 비교적 길게 되게 선택함으로써 선택적으로 낮아질 수 있다.

검출되고 정정되는 송신 장애에 따라, 노이즈 플로어 이상의 장애를 관측하기 위해 더 많거나 적은 샘플들이 수집되고 평균화될 수 있다. 예를 들어 관측 채널에 의해 수집되는 샘플이 많을수록 노이즈 플로어가 줄어든다. 따라서, 국부 발진기 누출과 같은 비교적 작은 장애를 검출하기 위해, 비교적 많은 수의 샘플이 수집 될 수 있다.

관측 채널을 사용하여 관측에 기초하여 송신 장애를 정정하기 위해, 관측 경로 상에서 관측된 효과에 송신 채널에 적용된 정정을 매핑하기 위해 채널 맵핑이 구성될 수 있다. 채널 맵핑은 관측된 장애에 기초하여 송신 채널에 정정을 적용하기위한 모델로서의 역할을 한다.

관측 국부 발진기는 위상-록 루프(PLL)를 사용하여 구현될 수 있다. 트랜시버의 동작 중에, 관측 국부 발진기는 다양한 목적으로 사용될 수 있고, 따라서 PLL은 원하는 주파수의 관측 국부 발진기 신호를 발생하기 위해 정기적으로 재프로그램될 수 있다. 예를 들어, PLL은 송신 채널 장애를 관측하게 프로그램되고, 인접한 스펙트럼을 관측하게 재프로그램되고, 이어 송신 채널 장애를 다시 관측하도록 재프로그램될 수 있다. 관측 경로의 국부 발진기 주파수가 송신 장애를 관측하기에 적합한 주파수로 복원될 때, PLL은 동일한 주파수로 다시 록(relock)할 수 있지만 위상은 상이하다. 위상차는 송신 국부 발진기와 관측 국부 발진기 간에 위상 관계에 변화 및 채널 매핑의 대응하는 변화로 이어진다.

관측 국부 발진기가 재프로그램될 때, 채널 맵핑 국면은 시간이 경과함에 따라 변경되고 재획득될 수 있다. 그러나, 채널 맵핑 국면의 획득 시간이 관측 국부 발진기가 재프로그래밍되는 레이트보다 클 때, 채널 맵핑을 통한 송신 장애 정정의 정확도는 저하될 수 있다.

트랜시버 내의 국부 발진기의 위상 동기화를 위한 장치 및 방법이 본원에서 제공된다. 특정 구성에서, 트랜시버는 송신 국부 발진기 신호를 발생하는 송신 국부 발진기, 관측 국부 발진기 신호를 발생하는 관측 국부 발진기, 및 송신 및 관측 국부 발진기 신호들에 기초하여 비트 신호를 발생하는 위상 조정 회로를 포함한다. 위상 조정 회로는 비트 신호를 사용하여 송신 신호와 관측 국부 발진기 신호 간에 위상차를 정정하기 위한 위상 조정값을 발생함으로써, 임의 주파수 재프로그래밍 후에 국부 발진기들 간의 위상 관계를 복원한다.

따라서, 어떤 구현예에서, 송신 및 관측 국부 발진기 신호 간에 주파수 및 위상 관계를 나타내는 비트 신호가 발생된다. 비트 신호는 관측 국부 발진기가 재프로그램된 후 송신 및 관측 국부 발진기 신호 간에 위상 이동을 정정하기 위한 위상 조정값을 발생하기 위해 사용된다. 따라서, 송신 및 관측 국부 발진기 신호 간의 위상 관계의 변화가 감안될 수 있다.

어떤 구성에서, 디지털 변조기는 관측 채널 내에 포함되며, 송신 및 관측 국부 발진기 주파수 간에 주파수 차이를 보상하기 위해 사용된다. 또한, 송신 국부 발진기 신호와 관측 국부 발진기 신호 간에 위상 이동은 디지털 변조기에서의 위상 이동에 의해 보상된다. 예를 들어, 위상 조정 회로는 위상 조정값을 사용하여 디지털 변조기의 위상 어큐뮬레이터의 위상을 정정함으로써 국부 발진기들 간에 위상 이동에 대한 관측 채널에 의해 발생된 결과적인 샘플들을 보상할 수 있다.

어떤 구현예에서, 비트 신호는 디지털적으로 샘플링되고, 위상 어큐뮬레이터의 상태는 비트 신호 전이들에서 샘플링되고 평균화된다. 예를 들어, 비트 신호는 기저대 클록 신호를 사용하여 샘플링될 수 있고, 샘플링된 비트 신호는 에지 검출기에 제공될 수 있다. 비트 신호 에지(예를 들면, 상승 에지)가 검출되었을 때, 위상 어큐뮬레이터의 현재 위상은 위상 평균화 회로에 어큐뮬레이트될 수 있다. 위상 평균화 회로는 N개의 샘플들에 대해 위상 어큐뮬레이터의 위상을 평균화한 것에 기초하여 위상 조정값을 발생할 수 있고, 위상 어큐뮬레이터는 단일 사이클 내에 위상 조정값으로 정정될 수 있다. 위상 어큐뮬레이터의 위상에 대한 조정 이후에, 관측 채널의 결과적인 출력 신호는 송신 데이터의 위상에 대해 실질적으로 고정된 관계를 나타내므로 위상 동기화를 달성한다.

도 1은 RF 통신 시스템(10)의 일 실시예의 개략도이다. RF 통신 시스템(10)은 트랜시버(1), 안테나 스위치 모듈(ASM)(2), 파워 증폭기(PA)(4), 저 노이즈 증폭기(LNA)(5), 방향성 커플러(6), 및 안테나(8)를 포함한다.

도 1에 도시된 바와 같이, 트랜시버(1)는 증폭을 위해 PA(4)에 제공되는 송신 신호(TX)를 발생한다. PA(4)의 출력은 안테나 스위치 모듈(2)을 통해 안테나(8)에 전기적으로 결합된다. 도시된 실시예에서, 방향성 커플러(6)는 PA의 출력을 감지하는 것에 기초하여 관측 신호(OBS)를 발생한다. 그러나, 예를 들어, 드라이버 스테이지의 출력에 기초하여 관측 신호가 발생되는 구현 또는 관측 신호가 모놀리식 트랜시버 디바이스 내부의 피드백 경로에 기초하여 발생되는 구현을 포함하는 다른 구성이 가능하다. LNA(5)의 입력은 안테나 스위치 모듈(2)을 통해 안테나(8)에 전기적으로 결합된다. LNA(5)는 안테나(8) 상에 수신되는 신호에 저 노이즈 증폭을 제공하는 것에 기초하여 트랜시버(1)에 대한 수신 신호(RX)를 발생한다. 예를 들어, 내부 피드백 경로가 LNA를 필요로하지 않는 구현을 포함하여, 그외 다른 구성이 가능하다.

RF 통신 시스템(10)이 하나의 수신 채널, 하나의 송신 채널, 하나의 관측 채널 및 하나의 안테나를 포함하는 것으로 도시되어 있지만, 본원의 교시는 하나 이상의 추가의 수신 채널, 송신 채널, 관측 채널, 및/또는 안테나를 포함할 수 있다. 또한, 본원의 교시는 수신 채널, 송신 채널 및/또는 관측 채널이 다른 방식으로 구현되는 구성에 적용가능하다. 예를 들어, 다른 실시예에서, 관측 채널은 온-칩 피드백 경로(on-chip feedback path)를 사용하는 것과 같이, 송신기 내부에 구현된다.

도 1에 도시된 바와 같이, 트랜시버(1)는 송신 국부 발진기(LO)(15)로부터의 제1 또는 송신 국부 발진기 주파수(f _TX )를 사용하여 변조를 제공하는 것에 기초하여 송신 신호(TX)를 발생하는데 사용되는 송신 믹서(11)를 포함한다. 또한, 트랜시버(1)는 관측 국부 발진기(LO)(16)로부터의 제2 또는 관측 국부 발진기 주파수(f _OBS )를 사용하여 변조를 제공하는 것에 기초하여 관측 신호(OBS)의 주파수 스펙트럼을 하향-이동시키기 위해 사용되는 관측 믹서(12)를 더 포함한다.

관측 국부 발진기 주파수(f _OBS )는 송신 국부 발진기 주파수(f _TX )로부터 오프셋되어 송신 채널 및 관측 채널이 주파수 차이로 동작한다. 서로 상이한 국부 발진기 주파수들에서 송신 믹서(11) 및 관측 믹서(12)를 동작시킴으로써, 관측 채널은 관측 채널 장애와는 실질적으로 독립적으로 송신 채널 장애를 관측할 수 있다.

일 실시예에서, 송신 국부 발진기 주파수(f _TX )와 관측 국부 발진기 주파수(f _OBS ) 간에 주파수 차이가 적어도 약 100 KHz이 되게 선택된다. 그러나, 애플리케이션 및/또는 구현에 기초하여 선택된 주파수 차이와 같은 다른 주파수 차이가 가능하다.

예를 들어, 송신 및 관측 채널의 대역폭에 기초하여 주파수 차이가 선택될 수 있다. 예를 들어, 관측 신호가 관측 국부 발진기 주파수만큼 하향-이동된 후, 관측된 장애가 관측 채널의 대역폭 내에 있도록 주파수 차이가 선택될 수 있다. 당업자가 알게 되는 바와 같이, 상대적으로 큰 주파수 차이는 주파수 스퍼를 감소시킬 수 있지만, 보다 작은 주파수 차이는 우수한 파워 및/또는 대역폭 성능을 가질 수 있다. 어떤 구현예에서, 송신 국부 발진기 주파수(f _TX )는 관측 국부 발진기 주파수(f _OBS )보다 크게 되게 선택되고, 다른 구현예에서는 송신 국부 발진기 주파수(f _TX )는 관측 국부 발진기 주파수(f _OBS )보다 작도록 선택된다.

예시된 관측 채널은 송신 채널의 장애를 캘리브레이트하기 위해 사용되는 것으로 설명되지만, 관측 채널은 추가 기능을 위해 사용될 수도 있다. 추가 관측은 오프셋 국부 발진기 주파수 또는 동일한 국부 발진기 주파수 중 하나를 사용하여 수행할 수 있다. 다수의 기능을 수행하기 위해 관측 채널을 구성하면 하드웨어 자원을 공유할 수 있으므로 비용, 크기 및/또는 복잡성이 줄어든다.

일 실시예에서, 관측 신호(OBS) 및 수신 신호(RX)는 트랜시버(1)의 공유 또는 공통 수신 회로를 사용하여 처리된다. 이러한 방식으로 트랜시버(1)를 구성하면 RF 통신 시스템(10)의 크기 및/또는 비용을 감소시킬 수 있다 .

도시된 트랜시버(1)는 또한 관측 채널의 데이터 경로에서 동작하는 디지털 변조기(13)를 포함한다. 어떤 구현예에서, 디지털 변조기(13)는 아날로그 영역으로부터 디지털 영역으로 변환되고 및/또는 추가 처리된 후에 관측 믹서(12)의 출력의 디지털 표현을 변조하기 위해 사용된다.

디지털 변조기(13)는 송신 국부 발진기 주파수(f _TX )와 관측 국부 발진기 주파수(f _OBS ) 간에 주파수 차이를 보상하기 위해 사용된다. 관측 믹서와 송신 믹서가 서로 다른 국부 발진기 주파수들을 사용하여 동작할 때, 관측 장애는 관측 신호에서 대칭을 유지해야 하지만, 송신 장애는 더 이상 대칭적이지 않다. 디지털 변조기(13)를 사용하여 주파수 차이를 디지털적으로 보상한 후에, 송신 채널 장애는 대칭이 될 것이며, 반면 관측 채널 장애는 비대칭이되도록 이동될 것이다.

예시된 트랜시버(1)는 송신 장애를 검출하고 정정하기 위해 디지털 변조기(13)의 출력을 처리하는데 사용되는 송신 오류 정정 회로(14)를 포함한다. 어떤 구현예에서, 송신 오류 정정 회로(14)는 일정 시간 동안 관측 채널의 출력을 상관시키는 것에 기초하여 송신 장애를 검출한다. 일 실시예에서, 송신 오류 정정 회로(14)는 시간- 영역 자기-상관 및 교차-상관 회로를 사용함으로써 송신 장애를 검출한다. 자기-상관 함수는 컴플렉스(I/Q) 송신 신호를 자신과 상관시킨다. 교차-상관 함수는 컴플렉스 송신 신호에 대해 컴플렉스 관측 신호를 상관시킨다. 상관은 프로그램가능한 수의 사이클에 대해 합산될 수 있으며 어큐뮬레이트 결과는 장애를 모델링하는 방정식 시스템을 해결하기 위해 사용될 수 있다.

송신 오류 정정 회로(14)는 예를 들어, 직교 오류, 국부 발진기 누출 및/또는 채널 비선형성을 포함한 광범위한 송신 장애를 정정하는데 사용될 수 있다.

어떤 구성에서, 트랜시버(1)는 서로 상이한 전치 파워 레벨들에 대해 PA(4)를 선형화하는 것을 보조하기 위해 디지털 전치 왜곡(DPD)을 갖고 동작하고, 관측 채널은 송신 채널에 대한 오프셋된 국부 발진기 주파수로 DPD 관측을 수행한다. DPD는 예를 들어, 신호 콘스텔레이션 왜곡 및/또는 신호 스펙트럼 확산을 포함한, PA(4)의 비선형 효과를 보상하기 위해 사용될 수 있다. 트랜시버(1)에 의해 송신되는 신호는 점유 대역폭을 가질 수 있고, 트랜시버(1)는 점유 대역폭보다 큰 합성 대역폭으로 송신할 수 있다. 이러한 방식으로, 트랜시버(1)를 구성함으로써, 트랜시버(1)는 대역외 송신 및 이외 다른 비선형 효과를 보상하기 위해 송신된 신호를 전치왜곡할 수 있다.

일 실시예에서, 관측 채널은 합성 대역폭 및 점유 대역폭 둘 다보다 큰 관측 대역폭으로 관측을 수행하기 위해 사용된다. 또한, 관측 채널의 파워 소비 및 복잡성을 감소시키기 위해서, 관측 채널은 전체 관측 대역폭 미만인 대역폭을 갖게 구현된다. 송신 국부 발진기 주파수와 관측 국부 관측 주파수 간에 주파수 차이는 서로 다른 시점들에서 관측 대역폭의 서로 상이한 부분들을 관측하기 위해 시간에 시간에 걸쳐 변경하였다. 이러한 구성에서, 송신 오류 정정 회로(14)는 각 국부 발진기 오프셋 혹은 주파수 차이에 대해 수행되는 관측에 기초하여 전체 관측 대역폭을 재구성할 수 있다. 이에 따라, 트랜시버는 낮은 파워 소비 및/또는 감소된 복잡성을 갖는 낮은 대역폭 관측 채널을 사용하여 DPD의 이익을 달성한다.

도시된 트랜시버(1)는 또한 주파수 재프로그래밍 후에 송신 국부 발진기(15)와 관측 국부 발진기(16) 간에 위상차를 정정하기 위한 위상 조정값을 발생하는데 사용되는 위상 조정 회로(17)를 포함한다. 예를 들면, 트랜시버(1)의 동작 중에, 관측 국부 발진기(16)는 다양한 목적으로 사용될 수 있고, 따라서 관측 국부 발진기(16)의 주파수는 시간에 따라 변할 수 있다. 예를 들어, 관측 국부 발진기(16)는 송신 채널 장애를 관측하고, 인접 스펙트럼을 관측하도록 재프로그램되고, 이어 송신 채널 장애를 다시 관측하도록 재프로그램될 수 있다. 관측 국부 발진기(16)가 재프로그램된 후, 관측 국부 발진기(16) 및 송신 국부 발진기(15)는 임의의 위상 이동을 경험할 수 있다.

도시된 위상 조정 회로(17)는 임의의 주파수 재프로그래밍 후에 관측 국부 발진기(16)와 송신 국부 발진기(15) 간에 위상 관계를 복원하기 위해 디지털 변조기(13)에 제공되는 위상 조정값을 발생한다. 위상 조정 회로(17)는 송신 국부 발진기(15)에 의해 발생되는 송신 국부 발진기 신호(TX LO) 및 관측 국부 발진기(16)에 의해 발생되는 관측 국부 발진기 신호(OBS LO)에 기초하여 비트 신호를 발생한다. 위상 조정 회로(17)는 필터링된 비트 신호를 발생하기 위해 비트 신호를 저역 통과 필터링하고, 국부 발진기들 간에 위상 관계를 결정하기 위해 필터링된 비트 신호를 디지털적으로 샘플링하는 것에 기초하여 위상 조정값을 발생한다.

어떤 구성에서, 위상 조정 회로(17)는 위상 조정값을 사용하여 디지털 변조기(13)의 위상 어큐뮬레이터의 위상을 정정함으로써, 국부 발진기들 간에 위상 이동에 대해 관측 채널에 의해 발생된 결과적인 샘플들을 보상할 수 있다 . 도 1에 도시된 바와 같이, 위상 조정 회로(17)는 디지털 변조기(13)에 결합되어 디지털 변조기(13)로부터 하나 이상의 값 또는 신호를 송신 및 수신하여 본원에 개시된 바와 같이 위상 조정을 제공할 수 있다. 도 1에 개별적으로 도시되어 있지만, 위상 조정 회로(17)는 일부 실시예에서 디지털 변조기(13)의 일부일 수 있다.

RF 통신 시스템(10)의 추가적인 세부 사항은 전술한 바와 같을 수 있다.

도 2는 트랜시버(30)의 일 실시예의 개략도이다. 트랜시버(30)는 기저대 처리 회로(31), 송신 위상-록 루프(PLL)(32), 관측 PLL(33), 송신 동상 디지털-아날로그 변환기(DAC)(41), 송신 쿼드래처-상 DAC(42), 송신 동상 저역 통과 필터(LPF)(51), 송신 쿼드래처-상 LPF(52), 송신 동상 믹서(61), 송신 쿼드래처-상 믹서(62), 관측 동상 믹서(71), 관측 쿼드래처-상 믹서(72), 관측 동상 LPF(81), 관측 쿼드래처-상 LPF(82), 관측 동상 아날로그-디지털 변환기(ADC)(91), 및 관측 쿼드래처-상 ADC(92)를 포함한다.

도 2에 도시된 바와 같이, 트랜시버(30)는 비-반전 송신 신호(TX+)와 반전 송신 신호(TX-) 간의 차이에 대응하는 차동 송신 신호(TX+, TX-)를 발생한다. 또한, 송수신 부(30)는 비-반전된 관측 신호(OBS+)와 반전된 관측 신호(OBS-)와의 차이에 대응하는 차동 관측 신호(OBS+, OBS-)를 수신한다. 차동 관측 신호(OBS+, OBS-)는 차동 송신 신호(TX+, TX-)를 증폭하는 파워 증폭기의 출력을 관측하는 것과 같이 송신 채널을 관측하는 것에 기초하여 발생된다. 차동 시그널링을 사용하는 구성이 도시되어 있지만, 본원에 교시는 싱글-엔드 구성 및/또는 싱글-엔드와 차동 시그널링과의 조합을 사용하는 구성에도 적용할 수 있다.

트랜시버(30)가 하나의 송신 채널 또는 경로 및 하나의 관측 채널 또는 경로를 포함하는 것으로 도시되어 있지만, 트랜시버(30)는 예를 들어, 하나 이상의 수신 채널, 하나 이상의 추가의 송신 채널, 및/또는 하나 이상의 추가의 관측 채널을 포함한 추가의 회로를 포함할 수 있다. 이러한 세부 사항은 도면의 명료성을 위해 도 2에서 생략되어 있다. 또한, 트랜시버(30)가 송신 채널, 관측 채널 및 기저대 처리 회로의 구체적 구현을 도시하지만, 본 명세서의 교시는 다른 구성에도 적용 가능하다.

송신 동상 DAC(41)는 기저대 처리 회로(31)로부터 디지털 송신 I 신호를 수신하고, 송신 동상 LPF(51)를 위한 차동 아날로그 송신 I 신호를 발생한다. 송신 동상 LPF(51)는 송신 동상 믹서(61)에 입력으로서 제공되는 차동 필터링된 송신 I 신호를 발생하기 위해 차동 아날로그 송신 I 신호를 필터링한다. 송신 쿼드래처-상 DAC(42)는 기저대 처리 회로(31)로부터 디지털 송신 Q 신호를 수신하고, 송신 쿼드래처-상 LPF(52)를 위한 차동 아날로그 송신 Q 신호를 발생한다. 송신 쿼드래처-상 LPF(52)는 차동 아날로그 송신 Q 신호를 필터링하여 송신 쿼드래처-상 믹서(62)에 대한 입력으로서 제공되는 차동 필터링된 송신 Q 신호를 발생한다. 비-반전된 송신 신호(TX+)는 송신 동상 믹서(61)의 제1 출력과 송신 쿼드래처-상 믹서(62)의 제1 출력을 결합하여 발생되며, 반전된 송신 신호(TX-)는 송신 동상 믹서(61)의 제2 출력과 송신 쿼드래처-상 믹서(62)의 제2 출력을 결합한 것에 기초하여 발생된다.

송신 PLL(32)은 송신 동상 믹서(61)을 위한 제1 차동 송신 국부 발진기 신호 및 송신 쿼드래처-상 믹서(62)을 위한 제2 차동 송신 국부 발진기 신호를 발생한다. 제1 및 제2 차동 송신 국부 발진기 신호는 각각 제1 혹은 송신 국부 발진기 주파수(f _TX )이지만 약 90°의 위상 차이를 갖는다.

관측 PLL(33)은 관측 동상 믹서(71)을 위한 제1 차동 관측 국부 발진기 신호 및 관측 쿼드래처-상 믹서(72)을 위한 제2 차동 관측 국부 발진기 신호를 발생한다. 제1 및 제2 차동 관측 국부 발진기 신호는 각각 제2 혹은 관측 국부 발진기 주파수(f _OBS )이지만 약 90°의 위상 차이를 갖는다. 캘리브레이트 동안 송신 채널의 출력을 관측할 때, 관측 국부 발진기 주파수(f _OBS ) 및 송신 국부 발진기 주파수(f _TX )는 서로 상이한 주파수들로 동작한다.

관측 동상 믹서(71)는 차동 관측 신호(OBS+, OBS-) 및 제1 차동 관측 국부 발진기 신호를 수신하고, 관측 동상 LPF(81)을 위한 차동 하향-이동된 I 신호를 발생한다. 관측 동상 LPF(81)는 차동 하향-이동된 I 신호를 필터링하여 관측 동상 ADC(91)에 입력으로서 제공되는 차동 필터링된 관측 I 신호를 발생한다. 관측 동상 ADC(91)는 차동 필터링된 관측 I 신호를 아날로그 영역으로부터 디지털 영역으로 변환하여, 기저대 처리 회로(31)를 위한 디지털 관측 I 신호를 발생한다. 관측 쿼드래처-상 믹서(72)는 차동 관측 신호(OBS+, OBS-) 및 제2 차동 관측 국부 발진기 신호를 수신하고, 관측 쿼드래처-상 LPF(82)을 위한 차동 하향-이동된 Q 신호를 발생한다. 관측 쿼드래처-상 LPF(82)는 차동 하향-이동된 Q 신호를 필터링하여 관측 쿼드래처-상 ADC(92)에 입력으로서 제공되는 차동 필터링된 관측 Q 신호를 발생한다. 관측 쿼드래처-상 ADC(92)는 차동 필터링된 관측 Q 신호를 아날로그 영역에서 디지털 영역으로 변환하여 기저대 처리 회로(31)를 위한 디지털 관측 Q 신호를 발생한다.

예시된 실시예에서, 송신 및 관측 국부 발진기는 각각 송신 PLL(32) 및 관측 PLL(33)을 사용하여 구현되어졌다. PLL을 사용하여 송신 및 관측 채널의 국부 발진기를 구현하는 것은, 공통 기준 클럭 신호를 사용하여 서로 상이한 주파수들의 국부 발진기 신호들을 발생하는 것에 도움이 된다. PLL은 관측 국부 발진기 주파수(f _OBS )가 송신 국부 발진기 주파수(f _TX )에 관하여 잘 제어된 주파수 차이를 갖게, 서로 유사한 회로 토폴로지들을 사용하여 구현될 수 있다. 예를 들어, 관측 국부 발진기 주파수(f _OBS )와 송신 국부 발진기 주파수(f _TX ) 간 주파수 차이는 PLL의 피드백 디바이더를 제어하기 위해 사용되는 디지털 제어 신호의 값을 선택한 것에 기초하여 제어될 수 있다.

도 2에 도시된 바와 같이, 기저대 처리 회로(31)는 디지털 송신 회로(101), 디지털 수신 회로(102), 기저대 PLL(103), 디지털 변조기(104), 위상 조정 회로(113) 및 송신 오류 정정 회로(105)를 포함한다. 예시된 실시예에서, 디지털 변조기(104)는 수치 제어 발진기(NCO)(111) 및 컴플렉스 믹서(112)를 포함한다.

디지털 수신 회로(102)는 디지털 관측 I 신호 및 디지털 관측 Q 신호를 수신하고, 디지털 변조기(104)을 위한 디지털 입력 신호를 발생한다. 디지털 변조기는 또한 기저대 PLL(103)로부터 기저대 주파수(f _BB )을 갖는 기저대 클럭 신호를 수신한다. 일 실시예에서, 디지털 수신 회로(102)는 또한 송신 채널을 관측하기 위해 사용되는 관측 신호 및 수신 채널로 수신된 수신된 신호 둘 다를 처리하기 위해 사용된다.

NCO(111)는 기저대 클럭 신호를 수신하고, 송신 국부 발진기 주파수(f _TX )와 관측 국부 발진기 주파수(f _OBS ) 간에 주파수 차이와 거의 동일한 NCO 주파수(f _NCO )를 갖는 디지털 출력 클럭 신호를 발생한다. 디지털 출력 클럭 신호는 매우 다양한 방법으로 구현될 수 있다. 어떤 구성에서, 디지털 출력 클럭 신호는 주파수(f _NCO )의 사인 함수의 디지털 표현에 대응하는 제1 성분 및 주파수(f _NCO )의 코사인 함수의 디지털 표현에 대응하는 제2 성분을 포함한다. 디지털 출력 클럭 신호는 매우 다양한 비트 폭을 가질 수 있다. 일 실시예에서, NCO(111)는 위상 어큐뮬레이터 및 위상-진폭 변환기를 사용하여 구현된다.

디지털 컴플렉스 믹서(112)는 NCO(111)로부터의 디지털 출력 클럭 신호로 디지털 수신 회로(102)로부터의 디지털 입력 신호를 변조한 것에 기초하여 송신 오류 정정 회로(105)를 위한 디지털 관측 채널 출력 신호를 발생한다. 어떤 구현에서, 디지털 컴플렉스 믹서(112)는 디지털 수신 회로(102)로부터 디지털 입력 I 신호 및 디지털 입력 Q 신호를 수신하고, 송신 오류 정정 회로(105)를 위한 디지털 관측 채널 출력 I 신호 및 디지털 관측 출력 Q 신호를 발생한다.

일 실시예에서, 기저대 PLL(103), 송신 PLL(32), 및 관측 PLL(33)은 공통 기준 클럭 신호를 사용하여 동작한다. 이러한 방식으로 트랜시버(30)를 구성하는 것은 송신 국부 발진기 주파수(f _TX )와 관측 국부 발진기 주파수(f _OBS ) 간에 주파수 차이에 NCO 주파수(f _NCO )를 매칭하는데 도움될 수 있다.

송신 오류 정정 회로(105)는 트랜시버(30)를 위한 하나 이상의 정정 신호를 발생하기 위해 관측 채널 출력 신호를 처리한다. 예시된 실시예에서, 송신 오류 정정 회로(105)는 정정 신호를 디지털 송신 회로(101)에 제공한다. 그러나, 송신 오류 정정 회로는 다른 방식으로 송신 장애를 보상하게 구성될 수 있다. 디지털 송신 회로(101)는 누출, 쿼드래처 오류, 및/또는 채널 비선형성과 같은 송신 장애를 보상하기 위한 정정 신호에 기초하여 디지털 송신 I 신호 및 디지털 송신 Q 신호를 발생한다.

예시된 트랜시버(30)는 쿼드래처 오류에 대해 사전에 관측 채널을 캘리브레이트하는 것을 필요로 함이 없이 송신 채널 캘리브레이트를 제공할 수 있다. 특히, 송신 국부 발진기 주파수(f _TX )에 관하여 상이한 관측 국부 발진기 주파수(f _OBS )을 사용하여 관측을 수행함으로써, 송신 오류 정정 회로(105)는 관측 채널 내에 장애가 있더라도, 송신 장애를 검출 및 정정할 수 있다. 예를 들어, 디지털 변조기(104)에 의해 발생된 디지털 관측 채널 출력 신호는, 송신 채널 장애가 대칭이고 관측 채널 장애가 비대칭인 주파수 스펙트럼을 가질 수 있다. 이에 따라, 송신 오류 정정 회로(105)는 송신 장애를 검출하기 위해 디지털 관측 채널 출력 신호를 상관시킬 수 있고, 반면, 관측 채널 장애는 비-상관되고 노이즈로서 평균화되는 경향이 있을 것이다.

대조적으로, 공통 송신 및 관측 국부 발진기 주파수를 사용하여 관측을 수행하는 트랜시버는 송신 채널의 장애와 관측 채널의 장애 간을 구별하지 못할 수도 있다. 예를 들어, 동일 국부 발진기 주파수를 사용할 때, 송신 국부 발진기 누출 및 관측 국부 발진기 누출 둘 다는 주파수 영역에서 서로 유사한 특징을 가질 수 있다.

예시된 실시예에서, NCO(111)는 송신 국부 발진기 주파수(f _TX )와 관측 국부 발진기 주파수(f _OBs ) 간에 차이와 거의 동일한 NCO 주파수(f _NCO )을 갖는 디지털 출력 클럭 신호를 발생하게 프로그램된다. NCO(111)가 이러한 방식으로 디지털 출력 클럭 신호를 발생할 때, 송신 오류 정정 회로(105)는 예를 들어, 저 노이즈 플로어를 제공하기 위한 비교적 긴 시간 기간을 포함한 광범위한 시간 기간에 대해 송신 장애를 검출하기 위해 상관을 수행할 수 있다. 대조적으로, NCO 주파수(f _NCO )가 주파수 차이와 매칭하지 않을 때, 주어진 장애의 포지티브 성분과 네거티브 주파수 성분 간에 위상 관계는 서서히 회전할 수 있고, 긴 상관은 어큐뮬레이트하기보다는 제로로 평균화하는 경향이 있을 수 있다.

일부 구현예에서, 관측 PLL(33)과 같은 관측 국부 발진기는 다른 목적을 위해, 예를 들어 트랜시버(31)에 의해 송신된 신호에 인접한 스펙트럼을 관측하기 위해 재프로그램될 수 있다. 관측 PLL(33)이 송신 채널을 관측하기 위해 다시 스위칭되었을 때, 관측 PLL(33)은 이전의 관측 주파수(f _OBS )에 다시 록(relock)할 수 있지만, 관측 국부 발진 신호의 위상 관계는 관측 PLL(33)의 리퍼포징(repurposing) 및 복원의 타이밍에 따라 달라질 수 있다. 결국, 재프로그래밍 전에 사용되었던 송신 국부 발진기(예를 들어, 송신 PLL(32))와 관측 국부 발진기(예를 들어, 관측 PLL(33)) 간에 위상 관계는 더 이상 사용될 수 없고, 시간 소모적인 재 획득 프로세스가 필요할 수 있다. 본원에 개시된 바와 같이, 변경된 위상 관계로부터 송신 발진기와 관측 발진기 간의 알려진 위상 관계로 복원하는 것이 유리할 수 있다. 아래에서 논의되는 바와 같이, 위상 조절 회로(113)(디지털 변조기(104)의 일부일 수 있음)는 디지털 변조기(104)에서 위상을 조정하여 국부 발진기들 간에 원하는 위상 관계를 달성하는데 사용될 수 있다.

도시된 실시예에서, 위상 조정 회로(113)는 송신 PLL(32)로부터 제1 또는 송신 국부 발진기 주파수(f _TX )를 갖는 제1 또는 송신 발진기 신호 및 송신 PLL(33)로부터 제2 또는 관측 국부 발진기 주파수(f _OBS )를 갖는 제2 또는 관측 발진기 신호를 수신한다. 예시된 실시예는 각각 동상 및 쿼드래처-상 경로에 대한 차동 신호를 발생하는 송신 PLL(32) 및 관측 PLL(33)을 포함하고, 위상 조정 회로(113)는 송신 PLL(32)로부터 국부 발진기 신호 중 하나 이상 및 관측 PLL(33)로부터 국부 발진기 신호 중 하나 이상을 수신한다.

또한, 도 2가 송신 PLL(32) 및 관측 PLL(33)에 의해 발생된 클럭 신호가 차동인 실시예를 도시할지라도, 본원의 교시는 국부 발진기가 싱글-엔드 클록 신호를 발생하는 구성에도 적용가능하다. 이러한 실시예에서, 위상 조정 회로(113)는 싱글-엔드 국부 발진기로부터 적어도 하나의 국부 발진기 신호를 수신할 수 있다. 도 3 및 도 4와 관련하여 이하 더 논의되는 바와 같이, 위상 조정 회로(113)는 어큐뮬레이트된 위상을 나타내는 하나 이상의 값 또는 신호를 수신하도록 NCO(111)에 결합될 수 있고, NCO(111)로부터의 제1 및 제2 발진기 신호 및 값에 기초하여 위상 조정 회로(113)는 디지털 변조기(104)에서 사용될 위상 조정값을 발생할 수 있다.

위상 조정 회로(113)는 송신 국부 발진기 신호(TX OBS) 및 관측 국부 발진기 신호(OBS PLL)에 기초하여 비트 신호를 발생한다. 위상 조정 회로(113)는 비트 신호를 사용하여 국부 발진기들 사이의 위상 이동을 보상하기 위해 위상 조정값을 발생할 수 있다. 예를 들어, 조정 회로(113)는 위상 조정값을 사용하여 NCO(111)의 위상 어큐뮬레이터의 상태를 정정함으로써 위상 이동에 대해 관측 채널에 의해 발생된 결과적인 샘플을 보상할 수 있다. 위상 어큐뮬레이터의 위상에 대한 조정 후에, 관측 채널의 결과적인 출력 신호는 송신 데이터의 위상에 대해 실질적으로 고정된 관계를 나타내므로 위상 동기화를 달성한다.

도 2에 도시된 실시예에서, 위상 조정 회로(113)의 출력으로부터 디지털 변조기(104)의 입력에 위상 조정값이 제공된다. 따라서, 도 2의 트랜시버(30)는 디지털 변조기가 송신 국부 발진기 신호와 관측 국부 발진기 신호 간에 원하는 위상 관계를 성취하도록 위상 조정값에 기초하여 조정되는 일 실시예를 도시한다. 디지털 변조기의 한 구체적 위치가 도시되어 있지만, 위상 조정값에 의해 조정되는 디지털 변조기는 트랜시버의 다른 위치에 제공될 수 있다.

위상 조정값을 사용하여 디지털 변조기에 위상 조정을 제공함으로써, 관측 채널에 의해 발생된 관측 데이터의 위상이 정정된다. 특히, 관측 채널로부터의 어큐뮬레이트된 관측 데이터의 위상은 송신 국부 발진기 신호와 관측 국부 발진기 신호 간에 원하는 위상 관계를 성취하도록 위상 조정값에 기초하여 조정된다.

또한, 도 2가 위상 조정값에 기초하여 관측 채널로부터 어큐뮬레이트된 관측 데이터의 위상을 조정하는 일 실시예를 도시하지만, 다른 구현도 가능하다.

또 다른 실시예에서, 관측 PLL(33)은 관측 PLL의 피드백 루프의 분할 레이트를 제어하기 위해 사용되는 시그마 델타 변조기와 같은 디지털 변조기를 포함한다. 또한, 위상 조정값은 관측 PLL(33)의 디지털 변조기의 상태를 조정 또는 변경하여 관측 PLL의 위상을 변경하고 관측 채널에 의해 발생된 관측 데이터의 위상에서 상응하는 위상 조정을 제공하는데 사용된다. 일 예에서, 위상 조정값은 관측 PLL(33)의 시그마 델타 변조기의 적분기의 값(예를 들면, 시작 값)을 조정하기 위해 사용된다. 위상 조정값을 사용하여 관측 PLL 디지털 변조기에 대한 위상 정정을 제공함으로써, 관측 채널에 의해 발생된 관측 데이터의 위상 정정이 제공된다.

트랜시버(30)의 부가적인 세부 사항은 전술한 바와 같을 수 있다.

도 3은 위상 조정 회로(204)의 일 실시예 및 디지털 변조기(200)의 일 실시예의 개략도이다. 디지털 변조기(200)는 위상 어큐뮬레이터(201), 위상-진폭 변환기(PAC)(202), 및 디지털 컴플렉스 믹서(203)를 포함한다. 디지털 변조기(200)는 주파수(f _BB )의 기저대 클럭 신호, 주파수 튜닝 워드(FTW), 디지털 입력 I 신호(IN _I ), 및 디지털 입력 Q 신호(IN _Q )을 수신한다. 디지털 변조기(200)는 디지털 관측 채널 출력 I 신호(OUT _I ) 및 디지털 관측 채널 출력 Q 신호(OUT _Q )을 발생하고, 이것은 처리를 위해 송신 오류 정정 회로에 제공될 수 있다.

위상 조정 회로(204)는 비트 신호 발생기(206), 위상 조정 제어기(207) 및 위상 평균화 어큐뮬레이터(208)를 포함한다. 도시된 실시예에서, 위상 조정 회로(204)의 적어도 일부는 기저대 주파수(f _BB )에서 동작한다. 비트 신호 발생기(206)는 송신 LO 또는 PLL로부터 송신 국부 발진기 주파수(f _TX )를 갖는 제1 또는 송신 발진기 신호 및 제2 또는 관측 LO 또는 PLL로부터 관측 국부 발진기 주파수(f _OBS )를 갖는 제2 또는 관측 발진기 신호를 수신한다. 위상 조정 제어기(207)는 비트 신호 발생기(206)에 의해 발생된 비트 신호를 수신하고, 본원에 개시된 바와 같이 위상 조정의 타이밍 및 량을 제어하기 위해 하나 이상의 위상 조정 제어 신호를 발생한다. 도 4과 관련하여 이하에서 논의되는 바와 같이, 위상 조정 회로(204)는 위상 조정을 구현하는데 추가의 구성 요소 또는 요소를 포함할 수 있다.

디지털 변조기(200)는 본원에 설명된 RF 통신 시스템 및 트랜시버에 사용될 수 있는 디지털 변조기의 일 실시예를 도시한다. 또한, 위상 조정 회로(204)는 본원에 설명된 RF 통신 시스템 및 트랜시버에 사용될 수 있는 위상 조정기의 일 실시예를 도시한다. 그러나, 본원의 교시는 디지털 변조기 및 위상 조정기의 다른 구성에도 적용 가능하다.

도시된 위상 어큐뮬레이터(201) 및 PAC(202)는 NCO 주파수(f _NCO )의 디지털 사인 및 코사인 클록 신호를 발생하는 NCO로서 집합적으로 동작한다. 또한, FTW의 값은 NCO 주파수(f _NCO )를 제어하기 위해 사용된다.

예를 들어, 위상 어큐뮬레이터(201)는 어큐뮬레이트된 위상값을 저장하기 위해 사용되는 래치 및/또는 플립-플롭과 같은 상태 요소들을 포함한다. 또한, 위상 어큐뮬레이터(201)는 기저대 클럭 신호의 타이밍에 기초하여 FTW을 어큐뮬레이트된 위상 값에 더할 수 있다. 또한, PAC(202)은 어큐뮬레이트된 위상값에 기초하여 디지털 사인 및 코사인 클럭 신호를 발생한다. FTW는 위상이 어큐뮬레이트되는 레이트, 이에 따라 NCO 주파수(f _NCO )를 제어한다.

디지털 변조기(200)의 추가적인 세부 사항은 전술한 바와 같을 수 있다.

도 4는 위상 조정 회로(214)의 다른 실시예 및 디지털 변조기(210)의 다른 실시예의 개략도이다. 도시된 위상 조정 회로(214)는 비트 신호 발생기(302), 위상 조정 제어기(304), 위상 평균화 어큐뮬레이터(306)를 포함한다. 도시된 디지털 변조기(210)는 위상 어큐뮬레이터(211), PAC(212) 및 디지털 복합 믹서(213)를 포함한다. 위상 조정 회로(214)의 예시된 실시예는 AND 게이트(318) 및 멀티플렉서(325)를 포함한 -그러나 이들로 제한되지 않는다- 하나 이상의 제어 로직 회로를 더 포함한다. 디지털 변조기(210)는 위상 조정값, 기저대 클록 신호, FTW, 디지털 입력 I 신호(IN _I ) 및 디지털 입력 Q 신호(IN _Q )를 수신한다. 또한, 디지털 변조기(210)는 디지털 관측 채널 출력 I 신호(OUT _I ) 및 디지털 관측 채널 출력 Q 신호(OUT _Q )를 발생한다.

도시된 위상 어큐뮬레이터(211)는 상태 요소(221) 및 가산기(224)를 포함한다. 상태 요소(221)는 기저대 클럭 신호의 타이밍에 기초하여 업데이트되는 어큐뮬레이트된 위상값을 저장하기 위해 사용된다. 가산기(224)는 상태 요소(221)에 저장된 어큐뮬레이트된 위상값과 FTW와 같은 튜닝 워드를 더한 것에 기초하여 조정된 어큐뮬레이트된 위상값을 발생한다. 조정된 어큐뮬레이트된 위상값은 기저대 클록 신호의 타이밍에 기초하여, 예를 들어 클럭 사이클 당 한번씩, 상태 요소(221)에 로딩된다. 일부 실시예에서, 디지털 변조기(211) 내의 FTW와 같은 하나 이상의 값은, 예를 들어, 위상 래핑(phase wrapping)시 송신 PLL 및 관측 PLL의 정확한 모듈러스의 매칭을 고려하여 추가로 조정될 수 있다.

전술한 바와 같이, 송신 채널은 송신 국부 발진기 주파수(f _TX )와는 상이한 관측 국부 발진기 주파수(f _OBS )로 동작하는 관측 채널을 사용하여 송신 채널을 관측하는 것에 기초하여 캘리브레이트될 수 있다. 도시된 디지털 변조기(211)는 NCO 주파수(f _NCO )를 f _TX -f _OBS 와 같거나 같게 제어함으로써 이 주파수 차이를 보상하는데 사용될 수 있다.

도시된 실시예에서, 위상 조정 제어기(304)는 에지 검출기(315) 및 제어 회로(316)을 포함한다. 에지 검출기(315)는 비트 신호 발생기(302)로부터 비트 신호를 수신하고, 비트 신호의 에지 또는 천이를 검출한다. 에지 검출기(315)는 기저대 주파수(f _BB )로 클럭되며, 제어 신호를 발생할 때 에지 검출기(315)에 후속하는 제어 회로(316)에서 감안될 수 있는 상승 에지, 하강 에지, 또는 상승 및 하강 에지를 검출하도록 구성될 수 있다. 제어 회로(315)는 에지 검출기(315)로부터 에지 검출 출력을 수신하여 하나 이상의 제어 신호를 발생한다.

도시된 실시예에서, 비트 신호 발생기(302)는 XOR 게이트(310), LPF(312) 및 샘플러(314)를 포함한다. 다른 실시예에서, 비트 신호 발생기는 대신에 아날로그 믹서(도시 생략)로 구현될 수 있다. 그러나, XOR 게이트(310)를 사용하는 것은 다수의 이점을 제공할 수 있다. 예를 들어, 송신 및 관측 국부 발진기 신호는 구형파와 유사한 파형을 가질 수 있고, 상당한 고주파 고조파 성분을 가질 수 있고, 따라서 XOR 게이트(310)를 사용하는 처리에 적합할 수 있다. 또한, XOR 게이트(310)를 사용하는 것은 아날로그 믹서를 사용하는 것에 비해 파워 소비 및/또는 복잡성을 감소시킬 수 있다.

어떤 구현예에서, 송신 국부 발진기 신호 및 관측 국부 발진기 신호는 아래의 식1 및 식2로 표현될 수 있다 :

식1

식2

여기서 A _TX 및 A _OBS 는 송신 및 관측 국부 발진기 신호의 각각의 진폭이고, f _TX 및 f _OBS 는 송신 및 관측 국부 발진기 신호의 각각의 주파수이고,

비트 신호 발생기(302)가 송신 국부 발진기 및 관측 국부 발진기 신호를 수신하여 XOR 게이트(310) 또는 아날로그 믹서(도시되지 않음)와 믹스하기 때문에, XOR 게이트(310) 또는 아날로그 믹서로부터의 결과적인 신호는 아래의 식3에 의해 주어질 수 있다:

식3

f _TX 및 f _OBS 가 이들 간에 차이에 비해 상대적으로 큰 상황에서, XOR 게이트(310) 또는 믹서 회로로부터 비롯된 신호는 f _TX 와 f _OBS 간 차이의 주파수의 저주파 성분 및 주파수들의 합에서 더 높은 주파수 성분 주파수을 내포할 것이다. 따라서, XOR 게이트(310) 또는 아날로그 믹서의 출력은 고주파 고조파 성분을 필터링하기 위해 LPF(312)에 의해 처리될 수 있으며, LPF(312)로부터 출력된 결과적 신호는 아래 식4로 주어질 수 있다:

식4

어떤 구현에 있어서, 송신 LO 및 관측 LO는 식3 및 식4에 설명된 바와 같이 사인파가 아니지만, 대신 예를 들어 LO의 근사화된 구형파의 보다 높은 주파수 고조파를 내포할 수도 있을 것이다. 식3과 식4는 사인파 경우를 기술하기 위해 단순화되었지만, 여전히 고주파수 고조파와 유사하게 적용되며 다음과 같은 저역 통과 필터링은 동일한 결과적 신호를 산출할 것이다.

이어, LPF(312)로부터의 출력은 기저대 주파수(f _BB )로 실행되는 샘플러(314)에 의해 샘플링되거나 양자화될 수 있다. 샘플러(314)로부터 결과적인 신호는 비트 주파수가 f _TX -f _OBS 이고 위상이 φ _TX -φ _OBS 인 비트 신호이다. 에일리어싱 없이 LPF(312)의 출력을 샘플링하기 위해, 더 좋고 더 빠른 성능을 위해 훨씬 더 높지 않다면, 기저대 주파수(f _BB )는 비트 신호의 주파수의 적어도 2 배일 수 있다.

또한, 위상 평균화 어큐뮬레이터(306)는 레지스터(320), 가산기(324) 및 평균화 회로(322)를 포함한다. 에지 검출기(315)로서 상승 에지 검출기를 갖는 특정 구현예에서, 상승 에지가 에지 검출기(315)에 의해 검출되고 그에 따라 제어 회로(316)가 위상 평균화가 일어날 것을 시그널링할 때, 레지스터(320) 및 가산기(324)는 위상 어큐뮬레이터(211)로부터 어큐뮬레이트된 위상값을 가산 및 저장할 수 있다. 이어, 평균화 회로(322)는 비트 신호의 에지가 검출될 때 어큐뮬레이트된 소정 수의 위상들의 평균을 취할 수 있다. 일부 구성에서, 평균화 회로(322)는 하나 이상의 이동 레지스터로 구현될 수 있고, 평균화될 위상의 수는 2 ^N 일 수 있으며, 여기서 N은 양의 정수이다. 이동 레지스터를 사용하면 계산상 효율적인 위상 평균화를 제공한다. 다른 구현들에서, 에지 검출기로부터의 하강 에지들은 유사한 계산을 달성하기 위해 상승 에지 대신에 사용될 수 있다.

도시된 실시예에서, 제어 회로(316)는 AND 게이트(318)에 신호를 출력할 수 있고, 그 출력은 위상 평균화 어큐뮬레이터(306)의 위상 평균화의 타이밍을 제어한다. 또한, 예시적인 실시예의 제어 회로(316)는 위상 평균화 어큐뮬레이터(306)로부터 발생된 평균화된 어큐뮬레이트된 위상이 언제 디지털 변조기(211)에 인가되어 위상을 조정할 수 있는지를 제어하기 위해 멀티플렉서(325)의 제어 신호를 발생할 수 있다. 제어 회로(316) 내 구현된 제어 로직은 위상 동기화 캘리브레이트를 수행 할 시기를 선택하기 위해 사용자에게 인터페이스를 추가로 제공할 수 있다. 일 실시예에서, 제어 회로(316)는 마이크로 프로세서에 주변 디지털 로직으로서 구현된다. 제어 로직은 표준 프로세서 버스에 제공되어, 프로세서가 제어 회로(316) 내에 내포된 레지스터에 명령을 송신함으로써 위상 동기화가 시작되었을 때 제어할 수 있게 한다. 제어 회로(316) 내 구현된 제어 로직은 추가로, 본원에 개시된 위상 동기화의 다양한 파라미터들을 특정할 수 있게 하는 다양한 레지스터를 내포할 것이다. 일 실시예에서, 위상 조정이 수행되기 전에 얼마나 많은 비트 신호 샘플이 평균화되는지를 지정하기 위해 레지스터가 제어 회로(316)에 존재한다.

다른 실시예에서, 위상 평균화 어큐뮬레이터(306)에 의해 수행되는 평균화와 같은 조정 회로(214)의 동작 중 적어도 일부는 송신 캘리브레이트를 위한 데이터 수집과 동시에 수행될 수 있다. 이러한 실시예에서, 레지스터(320)는 비트 신호의 에지가 검출될 때 뿐만 아니라 데이터 수집과 동시에 평균화를 수행하기 위해 AND 게이트(318)의 출력 대신 기저대 주파수(f _BB )로 동작할 수 있다. 송신 캘리브레이트 데이터가 수집 후 I/Q 포맷으로 유지되는 어떤 구현예에서, 현재 실행된 위상 평균화 어큐뮬레이터에 의해 수행된 관측된 위상 평균화는, 추가 프로세스 및 계산에 앞서, 예를 들어, 송신 캘리브레이트 데이터에 위상 회전을 제공하는 것과 같은 추가적인 캘리브레이트를 수행하기 위해 사용될 수 있다.

이러한 실시예에서, 위상 평균화 어큐뮬레이터에 의해 발생된 위상 조정값은 직류(DC) 어큐뮬레이트, 자기-상관 및 교차상관을 포함하는 어큐뮬레이트된 관측 데이터의 위상을 조정하기 위해 사용될 수 있다. 위상 조정이 완료될 때까지 송신 캘리브레이트를 위한 데이터 수집을 할 수 있게 하기 때문에, 캘리브레이트가 보다 신속하게 수행될 수 있어 본원에 개시된 바와 같이 위상 조정 회로를 구현하는 것이 유리할 수 있다.

RF 통신 및 디지털 변조기를 위한 식들의 일예가 제공되었지만, 다른 식이 가능하다. 예를 들어, 식은 애플리케이션 및/또는 구현에 따라 달라질 수 있다.

디지털 변조기(210) 및 위상 조정 회로(214)의 추가적인 세부 사항은 전술한 바와 같을 수 있다.

이 개시물의 측면들은 다양한 전자 디바이스에서 구현될 수 있다. 전자 디바이스의 예는 소비자 전자 제품, 소비자 전자 제품의 부품, 전자 테스트 장비, 차량 전자 시스템 등을 포함할 수 있지만, 이에 한정되는 것은 아니다. 전자 디바이스의 예로는 계산 디바이스, 통신 디바이스, 전자 가전 제품, 자동차 전자 시스템 등을 포함포함할 수 있지만, 이에 한정되는 것은 아니다. 또한, 전자 디바이스는 미완성 제품을 포함할 수 있다.

문맥이 달리 명확하게 요구하지 않는 한, 명세서 및 청구 범위에 걸쳐, "포함하다", "포함하는", 등의 단어는 철저한 혹은 철저한 의미와는 반대로, 포괄적인 의미로, 즉, "포함하지만 이에 국한되지 않음"의 의미로 해석되어야 한다. 또한, "본원에", "위에", "밑에" 및 유사한 취지의 단어는, 이 출원에서 사용될 때, 이 출원의 특정 부분이 아닌 이 출원을 전체적으로 지칭할 것이다. 문맥이 허용하는 경우, 단수 또는 복수의 숫자를 사용하는 어떤 실시예의 위에 상세한 설명에서의 단어는 복수 또는 단수를 각각 포함할 수 있다. 문맥상 허용되는 경우, 두 개 이상의 항목 목록과 관련하여 "또는"이라는 단어는 다음 단어의 해석을 모두 포함하게 의도된다: 목록의 항목 중 어느 하나, 목록의 모든 항목 및 목록에있는 항목의 임의의 모든 조합.

또한, 달리 특정하게 명시되지 않는한, 아니면 사용되는 바와 같이 문맥 내에서 달리 이해되는한, 무엇보다도, "할 수 있다", "할 수 있다", "할 수도 있을 것이다", "할 수도 있다", "예를 들면", "와 같이", 등과 같은, 본원에서 사용된 조건 언어는 일반적으로 어떤 특징, 요소 및/또는 상태를 어떤 실시예는 포함하고, 반면 다른 실시예는 포함하지 않음을 전달하도록 의도된다. 따라서, 그러한 조건 언어는 일반적으로, 특징, 요소, 및/또는 상태가 어떤 방식으로든 하나 이상의 실시예에 대해 요구됨을, 혹은 이들 특징, 요소, 및/또는 상태가 임의의 특정 실시예에서 포함되든 아니면 수행될 것인든 간에, 작성자 입력 또는 프롬프트를 갖고 혹은 없이 판단하기 위한 로직을 하나 이상의 실시예가 반드시 포함함을 내포하게 의도되지 않는다.

앞에 설명 및 청구항은 함께 "연결" 혹은 "결합"되는 것으로서 요소들 혹은 특징들을 언급할 수 있다. 본원에서 사용되는 바와 같이, 달리 분명히 언급되지 않는 한, "연결된"은 한 요소/특징이 다른 요소/특징에 직접 혹은 간접적으로 연결되고 반드시 기계식으로는 아님을 의미한다. 마찬가지로, 달리 분명히 언급되지 않는 한, "결합된"은 한 요소/특징이 다른 요소/특징에 직접 혹은 간접적으로 결합되고 반드시 기계식으로는 아님을 의미한다. 이에 따라, 도면에 도시된 여러 개요도가 요소 및 성분의 예시적 배열을 도시할지라도, 추가의 개재되는 요소, 디바이스, 특징, 혹은 성분은 실제 실시예(도시된 회로의 기능이 악영향을 받지 않는다고 가정하고)에 있을 수 있다.

본원에 사용된 바와 같이, 용어 "결정하는"은 매우 다양한 동작을 포함한다. 예를 들어, "결정"은 계산, 산출, 처리, 유도, 조사, 검색(예를 들어, 테이블, 데이터베이스 또는 다른 데이터 구조를 검색), 확정 등을 포함할 수 있다. 또한, "결정"은 수신(예를 들어, 정보 수신), 액세스(예를 들어, 메모리 내의 데이터 액세스) 등을 포함할 수 있다. 또한, "결정"에는 해결, 선택, 선택, 확립 등이 포함될 수 있다. 또한, 본원에서 사용되는 "채널 폭"은 어떤 측면들에서 대역폭을 포함하거나 이로 나타낼 수 있다.

전술한 방법의 다양한 동작은 다양한 하드웨어 및/또는 소프트웨어 성분(들), 회로, 및/또는 모듈(들)과 같은, 동작을 수행할 수 있는 임의의 적절한 수단에 의해 수행될 수 있다. 일반적으로, 도면들에 도시된 임의의 동작들은 동작들을 수행할 수 있는 대응하는 기능적 수단에 의해 수행될 수 있다.

본 개시물과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이 신호(FPGA) 또는 다른 프로그램가능 로직 디바이스(PLD), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 성분 또는 본원에 설명된 기능을 수행하도록 설계된 이들의 임의의 조합으로 구현 혹은 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안예에서, 프로세서는 상업적으로 이용가능한 임의의 프로세서, 제어기, 마이크로컨트롤러 또는 상태 머신일 수 있다. 프로세서는 또한 계산 디바이스들의 조합, 예를 들면, DSP와 마이크로 프로세서의 조합, 복수의 마이크로 프로세서, DSP 코어와 결합된 하나 이상의 마이크로 프로세서, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다.

본원에 개시된 방법은 설명된 방법을 달성하기 위한 하나 이상의 동작 또는 행위를 포함한다. 방법의 단계들 및/또는 행위들은 청구 범위의 범주를 벗어나지 않고 상호 교환될 수 있다. 다시 말해, 동작 또는 행위의 특정 순서가 명시되지 않는 한, 특정 동작 및/또는 행위의 순서 및/또는 사용은 청구 범위를 벗어나지 않고 수정될 수 있다.

구현예는 상술한 정확한 구성 및 성분에 한정되지 않는다는 것을 이해해야 한다. 구현예의 범위를 벗어나지 않고 상술한 방법 및 장치의 배치, 동작 및 세부 사항에 다양한 수정, 변경 및 변형이 이루어질 수 있다.

이 발명이 어떤 실시예에 의해 설명되었지만, 본원에 설명된 모든 특징 및 이점을 제공하지 않는 실시예를 포함하여 당업자에게 자명한 다른 실시예도 이 발명의 범위 내에 있다. 또한, 전술한 다양한 실시예는 결합되어 추가적인 실시예를 제공할 수 있다. 또한, 일 실시예의 문락에서 제시된 어떤 특징은 다른 실시예에도 통합될 수 있다.