【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアナログ入力電圧と基準電圧とをチョッパアンプで比較して、その比較結果に基づいてアナログ信号をデジタル信号に変換するアナログ／デジタル変換装置に関するものである。

【０００２】

【従来の技術】図１は従来のアナログ／デジタル変換装置の要部ブロック図である。 アナログ信号たるアナログ入力電圧１はチョッパアンプ６の一入力端子へ入力され、その他入力端子にはデジタル／アナログ変換器５からの基準信号たる基準電圧２が入力される。 制御回路８
からのチョッパアンプ制御信号３はチョッパアンプ６の制御端子へ与えられる。 チョッパアンプ６の出力信号たるデジタル信号は逐次近似レジスタ９へ与えられ、逐次近似レジスタ９のデータたるデジタル信号はデジタル／
アナログ変換器５へ与えられる。

【０００３】図２はチョッパアンプ６の構成を示すブロック図である。 このチョッパアンプ６は、２つのインバータを直列接続した２段増幅構造となっている。 この段数は必要な増幅率に応じて選定される。 アナログ入力電圧１はＮチャネルトランジスタ10 _a及びコンデンサ17 _a
の直列回路を介してインバータ18 _aへ入力される。 基準電圧２はＮチャネルトランジスタ10 _b及びコンデンサ17
_aの直列回路を介してインバータ18 _aへ入力される。 Ｎ
チャネルトランジスタ10 _aのゲートにはサンプル信号11
が入力され、Ｎチャネルトランジスタ10 _bのゲートには反転サンプル信号12が入力される。 インバータ18 _aの出力信号はコンデンサ17 _bを介して第２のインバータ18 _b
へ入力される。 インバータ18 _aには、Ｎチャネルトランジスタ10 _cが並列接続され、そのゲートにはバイアス信号13が入力される。 インバータ18 _bにはＮチャネルトランジスタ10 _dが並列接続され、そのゲートにはバイアス信号13が入力される。 インバータ18 _bからチョッパアンプ出力信号15が出力される。 このチョッパアンプ６はＮ
チャネルトランジスタ10 _a , 10 _bによりアナログ入力電圧１又は基準電圧２を選択する。 またバイアス信号13がＨレベルのときインバータ18 _a , 18 _bが動作点にバイアスされる。

【０００４】次にアナログ／デジタル変換装置の動作を説明する。 デジタル／アナログ変換器５による１回目のデジタル／アナログ変換をした場合は、逐次近似レジスタ９に基準電圧２の1/2 の電圧に対応するデジタルコードがセットされ、これをデジタル／アナログ変換器５がアナログ信号に変換する。 そしてアナログ入力電圧１と基準電圧２とを比較した結果を逐次近似レジスタ９にフィードバックする。 ｎビットのデジタル／アナログ変換器５の場合、このような動作をｎ回行って、アナログ信号をデジタル信号に変換することになる。

【０００５】図３はチョッパアンプ６の動作タイミングを示すタイミングチャートである。 図３(a) に示すようにサンプル信号11がＨレベルになるとＮチャネルトランジスタ10 _aがオンしてアナログ入力電圧１によりコンデンサ17 _aが充電され、またコンデンサ17 _bが充電される。 その後バイアス信号13が図３(c) に示すようにＨレベルになると、Ｎチャネルトランジスタ10 _c , 10 _dがともにオンしてインバータ18 _a , 18 _bが短絡されて動作点にバイアスされる。 その後、バイアス信号13が図３(c)
に示すようにＬレベルになると、Ｎチャネルトランジスタ10 _c , 10 _dがオフしてインバータ18 _a , 18 _bが開放され、その後反転サンプル信号12が図３(b)に示すようにＨレベルになるとＮチャネルトランジスタ10 _bがオンして、基準電圧２によりコンデンサ17 _a , 17 _bが充電され、インバータ18 _a , 18 _bによりアナログ入力電圧１と基準電圧２とが比較されて増幅される。 そして、インバータ18 _a , 18 _bが動作点にバイアスされると、インバータ18 _a , 18 _bには、図３(d) に示すように図示しない電源からインバータ18 _a , 18 _bに電源電流が流れ、バイアスされている期間中流れ続ける。

【０００６】

【発明が解決しようとする課題】ところで、インバータが動作点にバイアスされたときに電源電流が増大する原因は、バイアス信号がＬレベルになったときの信号変化が寄生容量を介してインバータに与えられて、それによりインバータを構成しているＰチャネルトランジスタ及びＮチャネルトランジスタの一方がオンしてチョッパアンプの出力電圧がインバータの電源の電圧の1/2 にならないことによる。 通常、外部電源にもインピーダンスがあり、またデバイス内部の電源ラインにもインピーダンスがあるため、この電流変化によりインバータの電源の電圧が変動して、チョッパアンプによりデジタル信号に変換する精度が低下するという問題がある。 本発明は斯かる問題に鑑み、チョッパアンプに流れる電源電流の変動を抑制し、高精度にアナログ信号をデジタル信号に変換するアナログ／デジタル変換装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】第１発明に係るアナログ／デジタル変換装置は、アナログ入力電圧と基準電圧とを比較する第１のチョッパアンプと相補動作する第２のチョッパアンプを備えて構成する。 第２発明に係るアナログ／デジタル変換装置は、アナログ／デジタル変換動作中のみ、第１のチョッパアンプと相補動作により動作する第２のチョッパアンプを備えて構成する。 第３発明に係るアナログ／デジタル変換装置は、第１のチョッパアンプ及び第２のチョッパアンプのレイアウトを同一の構成にする。 第４発明に係るアナログ／デジタル変換装置は、チョッパアンプの電源電流が流れる電源側及び接地側夫々に抵抗値が等しい抵抗を介装させて構成する。

【０００８】

【作用】第１発明では、第１のチョッパアンプに流れる電源電流が増加 (又は減少) すると、第２のチョッパアンプに流れる電源電流が減少 (又は増加) する。 これにより、第１のチョッパアンプ及び第２のチョッパアンプに流れる電源電流の和の電流が変動せず、電源の電圧が安定する。 第２の発明では、アナログ／デジタル変換動作中は、第１のチョッパアンプに流れる電源電流が増加
(又は減少) すると、第２のチョッパアンプに流れる電源電流が減少 (又は増加) する。 変換動作をしない場合は、第２のチョッパアンプの電源電流は増加しない。 これによりアナログ／デジタル変換動作中は、第１のチョッパアンプ及び第２のチョッパアンプに流れる電源電流の和の電流が変動しない。 アナログ／デジタル変換動作をしていないときの電源電流は少なくなる。

【０００９】第３発明では、第１のチョッパアンプに流れる電源電流と等しい電源電流が第２のチョッパアンプに流れる。 これにより、第１のチョッパアンプに流れる電源電流と、第２のチョッパアンプに流れる電源電流とが確実に相殺され、電源電流の和の電流が変動しない。
第４の発明では、第１のチョッパアンプに電源電流が流れると、電源側及び接地側夫々に介装させた抵抗による電圧降下が等しくなり、第１のチョッパアンプの動作点の電圧は電源の電圧の1/2 の電圧になる。 これにより、
第１のチョッパアンプを動作点にバイアスした場合に、
動作点は電源の電圧の1/2 の電圧から逸脱しない。

【００１０】

【実施例】以下本発明をその実施例を示す図面により詳述する。 図４は本発明に係るアナログ／デジタル変換装置の要部構成を示すブロック図である。 アナログ信号たるアナログ入力電圧１はチョッパアンプ６及び電流補正チョッパアンプ７の一入力端子に入力され、夫々の他入力端子にはデジタル／アナログ変換器５からの基準信号たる基準電圧２が入力される。 チョッパアンプ６の出力たるデジタル信号は逐次近似レジスタ９へ与えられ、逐次近似レジスタ９からのデジタル信号はバスを介してデジタル／アナログ変換器５へ入力される。 制御回路８からのチョッパアンプ制御信号３はチョッパアンプ６の制御端子へ入力され、電流補正チョッパアンプ制御信号４
は電流補正チョッパアンプ７の制御端子へ入力される。

【００１１】図５はチョッパアンプ６及び電流補正チョッパアンプ７の構成を示す副ブロック図である。 チョッパアンプ６は、アナログ入力電圧１がＮチャネルトランジスタ10 _a及びコンデンサ17 _aの直列回路を介してインバータ18 _aへ入力される。 基準電圧２はＮチャネルトランジスタ10 _b及びコンデンサ17 _aの直列回路を介してインバータ18 _aへ入力される。 インバータ18 _aにはＮチャネルトランジスタ10 _cが並列接続される。 Ｎチャネルトランジスタ10 _aのゲートにはサンプル信号11が、Ｎチャネルトランジスタ10 _bのゲートには反転サンプル信号12
が入力される。 Ｎチャネルトランジスタ10 _cのゲートにはバイアス信号13が入力され、インバータ18 _aからチョッパアンプ出力15が出力される。

【００１２】電流補正チョッパアンプ７は、アナログ入力電圧１がＮチャネルトランジスタ10 _e及びコンデンサ
17 _cの直列回路を介してインバータ18 _cに入力される。
基準電圧２はＮチャネルトランジスタ10 _f及びコンデンサ17 _cの直列回路を介してインバータ18 _cへ入力される。 インバータ18 _cにはＮチャネルトランジスタ10 _gが並列接続される。 Ｎチャネルトランジスタ10 _eのゲートには反転サンプル信号12が、Ｎチャネルトランジスタ10
_fのゲートにはサンプル信号11が入力される。 Ｎチャネルトランジスタ10 _gのゲートには反転バイアス信号14が入力される。

【００１３】この電流補正チョッパアンプ７はアナログ／デジタル変換のための論理的結合はない。 即ち、チョッパアンプ６に流れる電源電流を補正するためのものである。 なお図５はインバータを１個用いた１段増幅のチョッパアンプ６及び電流補正チョッパアンプ７を示したが、増幅率を高めるためには図６に示す如く、コンデンサ17 _a ( 又は17 _c ) と、インバータ18 _a ( 又は18 _c )
と、コンデンサ17 _bと、インバータ18 _bとを直列接続し、インバータ18 _a ( 又は18 _c ) にＮチャネルトランジスタ10 _cを並列接続し、インバータ18 _bにＮチャネルトランジスタ10 _dを並列接続して２段増幅する構造としてもよい。

【００１４】次に図５に示すチョッパアンプ６の動作を、信号のタイミングチャートを示す図７とともに説明する。 いま、１ビット目のアナログ／デジタル変換動作を開始すると、サンプル信号11が図７(a) に示す如くＨ
レベルとなり、チョッパアンプ６のコンデンサ17 _aはアナログ入力電圧１により充電される。 その後バイアス信号13が図７(c) に示す如くＨレベルとなり、Ｎチャネルトランジスタ10 _cがオンしてインバータ18 _aは、その電源 (図示せず) の電圧の1/2 の電圧にバイアスされる
(入力電圧＝出力電圧＝電源電圧の1/2 の電圧) 。 したがってインバータ18 _aを構成している図示しないＰチャネルトランジスタ及びＮチャネルトランジスタがともにオンして、電源側から接地側へ貫通電流たる図７(e) に示す電源電流19が流れる。 その後、図７(c) に示す如くバイアス信号13がＬレベルになり、インバータ18 _aの短絡が開放された状態になる。 その後サンプル信号11が図７(a)に示す如くＬレベルになり、反転サンプル信号12
が図７(b) に示す如くＨレベルになり、Ｎチャネルトランジスタ10 _bがオン、Ｎチャネルトランジスタ10 _aがオフして基準電圧２によりコンデンサ17 _aが充電される。
それによりチョッパアンプ６はアナログ入力電圧１と、
基準電圧２とを比較して増幅する。 このようにバイアス信号13が図７(c) に示す如くＨレベルになると図７(e)
に示す如くインバータ18 _aに流れる電源電流19が増加し、バイアス信号13がＬレベルになると減少する。

【００１５】次に電流補正チョッパアンプ７の動作を説明する。 １ビット目のアナログ／デジタル変換を開始すると、サンプル信号11が図７(a) に示す如くＨレベルになり、それによってＮチャネルトランジスタ10 _fがオンして基準電圧２によりチョッパアンプ７のコンデンサ17
_cが充電される。 その後反転バイアス信号14が図７(d)
に示す如くＬレベルになると、Ｎチャネルトランジスタ
10 _fがオフしてインバータ18 _cに電源から流れる電源電流20は図７(f) に示す如く減少する。 その後に図７(d)
に示す如く反転バイアス信号14がＨレベルになるとＮチャネルトランジスタ10 _gがオンしてインバータ18 _cが動作点にバイアスされて図７(f) に示す如く電源電流20が増加する。 このようにバイアス信号13、反転バイアス信号14が反転する時点でチョッパアンプ６の電源電流19は図７(e) に示すように増加するのに対し、電流補正チョッパアンプ７の電源電流20は図７(f) に示すように減少する。 つまり、チョッパアンプ６の電源電流19と電流補正チョッパアンプ７の電源電流20は相補的な変化をする。 したがって、チョッパアンプ６の電源電流19と、電流補正チョッパアンプ７の電源電流20との和の電流は図７(g) に示す如くバイアス信号13及び反転バイアス信号
14が反転する時点付近で一時的に僅かに変動するが、それ以外の期間では電流が安定する。 なお、アナログ入力電圧１と基準電圧２との電位差をチョッパアンプ６と同じ条件にするために電流補正チョッパアンプ７のＮチャネルトランジスタ10 _eに反転サンプル信号12を、Ｎチャネルトランジスタ10 _fにサンプル信号11を入力している。

【００１６】一方、チョッパアンプ６及び電流補正チョッパ７のレイアウトを同一の構成にすれば、夫々に流れる電源電流19と20とを等しくできて、相殺できるため、
それらの電源電流19,20 の和の電流の変動をより抑制できる。

【００１７】図８はチョッパアンプ６及び電流補正チョッパアンプ７の他の実施例を示すブロック図である。 チョッパアンプ６のＮチャネルトランジスタ10 _cのゲートへ入力するバイアス信号13はNOR 回路30の一入力端子へ入力される。 アナログ／デジタル変換装置がアナログ／
デジタル変換動作中であることを示すＨレベルの動作信号22は、インバータ31を介してNOR 回路30の他入力端子へ入力される。 NOR 回路30が出力するバイアス信号23
は、電流補正チョッパアンプ７のＮチャネルトランジスタ10 _gのゲートに入力される。 それ以外の構成は図５に示したものと同様となっており、同一構成部分には同符号を付している。

【００１８】次にこの動作を図９に示すタイミングチャートとともに説明する。 動作信号22は、アナログ／デジタル変換動作を行っていない期間はＬレベルとなるので、NOR 回路30の出力信号たるバイアス信号23は図９
(d) に示す如くＬレベルとなり、アナログ／デジタル変換動作を行うと動作信号22がＨレベルとなり、バイアス信号13に同期して反転する図９(d) に示すバイアス信号
23がＮチャネルトランジスタ10 _gに入力される。 それにより、インバータ18 _a , 18 _cが前述したと同様に動作して、夫々の電源電流19,20 の和の電流は図９(g) の如く安定する。 またアナログ／デジタル変換動作を行っていない期間は、電流補正チョッパアンプ７のインバータ18
_cを動作点にバイアスさせないからインバータ18 _cに電源電流が流れなくなる。 そのためアナログ／デジタル変換動作を行わない場合は、チョッパアンプ６及び電流補正チョッパアンプ７に流れる電源電流19,20 の和の電流は図９(g) に示す如く減少することになる。

【００１９】図10はチョッパアンプ６の更に他の実施例を示すブロック図である。 電源Ｖ _CCと接地Ｖ _SSとの間に、抵抗24 _aと、インバータを構成するＰチャネルトランジスタ10 _Pと、Ｎチャネルトランジスタ10 _Nと、抵抗
24 _bとの直列回路が介装される。 Ｐチャネルトランジスタ10 _P及びＮチャネルトランジスタ10 _Nのゲートが共通接続される。 Ｐチャネルトランジスタ10 _Pのゲート及びＮチャネルトランジスタ10 _Nのゲートの接続部と、Ｐチャネルトランジスタ10 _P及びＮチャネルトランジスタ10
_Nの直列接続部との間に、Ｎチャネルトランジスタ10m
を介装させている。 そして抵抗24 _aと24 _bとが同一抵抗値に選定されており、Ｐチャネルトランジスタ10 _P及びＮチャネルトランジスタ10 _Nによりインバータを構成している。 それ以外の構成は図５に示したチョッパアンプ６の構成と同様であり、同一構成部分には同符号を付している。

【００２０】このチョッパアンプ６はＰチャネルトランジスタ10 _P及びＮチャネルトランジスタ10 _Nに流れる電源電流が変動すると、電源Ｖ _CCの電圧変動が生じるが、
電源Ｖ _CC側と接地Ｖ _SS側とが、抵抗24 _a , 24 _bの電圧降下により同じ電圧値で変化するため、チョッパアンプ６
を動作点にバイアスしたときに、動作点は電源Ｖ _CCの電圧の1/2 の電圧から逸脱しない。 それによりチョッパアンプ６のみを用いてアナログ信号をデジタル信号に高精度に変換できる。 なお、アナログ／デジタル変換装置用電源ラインのサージ耐量、ラッチアップ耐量を向上すべく抵抗を、チップ内部に内蔵させる必要がある場合は、
このチョッパアンプ６のように抵抗値が等しい抵抗を、
電源側及び接地側に介装させることによりアナログ／デジタル変換精度をも高めることができる。

【００２１】

【発明の効果】以上詳述したように第１発明は、アナログ入力電圧と基準電圧とを比較して増幅する第１のチョッパアンプと相補動作する第２のチョッパアンプを設けることにより両チョッパアンプの和の電流の変動を抑制してチョッパアンプの電源の電圧変動を抑制できる。 また第２発明は、第１のチョッパアンプと補正動作する第２のチョッパアンプとを設けて、アナログ／デジタル変換動作中のみ第２のチョッパアンプを相補動作させることにより、チョッパアンプの電源の電圧変動を抑制でき、しかもアナログ／デジタル変換動作を行わない場合は、電源電流を少なくすることができる。 第３発明は、
第１のチョッパアンプ及び第２のチョッパアンプのレイアウトの構成を同一にすることにより、夫々のチョッパアンプに流れる電源電流を確実に相殺でき、電源電流の和の電流の変動を抑制でき、電源の電圧変動を抑制できる。 第４発明によれば、第１のチョッパアンプの電源側及び接地側夫々に抵抗値が等しい抵抗を介装させることにより、第１のチョッパアンプの動作点を、常に電源の電圧の1/2 の電圧にすることができる。 したがって本発明によれば、チョッパアンプの電源の電圧を安定させ得、またはチョッパアンプの動作点を電源電圧の1/2 の電圧から逸脱しないようにできるから、アナログ信号をデジタル信号に変換する精度が高いアナログ／デジタル変換装置を提供できる優れた効果を奏する。

【図面の簡単な説明】

【図１】従来のアナログ／デジタル変換装置の要部構成を示すブロック図である。

【図２】チョッパアンプの構成を示すブロック図である。

【図３】チョッパアンプの各部信号のタイミングチャートである。

【図４】本発明に係るアナログ／デジタル変換装置の要部構成を示すブロック図である。

【図５】図４におけるチョッパアンプ及び電流補正チョッパアンプの構成を示すブロック図である。

【図６】チョッパアンプを２段増幅にした回路図である。

【図７】図４におけるチョッパアンプ及び電流補正チョッパアンプにおける各部信号のタイミングチャートである。

【図８】チョッパアンプ及び電流補正チョッパアンプの他の実施例の構成を示すブロック図である。

【図９】図８におけるチョッパアンプ及び電流補正チョッパアンプにおける各部信号のタイミングチャートである。

【図１０】チョッパアンプの他の実施例の構成を示すブロック図である。

【符号の説明】

５ デジタル／アナログ変換器 ６ チョッパアンプ ７ 電流補正チョッパアンプ ８ 制御回路 ９ 逐次近似レジスタ 10 _a , 10 _b …10 _g Ｎチャネルトランジスタ 17 _a , 17 _bコンデンサ 18 _a , 18 _bインバータ 24 _a , 24 _b抵抗 30 NOR 回路 31 インバータ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１１月１０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】図３はチョッパアンプ６の動作タイミングを示すタイミングチャートである。 図３(a) に示すようにサンプル信号11がＨレベルになるとＮチャネルトランジスタ10 _aがオンしてアナログ入力電圧１によりコンデンサ17 _aが充電される。 その後バイアス信号13が図３
(c) に示すようにＨレベルになると、Ｎチャネルトランジスタ10 _c , 10 _dがともにオンしてインバータ18 _a , 18
_b 夫々の入力側と出力側とが短絡されて動作点にバイアスされる。 その後、バイアス信号13が図３(c) に示すようにＬレベルになると、Ｎチャネルトランジスタ10 _c ,
10 _dがオフしてインバータ18 _a , 18 _bが短絡から開放され、その後反転サンプル信号12が図３(b)に示すようにＨレベルになるとＮチャネルトランジスタ10 _bがオンして、基準電圧２によりコンデンサ17 _a , 17 _bが充電され、インバータ18 _a , 18 _bによりアナログ入力電圧１と基準電圧２とが比較されて増幅される。 このような原理
でアナログ／デジタル変換を行っているためインバータ
18 _a , 18 _bが動作点にバイアスされた時、図３(d) に示
すように、インバータには電源電流が定常的に流れる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】

【発明が解決しようとする課題】ところでインバータに
一定の電源電流が流れ続ければ問題はないが、バイアス
信号がオフしたとき、インバータの電源電流が減少す
る。 これは、バイアス信号がＬレベルになったときの信
号変化が寄生容量を介してインバータに影響し、それに
よりインバータの動作点が電源電圧の1/2 にならないこ
とによる。 通常、チョッパアンプは多段増幅構造である
ため、初段ではインバータの動作点が、電源電圧の1/2
の電圧から僅かに外れると、後段はこれを増幅するか
ら、インバータを構成する一方のトランジスタがオフ状
態になり、インバータに電源電流が流れなくなる。 通常、外部電源にもインピーダンスがあり、またデバイス内部の電源ラインにもインピーダンスがあるため、この電流変化によりインバータの電源の電圧が変動して、チョッパアンプによりデジタル信号に変換する精度が低下するという問題がある。 本発明は斯かる問題に鑑み、チョッパアンプに流れる電源電流の変動を抑制し、高精度にアナログ信号をデジタル信号に変換するアナログ／デジタル変換装置を提供することを目的とする。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正内容】

【図１０】