技术领域
[0001] 该文件通常涉及但不限于集成
电路，更具体地说，涉及模数转换器电路和系统。
背景技术
[0002] 在许多
电子应用中，模拟前端(AFE)可以转换代表现实世界现象的模拟电
信号(例如光、声音、
温度或压
力)，用于数字处理、用于数字处理，例如进一步的
信号处理。例如，在一些精密测量系统中，可以为电子设备提供一个或多个
传感器以进行测量并生成
模拟信号。可以将模拟信号提供给模数转换器(ADC)以生成用于进一步处理的数字表示。
[0003] AFE可以在许多地方找到，例如宽带通信系统、音频系统、接收器系统等。AFE可用于广泛的应用，包括通信、
能源、医疗保健、仪器仪表和测量、
电机和电源控制、工业自动化和航空航天/国防。
发明内容
[0004] 具有模拟环路
滤波器电路的Σ-ΔADC电路可以通过刷新模拟
环路滤波器积分器和数字
抽取滤波器的
存储器在不同输入之间进行多路复用，并为其填充当前输入的新数据。然而，相对于
采样频率，填充存储器可能是慢的，因为必须在生成有意义的输出数据之前建立关于过去历史的信息。因此，使用Σ-ΔADC电路的信道之间的复用率可以通过这种存储器刷新而减慢。保留环路滤波器电路中的过去数据并跳
过采样是不可能的，因为环路滤波器是模拟电路，并且由于
泄漏效应它们不能存储过去的历史。类似地，跳过数字抽取滤波器电路中的样本可以改变抽取滤波器的滤
波动作。
[0005] 本公开描述了一种多路复用的Σ-ΔADC电路，其可以克服这些问题，以便能够支持多个通道的逐周期采样。本发明的技术可提供快速Σ-Δ模数转换器(ADC)电路，其面积小且可动态地在多个通道上多路复用。
[0006] 在某些方面，本公开涉及多路复用多通道Σ-Δ(SD)模数转换器(ADC)电路，包括：共享模拟电路，被配置为接收多个模拟
输入信号中的所选择的一个，共享模拟电路包括：
ADC电路，耦合到所述模拟电路的输入；和
数模转换器(DAC)电路，被配置为向所述模拟电路的输入提供模拟反馈信号；和多个数字通道，耦合到所述共享模拟电路和DAC电路的输出，所述多个数字通道中的每一个被配置为产生表示模拟输入信号中的相应一个的数字
输出信号。
[0007] 在某些方面，本公开涉及一种使用Σ-Δ(SD)模数转换器(ADC)电路多路复用多个信道的方法，该方法包括：使用共享模拟电路执行从多个接收的模拟输入信号中选择的第一输入信号的模数转换；使用从所述多个数字通道中选择的第一数字信道处理所述共享模拟电路的数字输出；对经处理的数字输出执行数模转换以产生反馈信号，从而应用于所述共享模拟电路的输入；和产生表示模拟输入信号中相应一个的数字输出信号。
[0008] 在某些方面，本公开涉及多路复用多通道Σ-Δ(SD)模数转换器(ADC)电路，包括：构件，用于使用共享模拟电路执行从多个接收的模拟输入信号中选择的第一输入信号的模数转换；构件，用于使用从多个数字通道中选择的第一个数字信道处理共享模拟电路的数字输出；构件，用于对经处理的数字输出执行数模转换以产生反馈信号，从而应用于所述共享模拟电路的输入；和构件，用于产生表示所述模拟输入信号中相应一个的数字输出信号。
[0009] 该概述旨在提供本
专利申请的主题的概述。其目的不是提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
[0010] 在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非通过限制的方式示出了本文件中讨论的各种
实施例。
[0011] 图1是根据本发明的多路复用多通道Σ-Δ模数转换器电路的实例的
框图。
[0012] 图2是可以与图1或图3的电路一起使用的时序图的示例。
[0013] 图3是根据本发明的多路复用多通道Σ-Δ模数转换器电路的另一实例的框图。
[0014] 图4是根据本发明的多路复用多通道Σ-Δ模数转换器电路的简化框图。
具体实施方式
[0015] 在
逐次逼近寄存器(SAR)模数转换器(ADC)电路中，每个数字输出代码是最后输入样本的函数，并且与ADC电路处理的先前输入样本无关。换句话说，SAR ADC是无记忆的。因此，SAR ADC适用于多信道解决方案。由于SAR ADC的无记忆特性，它可以在逐个样本的
基础上允许不同输入信号之间的多路复用。对于SAR ADC，同一信道的两个采样之间的时钟周期延迟等于信道数。
[0016] 与SAR ADC不同，Σ-ΔADC电路具有存储器。特别地，Σ-ΔADC电路可以包括具有多个模拟积分电路级的模拟环路滤波器电路，其中来自过去输入的信息可以与
电流输入结合使用以处理和提供数字输出代码。此外，Σ-ΔADC电路可以包括数字抽取滤波器电路，该电路还具有过去输入信号值的存储器。
[0017] 带有模拟环路滤波器电路的Σ-ΔADC电路可以通过刷新模拟环路滤波器积分器和数字抽取滤波器的存储器并在其中填充当前输入的新数据，在不同输入之间进行复用。然而，相对于
采样频率，填充存储器可能是慢的，因为必须在生成有意义的输出数据之前建立关于过去历史的信息。因此，使用Σ-ΔADC电路的信道之间的复用速率可以通过这种存储器刷新而减慢。保留环路滤波器电路中的过去数据并跳过采样是不可能的，因为环路滤波器是模拟电路，并且由于泄漏效应它们不能存储过去的历史。类似地，跳过数字抽取滤波器电路中的样本可以改变抽取滤波器的滤波动作。
[0018] 本公开描述了一种多路复用的Σ-ΔADC电路，其可以克服这些问题，以便能够支持多个信道的逐周期采样。本发明的技术可提供快速Σ-Δ模数转换器(ADC)电路，其面积小且可动态地在多个信道上多路复用。
[0019] 图1是根据本发明的多路复用多通道Σ-Δ模数转换器(ADC)电路的实例的框图。系统10可包括增益电路12，其具有经由模拟输入多路复用器电路18接收多个模拟输入信号
16A-16N中的一个的第一输入14，以及用于接收增益电路12的输出22的无记忆ADC电路20。
无记忆ADC电路20的示例可包括但不限于SAR ADC电路、流
水线ADC电路和闪速ADC电路。
[0020] ADC电路20可以产生对应于模拟输入信号16A-16N之一的数字输出信号24，例如
心电图(ECG)输出信号或其他感兴趣的信号。在所示的示例配置中，增益电路12可以包括加法器电路26和增益
放大器电路28，例如电容增益放大器(CGA)。在一些示例实现中，电路10还可以包括斩波
开关电路30、32，以斩波由增益放大器电路28放大的信号。
[0021] 根据本发明，Σ-ΔADC电路10可包括多个数字信道34A-34N，例如并联连接。每个数字信道34A-34N可以包括数字环路滤波器电路36A(在本公开中也称为“
数字滤波器电路”)、量化器电路38A和抽取滤波器电路40A，例如，数字
低通滤波器电路和
下采样电路的组合。对应于模拟输入信号16A-16N中的特定一个的数字输出信号24可以通过数字解复用器电路42耦合到数字信道34A-34N之一。此外，为了处理接收的模拟输入信号16A-16N，控制电路44可控制输入多路复用器电路18的操作以选择模拟输入信号16A-16N中的特定一个，例如信号16A，并控制数字解复用器电路42的操作以选择数字信道34A-34N中的特定一个，例如，数字信道34A。
[0022] 使用本公开的技术，可以包括诸如增益电路12、ADC电路20和DAC电路52的各种模拟
块的模拟电路46可以由数字信道34A-34N共享。同样，每个数字信道可以包括其自己的数字滤波器电路、量化器电路和抽取滤波器电路。这样，对于N信道输入，图1的电路具有一组可由'N'组数字信道共享的模拟块(例如，增益电路12、ADC电路20和DAC电路52)。
[0023] 如图1所示，例如数字信道34A的数字滤波器电路36A可以接收ADC电路20的数字输出信号24，并将滤波后的数字输出48A提供给量化器电路38A。在一些示例实现中，数字滤波器电路可以包括多个积分器电路和低通滤波器电路中的一个或两个。例如，数字滤波器电路可以在感兴趣的频带中具有高增益。在一些示例中，量化器电路可以是粗略的1比特量化器，例如比较器电路，或者在其他示例中，量化器电路可以具有多于两个的电平。
[0024] 量化器电路38A可以输出量化
数字信号50A并将信号50A提供给(1)反馈回路54中的
数模转换器(DAC)电路52，以及(2)数字抽取滤波器电路40A，以产生对应于所接收的模拟输入信号16A-16N中的特定一个的数字输出信号56A。应当理解，剩余数字信道34B-34N中的每一个产生相应的数字输出信号56B-56N，其在图4中更清楚地示出。
[0025] 多个数字信道34A-34N中的每一个可以耦合到数字多路复用器电路57的相应输入。控制电路44可以控制多路复用器电路57的操作，以便将特定数字信道的数字信号，例如，量化器电路38A的输出信号50A，经由多路复用器57耦合到DAC电路52的输入。
[0026] DAC电路52可以产生模拟反馈信号58并将反馈信号58提供给增益电路12的第二输入60，使得加法器电路26从相应的输入信号16A中减去对应于特定数字信道的数字信号，例如信道34A的输出50A。在一些示例配置中，DAC电路52可以是容性DAC电路，其可以帮助促进包括电容性增益放大器28的配置中的集成。加法器电路26可以从原始模拟输入信号(输入信号16A)中减去模拟反馈信号58以产生差信号。应注意，出于概念目的，加法器电路26被单独描绘，但是在一些配置中可以形成增益电路12自身的一部分。例如，加法器电路26可以实现为高阻抗“求和结”
节点，在该节点上从多个输入注入电荷，或者作为缓冲放大器的反相和非反相输入等。
[0027] 反馈回路54的动作可以使输入信号(例如输入信号16A)在增益高的频率处在输出端再现。量化噪声可以通过反馈回路54的增益来整形。抽取滤波器电路(例如，抽取滤波器电路40A)可以滤波成形的量化噪声，以在感兴趣的频带中实现高
信噪比(SNR)。
[0028] 出于非限制性说明性解释的目的，控制电路44可以控制输入多路复用器电路18的操作以选择要由电路10处理的第一模拟输入信号16A。输入信号16A和反馈信号58之间的差异可以由增益电路12接收和放大。在一些示例配置中，控制电路44可以控制斩波开关电路30、32以对增益电路12进行斩波，以便将其1/f噪声移出感兴趣的频带。放大的差信号可以由ADC电路20数字化。
[0029] 控制电路44可以控
制模拟多路复用器18以将输入信号16A-16N多路复用到模拟电路46。同时，控制电路44可以控制数字解复用器电路42以耦合数字信道34A-34N之一的相应数据信道以处理来自共享模拟电路46的相应输出数字信号。例如，控制电路44可以选择由模拟多路复用器18复用到模拟电路46和相应数字信道34A中的输入信号16A，及其相关的数字滤波器电路36A和量化器电路38A可以处理输出数字信号24。控制电路44还可以控制多路复用器电路57以选择对应于输入信号16A的数字信道34A，并且其数字Σ-Δ反馈环路的相应输出50A可以将DAC电路52驱动到加法器电路26，其另一输入14是输入信号16A，形成模拟多路复用器18。数字信道34A的抽取滤波器电路40A可以接收量化器电路38A的输出，并且可以产生对应于接收的模拟输入信号16A的数字输出信号56A。
[0030] 在非限制性说明性配置中，固定电容增益放大器(CGA)电路28(例如，具有16的增益)可用于放大所选择的一个模拟输入信号16A-16N与由DAC电路52产生的反馈信号58之间的差异。
差分信号可以由14位SAR ADC电路20处理。SAR ADC电路20的输出数字信号可以由数字信道34A-34N中
选定的一个(例如数字信道34A)处理，该数字信道具有包括一个或多个数字积分器电路和量化器电路(例如，量化器电路38A)的数字Σ-Δ反馈回路。数字Σ-Δ反馈环路的输出可以驱动DAC电路52，例如7位DAC电路。在一些示例实现中，DAC电路52可以包括噪声整形DAC电路。
[0031] 实现数字的一种方式是每个信道具有其自己的数字块。或者，为每个信道包括一个具有单独存储器的共享数字计算引擎可能更具区域效率。
[0032] 应注意，模拟块可以在'N'倍更高的采样频率下操作。但是，由于使用了一组模拟模块，因此可以节省大量的区域。此外，本公开中描述的架构可以在进行更精细的几何处理时特别好地缩放，因为'N'数字块(例如，数字滤波器电路、量化器电路和抽取滤波器电路)可以显着地缩放。
[0033] 图2是可以与图1或图3的电路一起使用的时序图70的示例。为了简单起见，图2中示出了四(4)个信道选择信号72-78。在其他实现中，可以超过四个信道或少于四个信道。除了信道选择信号72-78之外，时序图70还描绘了斩波信号80、放大器模式信号82和ADC获取信号84，以及ADC输出信号86。
[0034] 控制电路，例如图1的控制电路44，可以输出信道选择信号72-78。例如，控制电路可以产生CH1选择信号72的逻辑高信号并将其施加到图1(或图3)的多路复用器电路18，以选择输入信号16A。控制电路的CH1选择信号72还可以选择相应的一个数字信道，例如图1(或图3)的数字信道34A，以处理数字输出信号并且可以为反馈环路选择DAC电路52输入(例如输入50A)中的相应一个输入。然后，控制电路可以选择对应于信道2、信道3等的下一组信号。
[0035] 在一些示例配置中，控制电路可以控制输入多路复用器电路和解复用器电路的操作，以按顺序模式选择多个数字信道，例如信道1，接着是信道2，然后是信道3，等等。在其他示例配置中，控制电路可以控制输入多路复用器电路和解复用器电路的操作，以按非顺序模式选择多个数字信道。在一个非限制性说明性配置中，控制电路可以控制如下信道的选择：信道1，信道1，信道2，信道2...信道N，信道N。其他非顺序模式也是可能的并且被认为是在此公开范围内，例如信道1、信道3、信道2、信道4等。
[0036] 在包括斩波的配置中，控制电路44可以输出第一斩波信号，例如逻辑高信号，以在第一个斩波周期中控制斩波开关，例如图1(或图3)中的斩波开关30、32。斩波可以比ADC采集信号84慢'N'倍速完成，从而对所有'N'个信道共享斩波周期。在第二个斩波周期中，控制电路44可以输出第二斩波信号，例如逻辑
低信号，以控制斩波开关。
[0037] 另外，增益放大器电路，例如图1(或图3)的放大器电路28，例如电容增益放大器，可以自动调零。在每个斩波周期期间，每个信道可以首先被自动归零(例如，放大器模式信号82的“AZ1”、“AZ2”等)以设置信道输入处的放大器电路的输入电容器的输入共模并且重置DAC电路。在自动归零阶段之后，例如在AZ1之后，可以将DAC电路设置为由数字引擎基于过去的循环确定的适当的反馈信号。放大器电路可放大该信道的输入信号与DAC反馈信号(例如，放大器模式信号82的“CH1”、“CH2”等)之间的差异，以在ADC输入22处传送模拟信号。
[0038] 在一些示例中，ADC电路(例如，图1或(图3)的ADC电路20)可以在ADC采集信号84的下降沿从放大器电路获取放大的差信号。ADC电路可以在ADC采集信号84为逻辑低时处理信号，例如，执行位试验。可以处理ADC电路的数字输出信号以将数字输出传送到数字信道，如ADCOUT信号86所示。
[0039] 该数字信号可以由特定数字信道(例如图1(或图3)的数字信道34A)的数字滤波器电路处理，并且可以产生该信道的适当输出信号。由于滤波器电路36A是数字的，一旦输入被多路复用到下一个信道并且放大器对该输入自动归零，放大器电路和ADC电路就可以处理下一个信道的信号。
[0040] 应注意，ADCOUT信号24不需要与放大器电路的自动调零一起发生。例如，一旦ADC电路获取信道1输入信号，就可以发生模式信号82的自动归零AZ2。然后，控制电路可以控制输入多路复用器电路连接到信道2，DAC电路可以复位，并且模拟电路可以开始处理信道2数据。
[0041] 图3是根据本发明的多路复用多通道Σ-ΔADC电路100的另一实例的框图。图3的电路100中示出的一些元件类似于上面关于图1的电路10示出和描述的元件。为了简明起见，将详细描述新特征。
[0042] 图3的电路100可以包括量化误差补偿电路102，用于将模拟电路24的输出信号(例如，它也是数字滤波器电路36A的数字输入)与DAC电路的数字输入信号组合，并将量化误差补偿信号(例如信号50A)输出到数字抽取滤波器。在图3所示的示例中，可以使用1/GE的比率来组合两个输入，其中GE是增益放大器电路28的固定增益。
[0043] 实际放大器增益误差(GA)可以返回环路量化噪声，但是使用图3的技术可以显着抑制其贡献。放大器增益误差不影响感兴趣频带中的信号传递函数(STF)，因为环路增益在感兴趣的频带中可以很高。DAC电路增益误差可直接出现在STF上。
[0044] 关于图3的技术的附加信息可以在Kalb等人的题为“Quantization Noise Cancellation in a Feedback Loop”的美国专利申请No.15/621,621中找到，并且在2017年6月13日提交，其全部内容通过引用并入本文，包括其对量化噪声消除技术的描述。
[0045] 图4是根据本发明的多路复用多通道Σ-ΔADC电路200的简化框图。图4的电路200可以实现图1和3的技术，并且更清楚地描绘数字信道34A-34N的并联连接以及每个数字信道34A-34N如何输出对应于所接收的模拟输入信号16A-16N中的特定一个的相应数字输出信号56A-56N。
[0046] 本发明中描述的架构可允许在多路复用操作中处理不同带宽、输入范围和SNR要求的输入信号。非限制性说明性配置描述如下。本发明中描述的Σ-ΔADC电路架构可经配置以支持八个多路复用信道。增益放大器可以是固定增益为16的CGA。ADC电路可以是在2MHz处采样的14位
分辨率SARADC。DAC电路可以是7位DAC，并且在一些示例中，是噪声形状的。
[0047] 在一些示例实现中，Σ-ΔADC电路可以处理高达5V的输入信号，并以每秒625个采样(sps)提供18位SNR，其过采样率(OSR)为200)。一些数字信道可以在没有DAC电路断开或禁用的数字反馈环路的情况下工作。CGA增益为1时，这些信道可处理高达5V的输入信号，并以250ksps的305uV分辨率提供输出。CGA增益为16时，某些信道可处理高达300mV的输入信号，并以250ksps的分辨率提供18.3uV的输出。本发明中描述的转换器架构可支持这些变化的输入信号并用相同的共享模拟信号链逐周期地处理它们。
[0048] 各种注释
[0049] 本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。
[0050] 以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。这些示例可以包括除了示出或描述的那些之外的元件。然而，本
发明人还考虑了仅提供所示或所述的那些元件的实例。此外，本发明人还考虑使用所示或所述的那些元素(或其一个或多个方面)的任何组合或置换的示例，关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)。
[0051] 如果本文档与通过引用并入的任何文档之间的使用不一致，则以本文档中的用法为准。
[0052] 在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”，除非另有说明表示。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下
权利要求中，术语“包括”和“包含”是开放式的，即除了在权利要求中的这个术语之后列出的元件之外的元件的系统、装置、物品、组合物、配方或工艺仍被认为属于该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。
[0053] 这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中描述的方法。这种方法的实现可以包括代码，例如微代码、汇编
语言代码、更高级语言代码等。此类代码可包括用于执行各种方法的计算机可读指令。代码可以形成
计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于
硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频盘)、磁带、存储卡或棒、
随机存取存储器(RAM)、
只读存储器(ROM)等。
[0054] 以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施例。提供
摘要以符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求作为示例或实施例被并入到具体实施方式中，其中每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换彼此组合。应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本发明的范围。
