고선형성 믹서 및 이를 이용한 직접 변환 수신기 {High linearity mixer and direct conversion receiver including the same}

본 발명은 직접 변환 수신기에 관한 것으로서, 구체적으로는 무선 통신 단말기에 적용되는 적응성이 우수한 이산 시간 직접 변환 수신기의 구조에 관한 것이다.

본 발명은 지식경제부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-F-008-02, 과제명: 차세대 무선 융합 단말용 Advanced Digital RF 기술 개발].

일반적으로 전하 샘플링 수신기(charge sampling receiver)는 주파수 다운 컨버젼과 신호 샘플링의 기능을 수행하는 샘플러를 구비한다. 샘플러는 전압 샘플링 또는 전하 샘플링을 이용하여 신호 샘플링을 수행한다.

전하 샘플링 믹서는 그 자체에 내장된 앨리어싱(aliasing) 및 노이즈 폴딩 (noise folding)제거 특성이 있어 전압 샘플링 믹서에 비해서 샘플러로서 우수한 효과를 가진다.

직접 변환(direct conversion) 다운 샘플링 믹서(downsampling mixer)의 변환이득(conversion gain)은 수학식1과 같이 표현된다.

여기에서 G _m 은 트랜스컨덕터의 트랜스컨덕턴스, f _s 는 샘플링 주파수, C _s 는 샘플링 커패시터의 커패시턴스이다.

상기 식에 따르면, 전하 샘플링 믹서에 내장된 1 차 싱크필터 형태의 앨리어싱(aliasing) 제거 필터의 변환이득(conversion gain)은 주파수 의존성을 갖는다. 전하 샘플링 믹서에 내장된 안티-앨리어싱(anti-aliasing) 싱크 필터(sink filter)의 변환 이득(conversion gain)이 주파수 의존 특성을 갖기 때문에, 종래의 전하 샘플링 수신기는 주파수 대역이 수십 MHz 에서 수 GHz 에 이르는 디지털 TV 튜너와 같은 광대역 응용에는 적용하기 어렵다.

전하 샘플링 믹서의 또다른 단점으로는 선형성 특성을 들 수 있다. 광대역 응용에서는 선형성 특성이 블록킹 인터피어런스(Blocking Interferences)와 관련되므로 가장 중요한 스펙 중의 하나이다. 트랜스컨덕턴스 증폭단과 샘플링 믹서의 출력은 수신기의 선형성 특성으로 인해 큰 폭의 스윙을 제한받게 된다.

상기의 문제점을 해결하기 위해서 본 발명에서는 저전력 및 저공급전압의 조건하에서 믹싱 스테이지 및 샘플링 필터의 광대역 특성 및 선형성(스윙 레인지)을 개선한 구조를 제안하는 것을 목적으로 한다.

상기의 과제를 해결하기 위한 본 발명의 일 실시예에 의한 고선형성 믹서 장치는 샘플링 주파수에 따라서 입력 전류를 전하 샘플링하는 샘플러부 및 낮은 입력 임피던스를 가지면서 상기 샘플러부의 출력 신호를 수신하여 증폭하고 전류신호를 출력하는 버퍼부를 포함한다.

상기의 과제를 해결하기 위한 본 발명의 다른 실시예에 의한 직접 변환 수신기는 샘플링 주파수에 따라서 입력 전류를 전하 샘플링하는 샘플러부 및 낮은 입력 임피던스를 가지면서 상기 샘플러부의 출력 신호를 수신하여 증폭하고 전류신호를 출력하는 버퍼부를 포함하는 고선형성 믹서 장치 및 상기 믹서 장치의 출력 신호를 데시메이션하고 FIR 필터링 하는 필터 장치를 포함한다.

상기와 같이 본 발명의 고선형성 믹서 및 직접 변환 수신기에 따르면, 아날로그 패시브 믹서를 사용하여 변환 이득의 주파수 의존 특성을 제거할 수 있어 광대역 특성을 얻을 수 있다.

또한 상기와 같이 본 발명의 직접 변환 수신기에 따르면, 버퍼부를 추가로 구비함으로써 믹서의 선형성을 개선할 수 있다.

도 1은 본 발명의 고선형성 믹서를 포함하는 직접 변환 수신기의 전체 기능 블럭도이다.
도 2는 본 발명의 직접 변환 수신기에 사용되는 믹서 장치의 기능 블럭도이다.
도 3a 및 3b는 본 발명의 믹서 장치의 샘플러부의 회로 수준에서 일 구현예이다.
도 4a 내지 4d는 본 발명의 직접 변환 수신기의 버퍼부의 회로 수준에서 일 구현예이다.
도 5a 및 5b는 본 발명의 필터 장치의 일 구현예 및 장치 동작을 위한 클럭의 타이밍 다이어그램도이다.
도 6a 및 6b는 본 발명의 필터 장치의 다른 구현예 및 장치 동작을 위한 클럭의 타이밍 다이어그램도이다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

또한, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 고선형성 믹서 장치를 포함하는 직접 변환 수신기의 전체 기능 블럭도이다.

도 1을 참조하면, 본 발명의 직접 변환 수신기는 고선형성 믹서 장치(200) 및 필터 장치(300)를 포함하여 구성될 수 있다. 또한 상기 고선형성 믹서 장치(200) 및 필터 장치(300)에 샘플링 신호를 공급하는 국부 발진 장치(400)를 추가로 구비할 수 있다. 아울러, 수신단에는 수신되는 신호를 증폭하기 위한 증폭 장치(100)를 더 구비할 수 있다.

일반적으로 전하 영역에서 믹서 및 필터를 동작시키기 위해서는 입력신호가 전압신호가 아닌 전류신호가 되어야 한다. 따라서 고선형성 믹서 장치(200) 앞단에 트랜스 컨덕턴스 증폭기(120)를 구비하는 것이 바람직하다.

또한, 트랜스 컨덕턴스 증폭기(120) 앞단에 저잡음 증폭기(110)를 두는 것이 일반적인 수신기의 모습이다. 수신되는 RF 신호는 신호의 강도는 낮고 잡음의 강도가 강하기 때문이다.

본 발명의 고선형성 믹서 장치(200)는 일반적인 전압 신호를 출력하는 방식의 믹서가 아닌 전류 교환 패시브 믹서(current commutating passive mixer)의 형태 또는 전하 샘플러(charge sampler)의 형태를 이용하여 전류 신호가 출력되는 믹서로 구현함이 바람직하다.

상기와 같은 형태로 믹서 장치(200)를 설계할 경우 믹서의 변환이득(conversion gain)이 수학식2와 같이 된다.

여기에서 G _m 은 트랜스 컨덕터의 트랜스컨덕턴스, R _eq 는 스위치 커패시터 네트워크의 등가 저항이다. 등가 저항 R _eq 는 샘플링 레이트(Rate)와 샘플링 커패시터의 커패시턴스가 일정할 경우에 상수이다.

따라서 상기와 같은 형태로 믹서 장치(200)를 설계하면 주파수 특성이 샘플링 주파수에 비의존적이기 때문에 주파수 특성이 우수해진다.

또한 고선형성을 달성하기 위해서 일반적으로 사용되는 트랜스인피던스 증폭기(transimpedence amplifier)를 이용하여 믹서단을 터미네이션하는 대신 본 발명에서는 낮은 입력임피던스를 가지면서 전류 증폭을 수행하는 버퍼를 사용하여 믹서 단을 터미네이션한다. 상기와 같은 특성을 가지는 버퍼의 일 예로 공통게이트(common-gate) 증폭기가 있다.

이를 위해서, 본 발명의 믹서 장치(200)은 샘플러부(210) 및 버퍼부(220)를 구비할 수 있다.

필터 장치(300)는 믹서 장치(200)에서 출력되는 신호에서 고주파 성분을 제거하기 위한 FIR 필터링 및 높은 샘플링 레이트를 낮추기 위한 데시메이션을 수행한다.

필터 장치(300)는 저전력 및 저공급전압의 조건을 만족하기 위해서 전하 영역 데시메이션 필터로 설계하는 것이 바람직하다. 필터 장치(300)를 전하 영역 데시메이션 필터로 설계할 경우, 회로의 복잡도를 낮추기 위해서 스위치 및 캐패시터로 구성되는 데시메이션 필터로 설계하는 것이 바람직하다. 다만 이 경우에는 스위치를 제어하는 클럭이 정확한 타이밍을 갖도록 생성해야 한다.

필터 장치(300)를 통과한 신호는 디지털 신호 프로세싱을 위한 장치(ADC, DSP 등)로 전송된다.

도 2는 본 발명의 직접 변환 수신기에 사용되는 믹서 장치의 기능 블럭도이다.

도 2를 참조하면, 본 발명의 믹서 장치(200)는 샘플러부(210) 및 버퍼부(220)을 포함하여 구성될 수 있다.

트랜스 컨덕턴스 증폭기(120)는 전압 입력(Vi+, Vi-)를 받아서 전류 신호를 출력한다. 바이패스 캐패시터(121)는 트랜스 컨덕턴스 증폭기(120)에서 출력되는 신호의 DC 성분을 제거한다.

샘플러부(210)는 입력신호와 국부발진 신호를 믹싱하여 이산 시간 전류신호를 생성한다. 이를 위해서 샘플러부(210)는 스위치 소자로 구현될 수 있고 스위칭 동작을 제어하는 클럭에 따라서 샘플링을 수행한다. 스위칭 동작을 제어하는 클럭의 주기는 샘플링 주파수가 되도록 하는 것이 바람직하다.

스위치 소자의 경우 집적도 및 설계의 편의성을 고려할 때 MOSFET을 이용하여 구현되는 것이 바람직하다. MOSFET은 게이트에 제어 클럭을 입력시키고 소스에 전류신호를 입력하면, 제어 클럭에 따라서 입력 전류신호를 샘플링하는 동작을 수행한다. 즉, MOSFET은 스위치 소자로서의 동작을 수행한다. 또한 MOSFET은 집적회로로 설계시 구조가 간단하여 비용적인 측면에서 유리하며, 허용 전류 및 이득 등의 설계도 너비 대 길이(W/L) 만을 변경함으로써 용이하게 구현할 수 있어 설계의 용이성도 제공한다. 도 2에 도시된 샘플러부(210)는 스위칭 소자인 MOSFET을 이용하여 구현된 더블 밸런스드 믹서이다. 자세한 동작의 설명은 도 3을 참조하여 하기한다.

또한, 샘플러부(210)를 전하 샘플링 형태의 믹서로 설계하면 도1에 대한 설명에서 기재하였듯이 주파수 특성이 우수해지는 효과도 발생한다.

다만 샘플러부(210)를 상기와 같은 스위칭 소자(특히, MOSFET등의 증폭소자)로 구현시 입출력단의 스윙 범위(swing range)가 클수록 소자의 특성상 선형성이 나빠지는 문제가 발생한다. 따라서 선형 구간 내에서 신호처리가 가능하도록 하기 위해서는 입출력단의 임피던스를 낮게 설정해야 한다. 또한 트랜스 컨덕턴스 증폭기(100)의 출력단의 스윙 범위도 높지 않도록 해야 한다. 따라서 샘플러부(210) 다음 단의 회로는 입력 임피던스가 낮을 것이 요구된다.

버퍼부(220)는 상기에 기재된 이유 때문에 낮은 임피던스를 가지며, 샘플러부(210)의 출력의 스윙 범위가 좁아 신호특성이 나쁘므로 이를 증폭하는 기능까지 수행한다.

일반적으로는 트랜스임피던스 증폭기(TIA)로 믹서단을 터미네이션하지만 트랜스 임피던스 증폭기의 특성상 출력특성이 전류원으로서 기능하지 않고 전압원으로 기능하는 문제가 있다. 따라서 전류 신호를 이용하여 필터링을 하는 필터 장치(300)과의 연결을 위해서는 베이스밴드 트랜스컨덕턴스 증폭기를 추가적으로 구비해야하는 문제가 있다.

이에 본 발명의 믹서장치는 트랜스임피던스 증폭기 대신 입력임피던스는 낮으면서도 전류증폭을 통해서 전류를 필터장치(300)로 공급하는 버퍼부(220)를 포함하여 구현된다.

상기와 같은 특성을 구현할 수 있는 회로의 예로는 공통 게이트 증폭기가 있다. 공통 게이트 증폭기를 이용할 경우 캐스코드(cascode) 형태로 구현함으로써 입출력단의 전류 및 임피던스 특성도 쉽게 조절할 수 있어 설계의 편의성을 제공하는 장점이 있다. 도2에 도시된 버퍼부(220)는 공통 게이트 증폭기를 캐스코드 형태로 구현한 일 예이다. 자세한 동작의 설명은 도 4를 참조하여 하기한다.

도 3a 및 3b는 본 발명의 믹서 장치의 샘플러부의 회로 수준에서 일 구현예이다.

도 3a를 참조하면, 샘플러부(210)는 2개의 MOSFET을 이용하여 더블 밸런스드 (double balanced) 믹서의 형태로 구현할 수 있다.

소스 단에는 입력 전류신호를 인가하고 게이트 단에는 제어 신호를 인가한다. 스위칭 소자로 사용한 MOSFET이 NMOS인 경우, 게이트 단이 'high'가 되면 소스 단의 신호가 드레인 단으로 전송될 수 있어 전류가 흐르게 된다.

또한 MOSFET이 스위치 소자로 동작하기 때문에 입력신호 i _in 은 아날로그 신호이나 출력신호 I _{in +} 및 I _{in -} 는 이산 시간 신호가 된다.

도 3b를 참조하면, 샘플러부(210)는 4개의 MOSFET을 이용하여 더블 밸런스드 믹서를 차동 회로 형태인 전류 스위칭 쿼드로 구현할 수 있다. 차동회로로 구현할 경우 공통 모드(common mode) 노이즈를 제거할 수 있어 노이즈 특성이 우수해지는 효과가 있으므로 샘플러부(210)를 차동 회로 형태로 구현하는 것이 바람직하다.

MOSFET의 게이트에 입력되는 제어 신호 (LO+, LO-)는 국부 발진 장치(400)에서 생성된 샘플링 신호이다. LO+ 및 LO-는 서로 180도의 위상차이를 가지는 클럭 신호이다.

스위치 소자가 MOSFET으로 구현되었기 때문에 소자의 특성상 입력 신호 또는 출력 신호의 스윙 범위가 큰 경우 선형성이 나빠지는 문제가 있으므로, 입출력단의 선형성을 높이기 위해서 스윙 범위가 좁은 신호를 입력받고 스윙 범위가 좁은 신호를 출력해야 한다. 이를 위해서 출력단은 50 ~ 100 옴(ohm) 정도의 낮은 임피던스를 가지는 부하로 터미네이션할 필요가 있다.

도 4a 내지 4d는 본 발명의 직접 변환 수신기의 버퍼부의 회로 수준에서 일 구현예이다.

도 4a를 참조하면, 본 발명의 버퍼부(220)는 증폭 트랜지스터(222), 소스 단의 전류원(221) 및 드레인 단의 전류원(223)을 포함하고, 소스 단으로 입력이 인가되고 드레인 단으로 출력되는 공통 게이트 증폭기로 설계된다. 소스 단과 드레인 단에 전류원(221, 223)을 두고 게이트 단에는 바이어스 전압을 인가하여 증폭기를 바이어싱한다. 바이어싱은 출력단의 스윙 범위가 이후 단의 구동에 충분한 범위가 되도록 설정해야 한다.

샘플러부(210)의 선형성 향상을 위해서 버퍼부(220)으로 입력되는 신호의 크기는 충분히 작으므로 버퍼부(220)에서 입력신호의 증폭은 소신호 해석을 통해서 파악할 수 있다.

입력단에서 보이는 입력 임피던스는 전류원(221) 및 증폭 트랜지스터(222) 임피던스의 병렬 연결된 임피던스로서 수학식 3과 같이 표현된다.

일반적인 증폭 트랜지스터의 g _m 의 값이 크므로 공통 게이트 증폭기의 소신호 측면에서 본 입력 임피던스는 충분히 낮게 되어 샘플러부(210)가 요구하는 특성을 만족한다.

또한, 공통 게이트 증폭기의 출력 임피던스는 전류원의 구성에만 의존적이므로 원하는 출력 임피던스의 설계가 용이하다.

직접 변환 수신기에서 필요한 중요 특성 중 하나는 노이즈 특성인데 특히 중요한 것이 플릭커 노이즈(flicker noise) 특성이다. 이를 제거하기 위해서는 증폭 트랜지스터(222)의 설계 면적을 증가시키면 된다. 또한 증폭 특성 및 입력 임피던스를 결정하는 g _m 은 증폭 트랜지스터(222)의 너비 대 길이비(W/L)을 조정함으로써 쉽게 결정이 가능하다.

본 발명의 버퍼부의 출력은 이산 시간 출력의 형태를 가지므로 증폭 트랜지스터의 증폭 성능은 우수한 것이 바람직하다. 따라서 입력 임피던스를 낮게 하고 증폭 특성을 우수하게 하기 위해서 g _m 이 충분히 크도록 너비 대 길이 비를 결정하는 것이 바람직하다.

즉, 본 발명의 공통 게이트 증폭기 형태의 버퍼부(220)은 샘플러부(210)이 원하는 임피던스 특성 및 이후 단의 구동에 필요한 임피던스 특성 및 증폭 특성을 동시에 만족할 수 있는 회로 구성의 일 예이다.

따라서 본 발명의 샘플러부(210) 및 버퍼부(220)를 결합하여 사용함으로써 고선형성 특성을 가지는 믹서 장치(200)를 구현할 수 있다.

도 4b를 참조하면, 본 발명의 버퍼부(220)는 차동 형태의 공통 게이트 증폭기 형태로 구현할 수 있다. 더 나아가 드레인 전류원(223)은 전류 반사(current mirror) 구조를 이용하여 구현할 수 있으며, 전류 반사 구조로 구현할 경우 차동단 사이의 전류 피드백 기능도 수행할 수 있다.

도 4b의 버퍼부(220)의 입력 임피던스 및 증폭 특성은 도 4a와 유사하게 된다. 출력 임피던스는 전류 반사 구조의 임피던스가 된다.

도 4c를 참조하면, 도4b에 도시된 본 발명의 버퍼부(220)의 소스 단 전류원(221)을 작은 임피던스의 부하 저항으로 대치할 수 있다.

다만 도 4c와 같이 구현할 때에는, 부하 저항(221)의 크기는 충분히 작아야만 버퍼부의 바이어스 조건 및 저공급 전압 요건을 만족시킬 수 있다. 왜냐하면 버퍼부(220)에서 처리해야 할 전류량이 커서 부하 저항의 크기가 클 경우 부하 저항(221)에서 전압 강하가 커지기 때문에 저공급 전압 요건 하에서는 바이어스 조건을 맞출 수 없게 되기 때문이다.

도 4d를 참조하면, 도 4b에 도시된 본 발명의 버퍼부(220)를 폴디드 캐스코드 믹싱 OTA(operational transconductance amplifier) 형태로 변형하여 구현할 수 있다.

버퍼부(220)의 출력 임피던스 특성을 향상시키기 위해서 드레인 단의 전류원(223)을 캐스코드 형태(223 및 224)로 변경하였다. 이를 통해서 향상된 출력 임피던스 특성을 가지게 된다.

또한 버퍼부(220)의 소스 단 전류원(221)도 전류 반사 구조를 이용하여 구현하였다.

도 5a는 본 발명의 필터 장치의 일 구현예이다.

도 5a를 참조하면, 본 발명의 필터 장치(300)는 전하 영역 데시메이션 필터로 구현하였고, 스위치 및 캐패시터를 포함하는 뱅크 다수 및 스위치 및 캐패시터를 포함하는 출력단을 포함하여 구현될 수 있다.

도 5a에서는 3개의 캐패시터 단(314 내지 316), 3개의 입력 스위치 쌍(311, 312, 313) 및 3개의 출력 스위치 쌍(317, 318, 319)을 가지는 뱅크 4개(310 내지 340); 및 전류 신호를 가산하는 캐패시터(352), 전하 출력을 제어하는 스위치(351) 및 캐패시터(352)에 충전된 전하를 방전하기 위한 스위치(353)를 가지는 출력단(350)으로 필터 장치(300)를 구현한 예를 도시한다.

상기의 필터 장치(300)는 타임 인터리브 방식으로 동작하는 FIR 필터이다. 특히, 입력 신호를 전류 신호로 할 경우, 얼라이어싱(aliasing) 제거 특성을 갖는 본 발명의 샘플러부(210)의 잇점을 활용할 수 있다. 또한, 출력단의 캐패시터에서는 IIR 필터링이 이루어진다.

3개의 입력 스위치 쌍(311, 312, 313)은 각각 상이한 지연 시간 및 동일한 주기를 가지는 클럭 신호에 의해서 동작이 제어된다.

3개의 캐패시터 단(314, 315, 316)은 각각 2개의 전하 충전용 캐패시터와 2개의 전하 방전용 스위치를 구비하고 있다. 전하 방전용 스위치는 Ra 클럭에 따라서 동작이 제어된다.

3개의 출력 스위치 쌍(317, 318, 319)는 연결된 각 캐패시터 단에 충전된 전하를 출력단으로 전송하는 것을 제어하며, 동일한 클럭에 의해서 제어된다.

또한 뱅크에는 전하의 전송을 위한 2개의 전하 패스(path)가 있다. 전하 패스 상에 입력 스위치 및 출력 스위치가 배치되고, 양 스위치 사이의 각 전하 패스 상에 충전용 캐패시터 및 방전용 스위치가 연결된다.

다른 뱅크(320 내지 340)의 구성 및 동작도 상기와 동일하다.

상기와 같은 뱅크(310 내지 340)를 통해서 캐패시터 단(314 내지 316)에 충전하고 출력단(350)으로 출력하는 전하량은 각 캐패시터 단이 동일하다. 즉, 1차 싱크 필터를 위한 회로 구성이다.

도 5b는 본 발명의 필터 장치의 동작을 위한 도 5a에 도시된 각 스위치들의 제어 클럭의 타이밍 다이어그램이다.

도 5b를 참조하면, S1 내지 S6는 각각 일 샘플링 주기만큼씩 지연되고, AS 및 BS는 3 샘플링 주기만큼 온(On)된다. 따라서 도 5a의 필터는 데시메이션 비가 3인 FIR 필터로 동작한다. 도 5b의 타이밍 다이어그램에 의해 샘플링 주기(또는 적분 윈두우(integration window), Ti = Ts = 1/fs)는 에일리어징 제거기능을 위해 필요한 m* fs (m 은 자연수 ) 에서의 널을 제공해 준다.

이하에서는 정의 입력 신호(Iout+)에 대한 동작만을 캐패시터 뱅크 Ap(310)를 예로 들어 설명한다. 부의 입력 신호(Iout-)에 대한 동작은 정의 입력 신호에 대한 동작과 대칭적이다.

초기 상태에서 모든 커패시터의 충전 전하량은 0 이다.

처음에 스위칭 신호(As)가 오프(Off)되면, 회로는 샘플링 모드(Sampling Mode)에서 동작한다. 출력 스위치(317, 318, 319)는 개방되고, 입력 스위치(311, 312, 313)가 순차적으로 닫히도록 입력 스위칭 신호(S1, S2, S3)가 온(On)된다. 이 스위칭 신호에 의해서 샘플링 캐패시터(314, 315, 316)에는 3개의 전하 샘플이 순차적으로 충전된다.

이어서 스위칭 신호(As)가 온(On)되면, 출력 스위치(317, 318, 319)가 닫히면서 전하 공유 모드(Charge Sharing Mode)로 들어간다. 이 때, 출력단의 스위치(351)가 닫히도록 스위칭 신호(RD)가 온(On)되면, 회로는 리드아웃 모드에서 동작하게 된다. 이 모드에서는 샘플링 캐패시터(314, 315, 316) 및 출력단의 캐패시터(352)가 동시에 연결되어 샘플링 캐패시터(314, 315, 316)에 충전된 전하가 출력단의 캐패시터(352)로 전달된다. 한편, 출력단의 캐패시터(352)에서는 IIR 필터링 효과가 발생한다.

다음에, 샘플링 캐패시터(314, 315, 316) 내의 리셋 스위치들에 인가된 리셋 신호(Ra)가 온(On)되면, 회로는 리셋 모드로 들어가서 샘플링 캐패시터(314, 315, 316)에 잔류하는 전하들을 방전한다. 필요에 따라서는 리셋 모드에서 로컬 리셋 신호인 Ra 대신 간단하게 글로벌 리셋 스위치(453)을 닫아서 샘플링 캐패시터(314, 315, 316)의 잔류 전하를 방전할 수 있다.

한편, 캐패시터 뱅크 Ap(310)가 전하공유 모드의 동작을 수행하는 동안, 캐패시터 뱅크 Bp(320)는 샘플링 모드의 동작을 수행한다.

캐패시터 뱅크 Ap(310)는 리셋 모드의 동작을 수행한 후 샘플링 모드의 동작을 다시 수행하고, 캐패시터 뱅크 Bp(320)는 샘플링 모드의 동작을 수행한 후 전하 공유 모드의 동작을 수행한다. 즉, 필터 장치(300)의 각 캐패시터 뱅크(310, 320)는 반복 순환적으로 필터링을 위한 동작을 수행한다.

도 5a에 도시된 필터 장치(300)를 도 5b의 타이밍도에 따라서 동작시키면 웨이팅 팩터(Weighting Factor)가 상수이고 입력 샘플 3개마다 1개의 출력 샘플을 얻을 수 있으므로 데시메이션비가 3인 1차 싱크 필터가 구현된다.

도 6a는 본 발명의 필터 장치의 다른 구현예이다.

도 6a를 참조하면, 도 5a의 회로와 비교할 때 출력 스위치(317 내지 319)가 모두 전류 패스에 연결되지 않는 점을 볼 수 있다. 캐패시터 단(314 및 316)은 하나의 캐패시터가 출력 스위치(317 및 319)에 의해서 방전되도록 구성된다.

도 6b의 타이밍 다이어그램을 참조하면, 입력 스위치 S1 내지 S3가 순차적인 지연 신호를 생성하므로 순차적 지연 신호가 출력단(350)으로 출력될 때는 웨이트 비가 1:2:1인 상태로 출력단으로 전송된다. 따라서 각 지연 신호의 웨이트가 상이하면서 대칭적 형태를 가지므로 데시메이션 비가 3인 2차 싱크 필터가 구현된다.

2차 싱크 필터는 1차 싱크 필터에 비해서 주파수 특성의 측면에서 볼 때 널의 폭이 넓고 깊이가 깊어서 안티 앨리어싱(anti-aliasing) 특성이 우수하다.

따라서 1차 싱크 필터는 평탄한 통과 대역 특성 및 상대적으로 높지 않은 잡음 지수와 선형성 스펙이 요구될 때 사용할 수 있고, 2차 싱크 필터는 칩 면적 및 전력 소모를 감수하고라도 강력한 안티 앨리어싱 특성이 요구될 때 사용할 수 있다.

도 6b의 타이밍 다이어그램을 참조하여, 필터 장치(300)의 동작을 설명하며, 정의 입력 신호(Iout+)에 대한 동작만을 캐패시터 뱅크 Ap(310)를 예로 들어 설명한다.

처음에 스위칭 신호(As)가 오프(Off)되면, 회로는 샘플링 모드(Sampling Mode)에서 동작한다. 출력 스위치(317, 318, 319)는 개방되고, 입력 스위치(311, 312, 313)가 순차적으로 닫히도록 입력 스위칭 신호(S1, S2, S3)가 온(On)된다. 이 스위칭 신호에 의해서 샘플링 캐패시터(314, 315, 316)에는 3개의 전하 샘플이 순차적으로 충전된다. 특히, 샘플링 캐패시터(314, 315, 316)를 구성하는 두 커패시터는 동일한 양의 전하를 축적한다.

이어서 스위칭 신호(As)가 온(On)되면, 출력 스위치(317, 318, 319)가 닫히면서 전하 공유 모드(Charge Sharing Mode)로 들어간다. 이 때, 출력단의 스위치(351)가 닫히도록 스위칭 신호(RD)가 온(On)되면, 회로는 리드아웃 모드에서 동작하게 된다. 이 모드에서는 샘플링 캐패시터(314, 315, 316) 및 출력단의 캐패시터(352)가 동시에 연결되어 샘플링 캐패시터(314, 315, 316)에 충전된 전하가 출력단의 캐패시터(352)로 전달된다. 그런데, 이 경우에는 도 5a 및 도 5b의 필터 장치(300)와 다른 동작을 수행한다. 제2 샘플링 캐패시터(315)를 구성하는 두 커패시터는 모두 출력단의 커패시터(352)에 연결되는데 반해, 제1 및 제3 샘플링 캐패시터(314 및 316)를 구성하는 각각의 두 커패시터는 그중 1개의 커패시터만 출력단의 커패시터(352)에 연결되고, 출력단의 캐패시터(352)와 연결되지 않는 여타의 캐패시터는 공통 전압(Vcm)에 연결된다는 점에서 도 5a 및 도 5b의 경우와 구별된다.

상기와 같은 스위칭 제어를 통해서 필터 장치(300)의 FIR 필터 계수는 삼각형꼴의 윈도우(triangular window) 형태인 1:2:1이 되고, 이를 통해 에일리어징(Aliasing) 제거 성능이 보다 우수한 2 차 싱크필터를 구현할 수 있다

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.

100: 증폭기
110: 저잡음 증폭기 120: 트랜스 컨덕턴스 증폭기
200: 믹서 장치
210: 샘플러부 220: 버퍼부
300: 필터 장치
310: 신호전달부 320: 가산부
400: 국부 발진 장치