技术领域
[0001] 本实用新型属于
半导体光电技术领域，涉及一种光电耦合器，具体地说是一种基于异质结薄膜光源的全集成光电耦合器及其集成电路。
背景技术
[0002] 光电耦合器是一种重要的光电器件，可以从一个电路发送
信号到另一个电路，使用光代替
导线，利用发光
二极管（LED）将
电信号转化为
光信号再利用
光探测器接收光信号并将其转换成电信号。光电耦合器具有抗干扰能
力强、可靠性好、电学隔离等优点，广泛应用于逻辑
开关、
数模转换等电路中。
[0003] 随着
电子信息产业的发展，电子设备终端朝向小型化、集成化发展，这对对光电耦合器也提出了更高的要求，要求它具有更小的体积和更高的集成度。传统的光电耦合器将一个GaAsP材料的LED与一个光探测器封装在一起，采用平面结构或者轴向结构放置两种器件。采用平面结构制造光电耦合器需要使用点胶工艺；使用轴向结构需要对光源与光探测器进行电焊。随着封装尺寸的减小，点胶与
点焊工艺更加困难，制造难度增大、制造成本特高。
[0004] 从成本和电路
密度的观点来看，光电耦合器最理想的实现方式是将光电耦合器嵌入到
硅芯片中，不仅降低制造成本，同时可以提高电路的集成度。
发明内容
[0005] 本实用新型的目的是提供一种基于异质结薄膜光源的全集成光电耦合器，将LED光源与光探测器制作在同一个衬底上，不仅提高了光电耦合器的集成度，还可以与电路集成在同一个衬底上从而进一步提高整个电路的集成度，同时降低了制造成本。
[0006] 本实用新型的另外一个目的是提供包含上述基于异质结薄膜光源的全集成光电耦合器的一种集成电路。
[0007] 本实用新型为实现上述目的，所采用的技术方案如下：
[0008] 一种基于异质结薄膜光源的全集成光电耦合器，包括制作在第一衬底上的
自下而上轴向排布的硅基TiO2薄膜光源、第一介质层和硅光探测器；
[0009] 所述第一衬底中注入有第一深P阱以及与第一深P阱相连的第一高深宽比P阱和第二高深宽比P阱，第一深P阱、第一高深宽比P阱和第二高深宽比P阱相连形成第一岛，第一岛的上部嵌有第一薄P+阱；
[0010] 第一衬底的上表面生长
覆盖有第一SiO2层，在第一薄P+阱上方的第一SiO2层中嵌有与第一SiO2层厚度相等的TiO2薄膜层，TiO2薄膜层的宽度小于第一薄P+阱的宽度，TiO2薄膜层上淀积有与其自身宽度相同的第一ITO薄膜层；
[0011] 光源正极从第一薄P+阱引出，光源负极从第一ITO薄膜层引出；
[0012] 所述第一衬底是n型硅衬底。
[0013] 作为限定：所述第一介质层采用SiO2材料，第一介质层的宽度小于第一ITO薄膜层的宽度。
[0014] 作为第二种限定：所述硅光探测器是形成于第一介质层上的硅PIN
光电二极管，硅
PIN光电二极管包括淀积在第一介质层上的第二ITO薄膜层，第二ITO薄膜层上依次生长有N+型非晶硅层、I型非晶硅层，I型非晶硅层的上部嵌有第二薄P+阱，I型非晶硅层的上表面覆盖有第二SiO2层；
[0015] 所述第二ITO薄膜层的宽度与第一介质层的宽度相同，N+型非晶硅层、I型非晶硅层的宽度相同，第二ITO薄膜层的宽度大于N+型非晶硅层的宽度；
[0016] 硅PIN光电二极管的正极从第二ITO薄膜层引出，硅PIN光电二极管的负极从第二薄P+阱引出。
[0017] 一种基于异质结薄膜光源的全集成光电耦合器的集成电路，包括集成在第二衬底上的基于异质结薄膜光源的全集成光电耦合器和后端电路；
[0018] 所述第二衬底是n型硅衬底；
[0019] 所述第二衬底中有由
离子注入工艺形成的第一大岛和第二大岛，第一大岛和第二大岛由离子注入工艺形成的第二深P阱以及与第二深P阱相连的第一高深宽比P＋阱和第二高深宽比P＋阱围成；
[0020] 所述后端电路位于第一大岛，基于异质结薄膜光源的全集成光电耦合器位于第二大岛；
[0021] 所述第一大岛注入有第三深P阱以及与第三深P阱相连的第三～第七高深宽比P阱，第三深P阱、第三高深宽比P阱和第四高深宽比P阱相连形成第一小岛，第三深P阱、第四高深宽比P阱和第五高深宽比P阱相连形成第二小岛，第三深P阱、第五高深宽比P阱和第六高深宽比P阱相连形成第三小岛，第三深P阱、第六高深宽比P阱和第七高深宽比P阱相连形成第四小岛；
[0022] 所述第一小岛制作有电容，第二小岛制作有NPN晶体管，第三小岛制作有PNP晶体管，第四小岛制作有
电阻，所述电容、NPN晶体管、PNP晶体管和电阻彼此电连接形成后端电路；
[0023] 第一大岛上表面覆盖有第三SiO2层，第三SiO2层与基于异质结薄膜光源的全集成光电耦合器所包含的第一SiO2层一体成型形成整个集成电路的介质层；
[0024] 后端电路的电源
电极、输出电极和地电极从第一大岛上方引出，基于异质结薄膜光源的全集成光电耦合器的硅光探测器正极与后端电路的输入电极相连，基于异质结薄膜光源的全集成光电耦合器的硅光探测器负极与后端电路的地电极相连。
[0025] 本实用新型由于采用了上述的技术方案，其与
现有技术相比，所取得的技术进步在于：
[0026] （1）本实用新型的基于异质结薄膜光源的全集成光电耦合器的硅光探测器和硅基TiO2薄膜光源制作在同一个衬底上，相比传统的使用点胶工艺制作平面结构的光电耦合器或者制作轴向结构的光电耦合器时需要对光源与光探测器进行电焊，其器件集成度高，封装尺寸减小，降低了制造难度和成本；
[0027] （2）本实用新型的基于异质结薄膜光源的全集成光电耦合器，可以与电路集成在同一个衬底上，光源与光探测器轴向堆叠，缩短了光的传输距离，提高集成度的同时减少光在传播过程中的损耗；
[0028] （3）本实用新型利的TiO2薄膜光源利用了TiO2/P+-Si异质结，它的电致发光
光谱覆盖红色、绿色、蓝色区间，是一种高效的宽光谱光源，这种光源的光发射与TiO2薄膜中的
氧空位有关，氧空位作为载流子
辐射复合的深能级中心，实现电致发光，当P+-Si一层作为光源正极，TiO2薄膜作为光源的负极时，P型硅的
价带顶几乎与TiO2的价带顶持平，甚至P型硅的价带顶更低，这样一来P型硅一层的空穴可以非常容易的注入到TiO2侧的价带中，并与TiO2导带中的电子复合，从而实现光发射，价带的持平使得这种光源的
阈值电压非常低，通过对TiO2薄膜进行氩
等离子体处理，可以在TiO2薄膜上层引入更多的氧空位，从而提高光源的
量子效率；
[0029] （4）本实用新型使用硅材料制作的光探测器可以探测的光
波长范围大概在400nm到1000nm，这与硅基TiO2薄膜光源的发射光谱范围非常吻合，使得整个器件的效率更高。
[0030] 本实用新型适用于光电耦合器的集成技术领域。
附图说明
[0031] 附图用来提供对本实用新型的进一步理解，并且构成
说明书的一部分，与本实用新型的
实施例一起用于解释本实用新型，并不构成对本实用新型的限制。
[0032] 在附图中：
[0033] 图1为本实用新型实施例1的整体结构示意图；
[0034] 图2为本实用新型实施例3的整体结构示意图；
[0035] 图3为本实用新型实施例3的电路图；
[0036] 图4为本实用新型实施例3的后端电路的电路图。
[0037] 图中：1、第一介质层，2、第一衬底，3、第一深P阱，4、第一高深宽比P阱、5、第二高深宽比P阱，6、第一薄P+阱，7、光源正极，8、第一SiO2层，9、TiO2薄膜层，10、第一ITO薄膜层，11、光源负极，12、第二ITO薄膜层，13、N+型非晶硅层，14、I型非晶硅层，15、第二薄P+阱，16、第二SiO2层，17、硅PIN光电二极管的正极，18、硅PIN光电二极管的负极，19、第二衬底，20、第二深P阱，21、第一高深宽比P＋阱，22、第二高深宽比P＋阱，23、第三深P阱，24、第三深宽比P阱，25、第四深宽比P阱，26、第五深宽比P阱，27、第六深宽比P阱，28、第七高深宽比P阱，29、介质层，30、前置放大电路。
具体实施方式
[0038] 以下结合附图对本实用新型的优选实施例进行说明。应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
[0039] 实施例1 一种基于异质结薄膜光源的全集成光电耦合器
[0040] 如图1所示，本实施例包括自下而上轴向堆叠排布的硅基TiO2薄膜光源、第一介质层1和硅光探测器。
[0041] 硅基TiO2薄膜光源制作在第一衬底2上，第一衬底2是n型硅衬底。第一衬底2中注入有第一深P阱3以及与第一深P阱3相连的第一高深宽比P阱4和第二高深宽比P阱5，第一深P阱3、第一高深宽比P阱4和第二高深宽比P阱5相连形成第一岛，第一岛的上部嵌有第一薄P+阱6。第一衬底2的上表面生长覆盖有厚度为50nm～120nm的第一SiO2层8，在第一薄P+阱6上方的第一SiO2层8中嵌有与第一SiO2层8厚度相等的TiO2薄膜层9，TiO2薄膜层9的宽度小于第一薄P+阱6的宽度，TiO2薄膜层9上淀积有与其自身宽度相同的厚度为50～100nm的第一ITO薄膜层10。光源正极7从第一薄P+阱6引出，光源负极11从第一ITO薄膜层10引出。
[0042] 本实施例中，第一介质层1采用SiO2材料，第一介质层1的宽度小于第一ITO薄膜层10的宽度，第一介质层1的厚度为200～300nm。
[0043] 硅光探测器是PIN光电二极管、
雪崩光电二极管或光电
三极管等硅光探测器。本实施例中的硅光探测器以PIN光电二极管为例进行介绍。如图1所示，硅光探测器是形成于第一介质层1上的硅PIN光电二极管，硅PIN光电二极管包括淀积在第一介质层1上的第二ITO+薄膜层12，在第二ITO薄膜层12上依次生长有N型非晶硅层13、I型非晶硅层，利用离子注入工艺在I型非晶硅层14中嵌有第二薄P+阱15，I型非晶硅层的上表面覆盖有第二SiO2层16；第二ITO薄膜层12的宽度与第一介质层1的宽度相同，N+型非晶硅层13、I型非晶硅层14的宽度相同，第二ITO薄膜层12的宽度大于N+型非晶硅层13的宽度。硅PIN光电二极管的正极17从+
第二ITO薄膜层12引出，硅PIN光电二极管的负极18从第二薄P阱15引出。
[0044] 实施例2 一种基于异质结薄膜光源的全集成光电耦合器的制作方法
[0045] 本实施例用于制作实施例1，按照以下步骤顺序进行：
[0046] 选用n型掺杂的硅
晶圆作为第一衬底2，借助掩膜版，用离子注入工艺，首先在第一衬底2上依次完成第一深P阱3、第一高深宽比P阱4、第二高深宽比P阱5的制作，形成第一岛，接着在第一岛的上部完成第一薄P+阱6的制作；
[0047] 二、采用溅射工艺，在第一衬底2的上表面
镀一层厚度为100~200nm的TiO2薄膜，之后采用感应耦合等离子体
刻蚀工艺对TiO2薄膜进行刻蚀，去除多余部分的TiO2薄膜，形成宽度小于第一薄P+阱6的宽度的TiO2薄膜层9；
[0048] 三、采用低压力
化学气相沉积法在第一衬底2的上表面生长第一SiO2层8，以起到电学隔离的作用；
[0049] 四、采用化学机械
抛光工艺对第一SiO2层8和TiO2薄膜层9的表面进行平坦化处理，将TiO2薄膜层9的厚度控制在50nm～120nm，使TiO2薄膜层9与第一SiO2层8的厚度相同；
[0050] 五、采用
磁控溅射工艺在TiO2薄膜层9的上方生长厚度为50～100nm的第一ITO薄膜层10，然后利用等离子体刻蚀工艺对第一ITO薄膜层10进行刻蚀，使第一ITO薄膜层10的宽度与TiO2薄膜层9宽度相同；
[0051] 六、采用低压力化学气相沉积法在第一ITO薄膜层10的上方生长厚度为200～300nm第一介质层1；利用等离子体刻蚀工艺将对第一介质层1进行刻蚀，使得第一介质层1宽度小于第一ITO薄膜层10的宽度；
[0052] 七、在第一介质层1上制作硅光探测器，该过程包括依次进行的以下步骤，[0053] S1、采用磁控溅射工艺在第一介质层1的上方生长厚度为50～100nm第二ITO薄膜层12；
[0054] S2、利用
液相外延在第二ITO薄膜层12的上方依次
外延生长厚度均在50～100nm之间N+型非晶硅层13、I型非晶硅层14；
[0055] S3、使用离子注入工艺在I型非晶硅层14的上部形成第二薄P+阱15，在此过程中利用掩膜版限制离子注入区域；
[0056] S4、采用低压力化学气相沉积法工艺在I型非晶硅层14的上表面淀积第二SiO2层16，之后采用感应耦合等离子体刻蚀工艺对第二SiO2层16进行刻蚀形成用于引出硅PIN光电二极管的负极18的电极通孔；
[0057] 八、采用磁控溅射工艺从第一薄P+阱6引出光源正极7，从第一ITO薄膜层10引出光源负极11，从第二ITO薄膜层12引出硅PIN光电二极管的正极17，从第二薄P+阱引出硅PIN光电二极管的负极18，并利用ICP工艺刻蚀掉多余的
铝金属；
[0058] 九、进行低温
退火，使光源正极7、出光源负极11、硅PIN光电二极管的正极17，硅PIN光电二极管的负极18与各自所在的
位置分别形成欧姆
接触。
[0059] 实施例3 一种基于异质结薄膜光源的全集成光电耦合器的集成电路
[0060] 如图2所示，本实施例包括集成在第二衬底19上的基于异质结薄膜光源的全集成光电耦合器和后端电路。
[0061] 第二衬底19是n型硅衬底；采用离子注入工艺在第二衬底19中形成了第二深P阱20以及与第二深P阱20相连的第一高深宽比P＋阱21、第二高深宽比P＋阱22。第二深P阱20分别＋ ＋第一高深宽比P 阱21、第二高深宽比P 阱22相连，形成了第一大岛和第二大岛。后端电路位于第一大岛，基于异质结薄膜光源的全集成光电耦合器位于第二大岛。
[0062] 第一大岛注入有第三深P阱23以及与第三深P阱23相连的第三～第七高深宽比P阱24～28，第三深P阱23、第三高深宽比P阱24和第四高深宽比P阱25相连形成第一小岛，第三深P阱23、第四高深宽比P阱25和第五高深宽比P阱26相连形成第二小岛，第三深P阱23、第五高深宽比P阱26和第六高深宽比P阱27相连形成第三小岛，第三深P阱23、第六高深宽比P阱
27和第七高深宽比P阱28相连形成第四小岛。第一小岛制作有电容，第二小岛制作有NPN晶体管，第三小岛制作有PNP晶体管，第四小岛制作有电阻，电容、NPN晶体管、PNP晶体管和电阻彼此电连接形成后端电路。
[0063] 第一大岛上表面覆盖有第三SiO2层，第三SiO2层与基于异质结薄膜光源的全集成光电耦合器所包含的第一SiO2层8一体成型形成整个集成电路的介质层29，介质层29采用跟第一介质层1相同的材料。
[0064] 后端电路的电源电极Vcc、输出电极Vout和地电极GND从第一大岛上方引出，硅PIN光电二极管的正极17与后端电路的输入电极Vin相连，硅PIN光电二极管的负极18与后端电路的地电极GND相连。
[0065] 本实施例中的基于异质结薄膜光源的全集成光电耦合器的结构与实施例1相同，不再重复介绍。
[0066] 如图3，给出了基于异质结薄膜光源的全集成光电耦合器与后端电路的一种连接方式，后端电路是一个前置放大电路30。硅PIN光电二极管工作在零偏置条件下，硅PIN光电二极管的两端分别连接到前置放大电路30的两个输入端口，零偏条件下的硅PIN光电二极管工作在“光伏模式”，类似于
太阳能电池，具有暗
电流小，光电转换线性度好的优势。
[0067] 如图4所示，给出了前置放大电路30的一种结构，图中的前置放大电路30是一个三级放大电路，由双端输入，单端输出的差分放大电路、共射放大电路和互补输出电路组成。
[0068] 实施例4 一种基于异质结薄膜光源的全集成光电耦合器的集成电路的制作方法[0069] 本实施例用于制作实施例3，按照以下步骤顺序进行：
[0070] （一）选用n掺杂的硅晶圆作为第二衬底19，借助掩膜版，使用离子注入工艺，首先在第二衬底19上依次完成第二深P阱20、第一高深宽比P＋阱21和第二高深宽比P＋阱22的制作，形成的第一大岛和第二大岛；然后在第一大岛中完成第三深P阱23、第三～第七高深宽比P阱24～28的制作，形成第一～第四小岛；接着在第二大岛完成第一深P阱3、第一高深宽比P阱4和第二高深宽比P阱5的制作，形成第一岛，最后在第一岛的上部完成第一薄P+阱6的制作；
[0071] （二）利用掩膜版，采用离子注入工艺在第一～第四小岛中分别对应制作电容、NPN晶体管、PNP晶体管、电阻；
[0072] （三）采用溅射工艺，在第一衬底2的上表面镀一层厚度为100~200nm的TiO2薄膜，之后采用感应耦合等离子体刻蚀工艺对TiO2薄膜进行刻蚀，去除多余部分的TiO2薄膜，形成+宽度小于第一薄P阱6的宽度的TiO2薄膜层9；
[0073] （四）采用低压力化学气相沉积法在第二衬底2的上表面生长形成介质层29，以起到电学隔离的作用；
[0074] （五）采用
化学机械抛光工艺对介质层29和TiO2薄膜层9的表面进行平坦化处理，将TiO2薄膜层9的厚度控制在50nm～120nm，使TiO2薄膜层9与介质层29的厚度相同；
[0075] （六）按照实施例2中步骤六至步骤八相同的过程，在TiO2薄膜层9的上方完成基于异质结薄膜光源的全集成光电耦合器的其它部分的制作；
[0076] （七）采用感应耦合等离子体刻蚀工艺对介质层29位于第一～第四小岛上方的区域进行刻蚀，分别形成电容、NPN晶体管、PNP晶体管、电阻的电极通孔；
[0077] （八）采用磁控溅射在电容、NPN晶体管、PNP晶体管、电阻的电极通孔中，分别制作铝电极，然后刻蚀掉多余的铝金属，并完成电容、NPN晶体管、PNP晶体管、电阻之间的电连接以形成后端电路，最后将硅PIN光电二极管的正极17与后端电路的输入电极Vin相连，将硅PIN光电二极管的负极18与后端电路的地电极GND相连；
[0078] （九）从第一大岛上方引出后端电路的电源电极Vcc、输出电极Vout和地电极GND，从第二大岛上方引出基于异质结薄膜光源的全集成光电耦合器的光源正极7与光源负极11；
[0079] （十）进行低温退火，使基于异质结薄膜光源的全集成光电耦合器、后端电路包含的所有的金属电极与各自所对应的位置分别形成
欧姆接触。
