基于DRA和N×M NMOSFET阵列的太赫兹探测器和天线设计
方法
技术领域
[0001] 本
发明涉及太赫兹探测器技术领域，特别涉及一种基于DRA和N×M NMOSFET阵列的太赫兹探测器和天线设计方法。
背景技术
[0002] 太赫兹波是
频率介于0.1-10THz范围的电磁
辐射波，其
波长在3mm-30um之间，因此介于
微波与红外光波之间且属于远红外波。位于太赫兹频段的
电磁波具有许多优越特性，例如太赫兹波和X光等都具有较强的穿透性，但与X光相比，太赫兹波具有更低的
光子能量，能够进行人体大分子识别检测且不会对人体造成任何伤害。此外太赫兹还具有
分辨率高、定向性强、
频谱资源丰富、在非均匀物质中散射少等特性。因此太赫兹技术能够在环境监测、公共安全、移动通信、星间通讯、精确制导、射电天文等技术领域中，具有巨大的研究价值和广阔的应用前景。然而与其他频段的电磁波相比，太赫兹技术的发展及应用还不太成熟，主要由于太赫兹辐射源及相关探测设备相对比较匮乏，并且到目前为止，太赫兹技术的发展及其应用主要依靠天文学、大气遥感等应用领域进行推动，因此存在一个亟待研究填补的“太赫兹间隙”。
[0003] 低成本、高灵敏度、高可靠性的太赫兹探测器是太赫兹技术迅速发展的必要条件，目前主流的太赫兹频段的探测器主要有混频接收机、辐射热测定器、超导接收机等，但辐射热测定器和超导接收机需要在低温环境下工作，因此无法满足室温下工作的需求，而混频接收机虽然灵敏度高、噪声系数较好，并且常用于灵敏度要求比较高的航天遥感等领域，但由于
电路结构比较复杂且成本相对比较高，因而存在较大的局限。
[0004] 现阶段，基于NMOSFET进行太赫兹探测已被证明非常切实可行，相比于辐射热测定器和超导接收机，基于NMOSFET进行太赫兹探测的太赫兹探测器可在室温下工作，并且与混频接收机相比，基于NMOSFET进行太赫兹探测的太赫兹探测器，电路结构比较简单且采用标准CMOS工艺，从而存在高集成度、批量化生产，成本比较低的优势。但由于传统的片上patch等太赫兹天线增益和辐射效率较低、芯片
制造过程中可能导致单个NMOSFET电路失效等问题，使基于NMOSFET的太赫兹探测在灵敏度和可靠性难以满足实际的使用需求。因此，如何解决基于NMOSFET探测的过程中实际存在的“传统片上patch等太赫兹天线增益和辐射效率较低、芯片制造过程中可能导致单个NMOSFET电路失效”的问题，从而提高基于NMOSFET探测的探测灵敏度和可靠性是当前亟待解决的技术问题。
发明内容
[0005] 本发明的主要目的是提出一种基于DRA和N×MNMOSFET阵列的太赫兹探测器，本发明还提出一种天线设计方法，旨在解决基于NMOSFET探测的过程中实际存在的“传统片上patch等太赫兹天线增益和辐射效率较低、芯片制造过程中可能导致单个NMOSFET电路失效”的技术问题。
[0006] 为实现上述目的，本发明提出的一种基于DRA和N×MNMOSFET阵列的太赫兹探测器，包括片上DRA，片上DRA与匹配网络MN的第一传输线一端相连，第一传输线另一端与N×MNMOSFET阵列一端相连，第一传输线还与第二传输线一端相连，第二传输线另一端接地，N×MNMOSFET阵列另一端还与第一隔直电容一端相连，第一隔直电容另一端与第二偏置
电阻一端以及低噪声前置
放大器的正极相连，第二偏置电阻另一端与第二偏置
电压相连，第二偏置电阻一端也与低噪声前置放大器的正极相连，第一电阻的两端分别与低噪声前置放大器的负极以及输出端相连，第一电阻的一端还与第二电阻一端相连，第二电阻的另一端与第二隔直电容一端相连，第二隔直电容另一端接地，第一电阻另一端与第三隔直电容一端相连，第三隔直电容另一端接地。
[0007] 优选地，所述N×MNMOSFET阵列包括N×M个NMOSFET单元，每个NMOSFET单元的源极同时匹配网络MN的第一传输线相连，并且每个NMOSFET单元的栅极通过
开关与第三偏置电阻Rb3相连，第三偏置电阻Rb3与第三偏置电压Vb3相连，每个NMOSFET单元的漏极通过开关与Vout端相连。
[0008] 优选地，每个所述NMOSFET单元包括第一NMOSFET和第二NMOSFET、第一偏置电阻、第一偏置电压、开路的四分之一波长的第三传输线；第一NMOSFET的源极与所述匹配网络MN相连，第一NMOSFET的栅极与第一偏置电阻以及第三传输线相连，第一偏置电阻另一端与第一直流偏置电压相连，第一NMOSFET的漏极与第二NMOSFET的源极相连，第二NMOSFET的栅极与SEL端相连，第二NMOSFET的漏极与Vout端相连。
[0009] 优选地，所述片上DRA的介质谐振天线包括有片上H形缝隙结构和通过绝缘胶层设置在片上H形缝隙结构上的矩形介质谐振
块，片上H形缝隙结构形成在集成工艺顶层金属。
[0010] 优选地，所述片上H形缝隙结构位于采用集成工艺中除集成工艺顶层金属和集成工艺底层金属以外的
中间层金属及金属过孔堆叠形成的金属腔中，片上H形缝隙结构包括有两条平行形成的左垂直缝隙和右垂直缝隙，左垂直缝隙和右垂直缝隙相对应侧分别形成有一个倒L型的左侧缝隙和右侧缝隙，倒L型的左侧缝隙和右侧缝隙中的
水平部分连接在所对应的左垂直缝隙和右垂直缝隙中部，倒L型的左侧缝隙和右侧缝隙中的垂直部分相互平行构成天线与外部结构相连的两条引出缝隙。
[0011] 优选地，所述片上H形缝隙结构选用
硅基工艺设计加工，所述绝缘胶层将所述矩形介质谐振块固定于片上激励结构，矩形介质谐振块选用相对
介电常数绝缘材料加工成特定尺寸并以耦合并向空间辐射电
磁场。
[0012] 优选地，所述矩形介质谐振模选为TEδ,1,3模，介质谐振天线设计的中心频率为300GHz，选用相对介电常数为9.65的
氧化镁作为矩形介质谐振块的材料，选用
0.18mGeSiBiCMOS工艺参数设计片上结构。
[0013] 本发明还提出一种关于所述基于DRA和N×MNMOSFET阵列的太赫兹探测器的介质谐振天线设计方法，包括以下步骤：
[0014] 步骤S1：矩形介质谐振块设计，谐振模式为在TEδ,1,3模式下，所述矩形介质谐振块其尺寸可通过求解超越方程(1)计算求解：
[0015]
[0016]
[0017] 上述公式(2)为公式(1)参数解释说明，其中c为光速，fmn为此模式下矩形介质谐振块的工作频率，通过矩形介质谐振块谐振模选用高阶谐振模式TEδ,1,3模，然后通过数学
软件Matlab编程求解超越方程(1)，得到矩形介质谐振块尺寸；
[0018] 步骤S2：片上激励结构设计，设计过程中选用顶层金属Metal6设计缝隙结构，同时选用底层金属Metal1作为金属地板以抑制电磁波向高损耗的硅基衬底传播，将中间金属层及金属过孔堆叠形成金属屏蔽腔围于H形缝隙结构周围以抑制电磁泄露和减小损耗，最终确定H形缝隙结构各尺寸参数；
[0019] 步骤S3：薄绝缘胶的选取，绝缘胶选用相对介电常数热
稳定性绝缘胶，用于将矩形介质谐振块和片上H形缝隙结构结合；
[0020] 步骤S4：利用高频结构仿真分析软件仿真片上DRA。
[0021] 本发明技术方案相对
现有技术具有以下优点：
[0022] 本发明技术方案通过将具有低损耗特性的高阶模式TEδ,1,3模的矩形介质谐振块与片上缝隙馈电结构相结合，可有效克服“片上太赫兹天线设计时存在的增益和辐射效率低”的技术问题，相比于传统基于片上patch等太赫兹天线的NMOSFET太赫兹探测器，能够实现更高的片上太赫兹天线增益和辐射效率，以及提高了太赫兹探测器的探测灵敏度。
[0023] 本发明技术方案将N×MNMOSFET阵列引入到基于NMOSFET探测的太赫兹探测器中，相比于基于单个NMOSFET探测的太赫兹探测器，可实现实际工作NMOSFET单元数量的精确控制且每个NMOSFET单元保持独立工作、互不影响，并有效降低由于制造过程中单个NMOSFET电路故障而导致整个太赫兹探测器失效的
风险，从而具有更高的可靠性。
[0024] 本发明技术方案基于片上太赫兹DRA和N×MNMOSFET阵列的太赫兹探测器的
输出电压信号为直流电压信号，该直流电压信号的大小与太赫兹信号的辐射强度成正比，根据太赫兹探测器输出电压信号的大小可以得到入射太赫兹信号的强度信息，从而实现灵敏且精准的太赫兹探测。另外每个NMOSFET单元中，第一个NMOSFET(栅极加偏置电阻和电压)的宽长比W/L可以相同也可以不相同，可适应性地根据实际探测需求进行调节，而第二个NMOSFET(栅极未加偏置电阻和电压)的宽长比W/L一般是相同，类似于开关作用。
附图说明
[0025] 为了更清楚地说明本发明
实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0026] 图1为本发明的基于DRA和N×MNMOSFET阵列的太赫兹探测器的结构示意图；
[0027] 图2为本发明的N×MNMOSFET阵列的结构示意图；
[0028] 图3为本发明的片上DRA的结构示意图；
[0029] 图4为本发明的矩形介质谐振块的立体结构示意图；
[0030] 图5为本发明的片上H形缝隙结构的结构示意图；
[0031] 图6为本发明的片上DRA的回波损耗S11随频率的变化关系图；
[0032] 图7为本发明的片上DRA的增益随频率的变化关系图；
[0033] 图8为本发明的片上DRA的辐射方向图。
[0034] 附图标号说明：
[0035]标号 名称 标号 名称
1 片上H形缝隙结构 12 右垂直缝隙
2 绝缘胶层 13 左侧缝隙
3 矩形介质谐振块 14 右侧缝隙
4 集成工艺顶层金属 15 金属腔
11 左垂直缝隙 101 集成工艺底层金属
[0036] 本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0037] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0038] 需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定
姿态(如附图所示)下各部件之间的相对
位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0039] 另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为
基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
[0040] 本发明提出一种基于DRA和N×MNMOSFET阵列的太赫兹探测器。
[0041] 请参见图1，本发明实施例的基于DRA和N×MNMOSFET阵列的太赫兹探测器包括片上DRA、匹配网络MN、N×MNMOSFET阵列、第二偏置电压Vb2、第二偏置电阻Rb2、第一隔直电容C1以及主要由低噪声前置放大器组成的电压反馈回路。具体地，本实施例片上DRA的介质谐振天线与开路的四分之一波长的第一传输线TL1一端相连，第一传输线TL1另一端与N×MNMOSFET阵列相连，第一传输线TL1还与第二传输线TL2一端相连，第二传输线TL2另一端接地，N×MNMOSFET阵列还与第一隔直电容C1一端相连，第一隔直电容C1另一端与第二偏置电阻Rb2一端以及低噪声前置放大器的正极相连，第二偏置电阻Rb2另一端与第二偏置电压Vb2相连，第二偏置电阻Rb2一端也与低噪声前置放大器的正极相连，第一电阻Rf的两端分别与低噪声前置放大器的负极以及输出端相连，第一电阻Rf的一端还与第二电阻Rg一端相连，第二电阻Rg的另一端与第二隔直电容C2一端相连，第二隔直电容C2另一端接地，第一电阻Rf另一端与第三隔直电容C3一端相连，第三隔直电容C3另一端接地。
[0042] 其中匹配网络MN由第一传输线TL1和第二传输线TL2两条微带传输线构成，匹配网络MN主要用于提高天线和晶体管之间的功率传输效率，并为N×MNMOSFET阵列内部晶体管的源极M1提供直流地。第一传输线TL1的左端与片上DRA的介质谐振天线相接，第一传输线TL1右端与N×MNMOSFET阵列的输入端M1阵列相连接。
[0043] 如图2所示，N×MNMOSFET阵列包括N×M个NMOSFET单元(标号为D11、D12、D13……DNM)，也就是N×MNMOSFET阵列在横向包括N个行选控制开关(Row1、Row2、Row3……RowN)以及在纵向包括M个列选控制开关(Column1、Column2、Column3……ColumnM)。每个NMOSFET单元的源极同时与匹配网络MN相连，并且每个NMOSFET单元的栅极通过开关与第三偏置电阻Rb3相连，第三偏置电阻Rb3与第三偏置电压Vb3相连，每个NMOSFET单元的漏极通过开关与Vout端相连。具体地，本实施的每个NMOSFET单元包括2个NMOSFET(第一NMOSFET和第二NMOSFET)、第一偏置电压Vb1、第一偏置电阻Rb1、开路的四分之一波长的第三传输线TL3。具体地，左侧的第一NMOSFET的源极与匹配网络MN相连，第一NMOSFET的栅极与第一偏置电阻Rb1以及第三传输线TL3相连，第一偏置电阻Rb1另一端与第一直流偏置电压Vb1相连，第一NMOSFET的漏极与第二NMOSFET的源极相连，第二NMOSFET的栅极与SEL端相连，第二NMOSFET的漏极与Vout端相连，其中第三传输线TL3用于消除栅极直流偏置对天线和晶体管之间阻抗匹配影响。
[0044] 如图3、图4和图5所示，本发明提出的片上DRA的介质谐振天线，包括有片上H形缝隙结构1和通过绝缘胶层2设置在片上H形缝隙结构1上的矩形介质谐振块3，片上H形缝隙结构1形成在集成工艺顶层金属4上。具体地，片上H形缝隙结构1位于采用集成工艺中除集成工艺顶层金属4和集成工艺底层金属101以外的中间层金属及金属过孔堆叠形成的金属腔15中，并且片上H形缝隙结构1包括有两条平行形成的左垂直缝隙11和右垂直缝隙12，左垂直缝隙11和右垂直缝隙12相对应侧分别形成有一个倒L型的左侧缝隙13和右侧缝隙14，倒L型的左侧缝隙13和右侧缝隙14中的水平部分连接在所对应的左垂直缝隙11和右垂直缝隙
12的中部，倒L型的左侧缝隙13和右侧缝隙14中的垂直部分相互平行构成天线与外部结构相连的两条引出缝隙。优选地，本实施例的片上H形缝隙结构1选用硅基工艺设计加工，以激励
覆盖其上方的矩形介质谐振块及优化阻抗匹配效果，而绝缘胶层2则具有良好
热稳定性并可将矩形介质谐振块固定于片上激励结构，矩形介质谐振块3选用相对介电常数较大(更优选地，相对介电常数＞5)的绝缘材料加工成特定尺寸并以耦合并向空间辐射
电磁场，本发明中矩形介质谐振模选为TEδ,1,3模。
[0045] 本发明实施例的介质谐振天线设计的中心频率为300GHz，选用相对介电常数为9.65的氧化镁作为矩形介质谐振块的材料，选用0.18mGeSiBiCMOS工艺
(TowerjazzSBC18H3)参数设计片上结构，该工艺中有六层金属Metal1-Metal6以及五层金属过孔Via1-Via5。
[0046] 本发明还提出一种对于基于DRA和N×MNMOSFET阵列的太赫兹探测器的介质谐振天线设计方法，具体包括以下设计步骤：
[0047] 步骤1：矩形介质谐振块设计，谐振模式为在TEδ,1,3模式下，如图3所示的矩形介质谐振块其尺寸可通过求解超越方程(1)计算求解：
[0048]
[0049]
[0050] 上述公式(2)为公式(1)参数解释说明，其中c为光速，fmn为此模式下矩形介质谐振块的工作频率，通过矩形介质谐振块谐振模选用高阶谐振模式TEδ,1,3模，能够相比于基模其具有更高增益。然后通过数学软件Matlab编程求解超越方程(1)，得到300GHz频率处矩形介质谐振块尺寸分别为：WDR＝250μm,LDR＝250μm,HDR＝400μm。
[0051] 步骤2：片上激励结构设计，片上H形缝隙结构如图5所示，设计过程中选用顶层金属Metal6设计该缝隙结构，同时选用底层金属Metal1作为金属地板以抑制电磁波向高损耗的硅基衬底传播，将中间金属层及金属过孔堆叠形成金属屏蔽腔围于H形缝隙结构周围以抑制电磁泄露和减小损耗，最终H形缝隙结构各尺寸参数分别为：
[0052] l1＝70μm,l2＝220μm,ws＝9.5μm,w1＝15μm,w2＝10μm,w3＝10μm。
[0053] 步骤3：薄绝缘胶的选取，绝缘胶选用相对介电常数为2.4且厚度为10μm的热稳定性绝缘胶，用于将矩形介质谐振块和片上H形缝隙结构结合。
[0054] 步骤4：利用高频结构仿真分析软件(HFSS)仿真片上DRA，如图6所示片上DRA的回波损耗S11随频率的变化关系，其中片上DRA-10dB阻抗匹配带宽为15.2％(273—318GHz)，图7是片上DRA的增益随频率的变化关系，其中片上DRA的峰值增益为5.77dBi且3dB增益带宽为13.7％(270—310GHz)，该片上DRA的辐射方向图如图8所示，其中片上DRA的辐射效率为71％。
[0055] 由于本发明技术方案的N×MNMOSFET阵列的输出端Vout(阵列)与低噪声前置放大器的正向输入端之间连接有第一隔直电容C1、第二偏置电压Vb2和第二偏置电阻Rb2，其中第二偏置电阻Rb2和第二偏置电压Vb2用于给低噪声前置放大器供电，低噪声前置放大器的电压反馈回路主要由第一电阻Rf、电阻Rg、第二隔直电容C2和第三隔直电容C3组成，通过改变第一电阻Rf和/或第二电阻Rg的阻值可以实现低噪声前置放大器增益的调节。本发明技术方案的基于DRA和N×MNMOSFET阵列的太赫兹探测器的输出电压信号为直流电压信号，该直流电压信号的大小与太赫兹信号的辐射强度成正比，根据太赫兹探测器输出电压信号的大小可以得到入射太赫兹信号的强度信息，从而实现太赫兹探测。
[0056] 以上所述仅为本发明的优选实施例，并非因此限制本发明的
专利范围，凡是在本发明的构思下，利用本发明
说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
