技术领域
[0001] 本实用新型涉及图像成像技术，尤其涉及一种高动态范围背照式电荷域相关双采样全局图像传感器像素。
背景技术
[0002] 图像传感器在消费、工业、
汽车等领域有广泛应用。全局快
门(GS)图像传感器的所有像素在成像时同时开始和结束感光，可以获得高清晰度、低畸变的图像，一般应用于对移动物体拍摄。高动态范围(HDR)图像传感器的像素能够在很大的光强度范围成像而不至于使输出
信号因为饱和而失真，一般应用于室外等光照条件复杂的场景下的拍摄。
[0003] 提高全局快门图像传感器的动态范围的一种方式是，在像素内设置多个电荷存储单元。曝光时，光生电荷以一定比例存储于不同的电荷存储单元中；读出时，各电荷存储单元中的电荷信息被依次读出。后端的
数字信号处理
电路可以基于这些读出信号产生高动态范围图像。这种高动态范围成像方式能够有效减小重影效果(GhostEffect)，因为只需要单次曝光而不是前后多次曝光就可以产生高动态范围图像。
[0004] 提高图像传感器的成像
质量可以通过提高像素的感光能
力和降低像素的读出噪声来实现。一种提高像素感光能力的方式是使用背照式(BSI)技术，即使入射光从芯片的背面照射进芯片的感光区域。
[0005] 一种降低像素的读出噪声的方式是使用电荷域相关双采样技术，即在像素内的电荷存储单元中暂时存储感光区域中产生的光生电荷，通过像素和像素外的相关双采样(CDS)电路协同工作，利用电荷的完全转移来消除像素的复位噪声。
[0006] 对于全局快门图像传感器而言，全局快门效率(GSE)衡量一段时间里感光区域中产生的电荷的数量同电荷存储单元由于自身感光性而产生的电荷的数量的比例。同时使用上述背照式技术和电荷域相关双采样技术，会导致传感器的全局快门效率过低：即使进行了某种光学屏蔽，从背面照射进芯片的入射光依然会不可避免地照射到电荷存储单元中。这样，在等待电荷被读出的一段时间里，电荷存储单元里面存储的电荷数量会因为其自身的感光性而改变，引入读出误差，降低传感器的全局快门效率。
[0007] 过低的全局快门效率限制了上述背照式技术和电荷域相关双采样技术的结合，进而也限制了全局快门图像传感器的成像质量。实用新型内容
[0008] 本实用新型要解决的技术问题在于针对
现有技术中的
缺陷，提供一种高动态范围背照式电荷域相关双采样全局图像传感器像素。
[0009] 本实用新型解决其技术问题所采用的技术方案是：一种高动态范围背照式电荷域相关双采样全局图像传感器像素，包括：
[0010] 用于感测
光信号生成电荷的光电
二极管，用于暂时存储
光电二极管中产生的电荷的第一电荷存储单元、第二电荷存储单元和第三电荷存储单元，用于同步电荷存储单元中存储的电荷的数量在等待读出过程中的改变量的辅助电荷存储单元。
[0011] 按上述方案，所述图像传感器像素还包括浮置扩散区。
[0012] 按上述方案，所述图像传感器像素还包括用于将生成电荷从光电二极管转移至电荷存储单元的传输晶体管。
[0013] 按上述方案，所述图像传感器像素还包括用于控制电荷从电荷存储单元及辅助电荷存储单元往浮置扩散区转移的传输晶体管。
[0014] 按上述方案，所述图像传感器像素中电荷存储单元和辅助电荷存储单元为同时具备电荷存储和电荷转移控制功能的电荷存储单元。
[0015] 按上述方案，所述图像传感器像素还包括像素电源VDD以及位于光电二极管PD1和像素电源VDD之间用于控制电荷从光电二极管PD1往像素电源VDD转移的传输晶体管。
[0016] 本实用新型产生的有益效果是：本实用新型通过增加设计辅助电荷存储单元，使得该辅助电荷存储单元里面存储的电荷的数量的改变量同电荷存储单元里面存储的电荷的数量的改变量相当。通过和像素协同工作，像素外的信号读取电路可以依次测量电荷存储单元里面存储的电荷的数量的改变量和辅助电荷存储单元里面存储的电荷的数量的改变量。这两个改变量相减的结果体现了从感光区域转移至电荷存储单元中的电荷的实际数量。通过该方式，可提高传感器的全局快门效率。
附图说明
[0017] 下面将结合附图及
实施例对本实用新型作进一步说明，附图中：
[0018] 图1是本实用新型实施例的结构示意图；
[0019] 图2是本实用新型实施例的平面布局图；
[0020] 图3是本实用新型实施例的结构示意图；
[0021] 图4是本实用新型实施例的结构示意图；
[0022] 图5是本实用新型实施例的一种光信号感测系统结构示意图；
[0023] 图6是本实用新型实施例的通过工作时序示意图。
具体实施方式
[0024] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0025] 如图1和图2所示，一种高动态范围背照式电荷域相关双采样全局图像传感器像素，包括：
[0026] 用于感测光信号生成电荷的光电二极管PD1，用于暂时存储光电二极管中产生的电荷的第一电荷存储单元CSE1、第二电荷存储单元CSE2和第三电荷存储单元CSE3，用于同步电荷存储单元中存储的电荷的数量的改变量的辅助电荷存储单元CSEA，浮置扩散区FD、位于辅助电荷存储单元CSEA和浮置扩散区FD之间用于控制电荷从辅助电荷存储单元CSEA往浮置扩散区FD转移的第一传输晶体管M1、位于电荷存储单元CSE1和浮置扩散区FD之间用于控制电荷从电荷存储单元CSE1往浮置扩散区FD转移的第二传输晶体管M2、位于光电二极管PD1和电荷存储单元CSE1之间用于控制电荷从光电二极管PD1往电荷存储单元CSE1 转移的第三传输晶体管M3、位于电荷存储单元CSE2和浮置扩散区FD之间用于控制电荷从电荷存储单元CSE2往浮置扩散区FD转移的第四传输晶体管M4、位于光电二极管PD1和电荷存储单元CSE2之间用于控制电荷从光电二极管PD1往电荷存储单元CSE2转移的第五传输晶体管M5、位于电荷存储单元CSE3和浮置扩散区FD之间用于控制电荷从电荷存储单元CSE3往浮置扩散区FD转移的第六传输晶体管M6、位于光电二极管PD1和电荷存储单元CSE3之间用于控制电荷从光电二极管PD1往电荷存储单元CSE3转移的第七传输晶体管M7、位于光电二极管PD1和像素电源VDD之间用于控制电荷从光电二极管PD1往像素电源VDD转移的第八传输晶体管M8、以及用于复位浮置扩散区的复位晶体管M9、用于读出浮置扩散区
电压的放大晶体管M10和一个行选晶体管M11。
[0027] 图3为本实用新型所提出的高动态范围背照式电荷域相关双采样全局快门图像传感器像素的另一种实施方式的原理图。在这个实施例中，像素内的电荷存储单元和辅助电荷存储单元同时具备电荷存储和电荷转移控制的功能。如图3 所示，在这个实施例中，本实用新型提出的像素包括：一个感测光信号的光电二极管PD1、三个暂时存储从光电二极管PD1往其转移的电荷并控制电荷从其往浮置扩散区FD转移的电荷存储单元CSE1、CSE2、CSE3、一个暂时存储电荷并控制电荷从其往浮置扩散区FD转移的辅助电荷存储单元CSEA、一个浮置扩散区 FD、一个位于光电二极管PD1和像素电源VDD之间用于控制电荷从第一光电二极管PD1往像素电源VDD转移的第一传输晶体管M1、一个用于复位浮置扩散区的复位晶体管M2、一个用于读出浮置扩散区电压的放大晶体管M3和一个行选晶体管M4。
[0028] 图4所示为本实用新型所提出的像素的又一种实施例的原理图。在这个实施例中，本实用新型提出的相邻像素之间可以共享包括辅助电荷存储单元在内的某些组成部分。如图4所示，在这个实施例中，本实用新型提出的像素包括：属于一个像素(像素A)的感测光信号的一个光电二极管PD1、属于一个像素(像素A)的暂时存储光电二极管PD1中产生的电荷的三个电荷存储单元CSE1、CSE2、 CSE3、属于一个像素(像素A)的一个辅助电荷存储单元CSEA、属于一个像素 (像素A)的一个浮置扩散区FD1、一个位于辅助电荷存储单元CSEA和浮置扩散区FD1之间用于控制电荷从辅助电荷存储单元CSEA往浮置扩散区FD1转移的第一传输晶体管M1、一个位于电荷存储单元CSE1和属于另一个像素(像素B) 的浮置扩散区FD2之间用于控制电荷从电荷存储单元CSE1往浮置扩散区FD2转移的第二传输晶体管M2、一个位于光电二极管PD1和电荷存储单元CSE1之间用于控制电荷从光电二极管PD1往电荷存储单元CSE1转移的第三传输晶体管M3、一个位于电荷存储单元CSE2和属于又一个像素(像素C)的浮置扩散区FD3之间用于控制电荷从电荷存储单元CSE2往浮置扩散区FD3转移的第二传输晶体管 M4、一个位于光电二极管PD1和电荷存储单元CSE2之间用于控制电荷从光电二极管PD1往电荷存储单元CSE2转移的第五传输晶体管M5、一个位于电荷存储单元CSE3和属于再一个像素(像素D)的浮置扩散区FD4之间用于控制电荷从电荷存储单元CSE3往浮置扩散区FD4转移的第六传输晶体管M6、一个位于光电二极管PD1和电荷存储单元CSE3之间用于控制电荷从光电二极管PD1往电荷存储单元CSE3转移的第七传输晶体管M7、一个位于光电二极管PD1和像素电源VDD 之间用于控制电荷从光电二极管PD1往像素电源VDD转移的第八传输晶体管M8、一个用于复位浮置扩散区FD1的复位晶体管M9、一个用于读出浮置扩散区FD1 电压的放大晶体管M10和一个行选晶体管M11。
[0029] 图5为由本实用新型所提出的像素和像素外的信号读取电路组成的一种光信号感测系统。为了便于描述，图中只画出了一个电荷存储单元CSE1。像素中的其他电荷存储单元中储存的电荷的数量可以通过和电荷存储单元CSE1相同的方式读出。像素外的信号读取电路包括4个采样保持电路SH1、SH2、SH3、SH4 和3个处理采样保持电路的
输出信号的减法电路。采样保持电路SH1、SH2的输出相减的结果同SH3、SH4的输出相减的结果相减，得到由本实用新型所提出的像素和像素外的信号读取电路组成的一种光信号感测系统的输出信号OUTR。
[0030] 图6通过工作时序来说明本实用新型所提出的像素的工作原理。为方便计，从像素的全局复位开始说明：在全局复位阶段，
控制信号RST、TG1和TG2置高以清空电荷存储单元CSE1和辅助电荷存储单元CSEA中的电荷，控制信号AB置高以清空光电二极管PD1中的电荷；在曝光阶段，由于
光电效应而产生的电荷存在于光电二极管PD1中；以第N行为例在读出阶段，控制信号SHT置高使得光电二极管PD1中的电荷转移至电荷存储单元CSE1中，然后控制信号RST置高以复位浮置扩散区FD的电压，然后控制信号S1置高使采样保持电路SH1采集当前状态下的像素
输出电压，然后控制信号TG1置高使得辅助电荷存储单元中 CSEA中的电荷转移至浮置扩散区FD，然后控制信号S2置高使采样保持电路SH2 采集当前状态下的像素输出电压，然后控制信号RST置高以复位浮置扩散区FD 的电压，然后控制信号S3置高使采样保持电路SH3采集当前状态下的像素输出电压，然后控制信号TG2置高使得电荷存储单元中CSE1中的电荷转移至浮置扩散区FD，然后控制信号S4置高使采样保持电路SH4采集当前状态下的像素输出电压。
[0031] 应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附
权利要求的保护范围。
