可变电阻存储器件
阅读：78发布：2020-05-11
专利汇可以提供可变电阻存储器件专利检索，专利查询，专利分析的服务。并且本公开涉及可变 电阻 存储器 件。所述可变电阻存储器件包括布置在衬底上的存储单元和位于存储单元之间的绝缘结构。每个所述存储单元包括竖直堆叠在所述衬底上的可变电阻图案和 开关 图案。所述绝缘结构包括位于所述存储单元之间的第一绝缘图案以及位于第一绝缘图案与每个所述存储单元之间的第二绝缘图案。所述第一绝缘图案包括与所述第二绝缘图案的材料不同的材料。，下面是可变电阻存储器件专利的具体信息内容。
1.一种可变电阻存储器件，包括：
存储单元，所述存储单元设置在衬底上，每个所述存储单元包括竖直堆叠在所述衬底上的可变电阻图案和开关图案；以及
绝缘结构，所述绝缘结构位于所述存储单元之间，
其中，所述绝缘结构包括：
第一绝缘图案，所述第一绝缘图案位于所述存储单元之间；以及
第二绝缘图案，所述第二绝缘图案位于所述第一绝缘图案与每个所述存储单元之间，其中，所述第一绝缘图案包括与所述第二绝缘图案的材料不同的材料。
2.根据权利要求1所述的可变电阻存储器件，其中，所述第二绝缘图案在所述第一绝缘图案与所述衬底之间延伸。
3.根据权利要求1所述的可变电阻存储器件，其中，所述第一绝缘图案包括碳元素和氧元素中的至少一种。
4.根据权利要求1所述的可变电阻存储器件，其中，所述第一绝缘图案包括抗蚀刻性大于所述第二绝缘图案的材料的抗蚀刻性的材料。
5.根据权利要求1所述的可变电阻存储器件，其中，所述绝缘结构还包括第三绝缘图案，所述第三绝缘图案位于所述第一绝缘图案上，
其中，所述第三绝缘图案设置在所述存储单元之间，并且
其中，所述第二绝缘图案在所述第三绝缘图案与每个所述存储单元之间延伸。
6.根据权利要求5所述的可变电阻存储器件，其中，所述第一绝缘图案包括与所述第三绝缘图案的材料不同的材料。
7.根据权利要求5所述的可变电阻存储器件，其中，所述第三绝缘图案包括与所述第二绝缘图案的材料相同的材料。
8.根据权利要求5所述的可变电阻存储器件，其中，所述第一绝缘图案具有朝向其内部凹陷的顶表面以及与所述凹陷的顶表面相对的底表面，
其中，所述第三绝缘图案覆盖所述第一绝缘图案的所述凹陷的顶表面，并且其中，所述第二绝缘图案沿所述第一绝缘图案的所述底表面延伸。
9.根据权利要求1所述的可变电阻存储器件，其中，每个所述存储单元还包括：
下电极，所述下电极连接到所述可变电阻图案；
连接电极，所述连接电极位于所述可变电阻图案与所述开关图案之间；以及上电极，所述上电极连接到所述开关图案。
10.根据权利要求1所述的可变电阻存储器件，其中，所述第一绝缘图案和所述第二绝缘图案是通过使用等离子体增强原子层沉积方法在400摄氏度或更低的温度下形成的，并且
其中，所述第一绝缘图案的厚度小于所述第二绝缘图案的厚度。
11.一种可变电阻存储器件，包括：
第一导线，所述第一导线在衬底上彼此间隔开；
存储单元，所述存储单元分别设置在所述第一导线上，其中，每个所述存储单元包括竖直堆叠在相应的一条所述第一导线上的可变电阻图案和开关图案；
第二导线，所述第二导线与所述第一导线相交并连接到所述存储单元；以及绝缘结构，所述绝缘结构位于所述存储单元之间，
其中，所述绝缘结构包括：
第一绝缘图案，所述第一绝缘图案位于所述存储单元之间；以及
第二绝缘图案，所述第二绝缘图案在所述第一绝缘图案与每个所述存储单元之间，其中，所述第一绝缘图案包括与所述第二绝缘图案的材料不同的材料。
12.根据权利要求11所述的可变电阻存储器件，还包括位于所述第一导线之间的下层间绝缘层，
其中，所述绝缘结构设置在所述下层间绝缘层上。
13.根据权利要求12所述的可变电阻存储器件，其中，所述第二绝缘图案在所述第一绝缘图案与所述下层间绝缘层之间延伸。
14.根据权利要求11所述的可变电阻存储器件，其中，所述绝缘结构还包括第三绝缘图案，所述第三绝缘图案位于所述第一绝缘图案上，
其中，所述第三绝缘图案设置在所述存储单元之间，并且
其中，所述第二绝缘图案在所述第三绝缘图案与每个所述存储单元之间延伸。
15.根据权利要求14所述的可变电阻存储器件，其中，所述第一绝缘图案包括与所述第三绝缘图案的材料不同的材料。
16.根据权利要求14所述的可变电阻存储器件，其中，所述第三绝缘图案包括与所述第二绝缘图案的材料相同的材料。
17.根据权利要求11所述的可变电阻存储器件，其中，所述第一绝缘图案包括含碳氮化硅、含碳氧化硅、氧化硅和氮氧化硅中的至少一种，
其中，所述第二绝缘图案包括氮化硅，并且
其中，所述第一绝缘图案的厚度小于所述第二绝缘图案的厚度。
18.根据权利要求11所述的可变电阻存储器件，其中，每个所述存储单元还包括设置在所述可变电阻图案与相应的一条所述第一导线之间的下电极，
其中，所述可变电阻图案设置在所述下电极与所述开关图案之间，
其中，所述第一绝缘图案设置在所述下电极的侧壁上，并且
其中，所述第二绝缘图案设置在所述第一绝缘图案与所述下电极的所述侧壁之间，并且延伸到所述可变电阻图案的侧壁上。
19.根据权利要求18所述的可变电阻存储器件，其中，所述第一绝缘图案延伸到所述可变电阻图案的所述侧壁上，并且
其中，所述第二绝缘图案设置在所述第一绝缘图案与所述可变电阻图案的所述侧壁之间。
20.根据权利要求18所述的可变电阻存储器件，其中，所述绝缘结构还包括第三绝缘图案，所述第三绝缘图案位于所述第一绝缘图案上，
其中，所述第三绝缘图案的至少一部分设置在所述可变电阻图案的所述侧壁上，并且其中，所述第二绝缘图案设置在所述第三绝缘图案与所述可变电阻图案的所述侧壁之间。
21.根据权利要求11所述的可变电阻存储器件，其中，所述可变电阻图案包括其相随温度在晶态与非晶态之间可逆地改变的材料。
22.根据权利要求11所述的可变电阻存储器件，其中，所述开关图案包括硫属元素化物材料，并且通过电极将所述可变电阻图案与所述第一导线或所述第二导线相连接。
23.一种可变电阻存储器件，包括：
多个存储单元，所述多个存储单元形成在衬底上，每一个所述存储单元包括开关图案以及形成在所述开关图案上方或下方的可变电阻图案；
第一绝缘结构，所述第一绝缘结构形成在所述多个存储单元中的第一对存储单元之间，并且包括：
第一绝缘图案，所述第一绝缘图案位于所述第一对存储单元之间；以及第二绝缘图案，所述第二绝缘图案位于所述第一绝缘图案与所述第一对存储单元中的每一个存储单元之间；以及
第二绝缘结构，所述第二绝缘结构形成在所述多个存储单元中的第二对存储单元之间，并且包括：
第三绝缘图案，所述第三绝缘图案位于所述第二对存储单元之间；以及第四绝缘图案，所述第四绝缘图案位于所述第三绝缘图案与所述第二对存储单元中的每一个存储单元之间，其中，所述第一绝缘图案和所述第三绝缘图案包括与所述第二绝缘图案和所述第四绝缘图案的材料不同的材料。
24.根据权利要求23所述的可变电阻存储器件，其中，所述第一绝缘图案和所述第三绝缘图案包括SiCN。
25.根据权利要求24所述的可变电阻存储器件，其中，所述第二绝缘图案和所述第四绝缘图案包括SiN。
可变电阻存储器件
[0001] 相关申请的交叉引用
技术领域
背景技术
[0004] 半导体存储器件可以分为易失性存储器件和非易失性存储器件。易失性 存储器件可能在其供电中断时丢失其存储的数据。例如，易失性存储器件可 以包括动态随机存取存储器(DRAM)器件和静态随机存取存储器(SRAM) 器件。与之相比，即使在其供电中断时，非易失性存储器件也可以保留其存 储的数据。例如，非易失性存储器件可以包括可编程ROM(PROM)、可擦 除PROM(EPROM)、电EPROM(EEPROM)和闪速存储器件。
[0005] 为了提供高性能和低功耗的半导体存储器件，已经开发了下一代半导体 存储器件(例如，磁随机存取存储器(MRAM)器件和相变随机存取存储器 (PRAM)器件)。这些下一代半导体存储器件的材料可以具有根据施加到其 上的电流或电压而变化的电阻值，并且即使在电流或电压中断时也可以保持 它们的电阻值。发明内容
[0006] 各种实施例可以提供具有改善的电特性的可变电阻存储器件及其制 造方法。
[0008] 在实施例的一个方面，可变电阻存储器件可以包括水平布置在衬底上 的存储单元，以及位于所述存储单元之间的绝缘结构。每个所述存储单元 可以包括竖直堆叠在所述衬底上的可变电阻图案和开关图案。所述绝缘结 构可以包括位于所述存储单元之间的第一绝缘图案，以及位于所述第一绝 缘图案与每个所述存储单元之间的第二绝缘图案。所述第一绝缘图案可以 包括与所述第二绝缘图案的材料不同的材料。
[0009] 在实施例的一个方面，可变电阻存储器件可以包括：第一导线，所述 第一导线在衬底上彼此间隔开；存储单元，所述存储单元分别设置在所述 第一导线上，其中，每个所述存储单元包括竖直堆叠在相应的一条所述第 一导线上的可变电阻图案和开关图案；第二导线，所述第二导线与所述第 一导线相交并连接到所述存储单元；以及绝缘结构，所述绝缘结构位于所 述存储单元之间，其中，所述绝缘结构包括：第一绝缘图案，所述第一绝 缘图案位于所述存储单元之间；以及第二绝缘图案，所述第二绝缘图案在 所述第一绝缘图案与每个所述存储单元之间，其中，所述第一绝缘图案包 括与所述第二绝缘图案的材料不同的材料。
[0010] 在实施例的一个方面，可变电阻存储器件，包括：多个存储单元，所 述多个存储单元形成在衬底上，每一个所述存储单元包括开关图案以及形 成在所述开关图案上方或下方的可变电阻图案；第一绝缘结构，所述第一 绝缘结构形成在所述多个存储单元中的第一对存储单元之间，并且包括： 第一绝缘图案，所述第一绝缘图案位于所述第一对存储单元之间；以及第 二绝缘图案，所述第二绝缘图案位于所述第一绝缘图案与所述第一对存储 单元中的每一个存储单元之间；以及第二绝缘结构，所述第二绝缘结构形 成在所述多个存储单元中的第二对存储单元之间，并且包括：第三绝缘图 案，所述第三绝缘图案位于所述第二对存储单元之间；以及第四绝缘图案， 所述第四绝缘图案位于所述第三绝缘图案与所述第二对存储单元中的每 一个存储单元之间，其中，所述第一绝缘图案和所述第三绝缘图案包括与 所述第二绝缘图案和所述第四绝缘图案的材料不同的材料。附图说明
[0011] 鉴于附图和所附的具体实施方式，本发明构思将变得更加明显。
[0012] 图1是示出了根据一些实施例的可变电阻存储器件的概念图。
[0013] 图2是示意性地示出了根据一些实施例的可变电阻存储器件的透视图。
[0014] 图3是示出了根据一些实施例的可变电阻存储器件的俯视图。
[0015] 图4A-图4B是分别沿图3中的线I-I'和II-II'截取的截面图。
[0016] 图5是图4B中的局部“A”的放大视图。
[0017] 图6A-图6B至图13A-图13B的截面图分别对应于沿图3中的线I-I'和 II-II'截取的截面图，示出了根据一些实施例的制造可变电阻存储器件的方法。
[0018] 图14是示出了根据一些实施例的用于形成填充绝缘结构和绝缘结构的 沉积装置的示例的概念图。
[0019] 图15A-图15B是分别沿图3中的线I-I'和II-II'截取的截面图，示出了根 据一些实施例的可变电阻存储器件。
[0020] 图16A是图15B中的局部“B”的放大视图。
[0022] 图17A-图17B至图21A-图21B的截面图分别对应于沿图3中的线I-I' 和II-II'截取的截面图，示出了根据一些实施例的制造可变电阻存储器件的方 法。
[0023] 图22A-图22B是分别沿图3中的线I-I'和II-II'截取的截面图，示出了根 据一些实施例的可变电阻存储器件。
[0024] 图23A是图22B中的局部“C”的放大视图。
[0025] 图23B是对应于图22B中的局部“C”的放大视图，示出了根据一些实 施例的可变电阻存储器件的修改示例。
[0026] 图24A-图24B至图30A-图30B的截面图分别对应于沿图3中的线I-I' 和II-II'截取的截面图，示出了根据一些实施例的制造可变电阻存储器件的方 法。
具体实施方式
[0027] 在下文中，将参考附图详细描述实施例。以下描述的实施例都是示例性 的，因此，本发明构思不限于下面公开的这些实施例，并且可以以各种其他 形式实现。
[0028] 应当理解，当元件或层被称为“在……上面”、“在……上方”、“在…… 上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一个元件或 层上面、上方、上、直接连接或耦接到另一元件或层，或可以存在中间元件 或中间层。与之相比，当一个元件被称为“直接在……之上”、“直接在…… 上方”、“直接在……上”、“直接连接到”或“直接耦接到”另一个元件或层 时，则不存在中间元件或中间层。相同的标号始终表示相同的元件。如本文 所使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。
[0029] 为了便于描述，在本文中可以使用空间相关术语，诸如“下面”、“下方”、 “下部”、“上面”、“上方”、“上部”等，来描述图中所示的一个元件或特征 与另一个(多个)元件或特征的关系。应当理解，除了图中所示的取向之外， 空间相关术语旨在包括使用或操作的器件的不同取向。例如，如果图中的器 件被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将被取 向成在其他元件或特征“上方”。因此，术语“下方”可以包括上方和下方的 取向。可以以其他方式对器件进行取向(旋转90度或以其他取向)，并且相 应地解释本文使用的空间相关术语。
[0030] 如本文所使用的，诸如“至少一个”的表述，当在所列元素之前时，修 饰所列的全部元素而不修饰列表中的单个元素。例如，“a、b和c中的至少 一个”的表述应理解为包括：仅a、仅b、仅c；a和b；a和c；b和c；或a、 b和c这三者。
[0031] 图1是示出了根据一些实施例的可变电阻存储器件的概念图。
[0032] 参考图1，可变电阻存储器件可以包括顺序堆叠在衬底100上的多个存 储单元堆栈MCA。每个存储单元堆栈MCA可以包括二维布置的多个存储单 元。可变电阻存储器件还可以包括设置在存储单元堆栈MCA之间并且用于 存储单元的写入、读取和/或擦除操作的导线。图1示出了五个存储单元堆栈 MCA。然而，实施例不限于此。
[0033] 图2是示意性地示出了根据一些实施例的可变电阻存储器件的透视图。
[0034] 图2示出了作为示例的一个存储单元堆栈MCA。然而，本发明构思的实施例 不限于此。
[0035] 参考图2，可以提供第一导线CL1和第二导线CL2。第一导线CL1可以 沿第一方向D1延伸，第二导线CL2可以沿与第一方向D1相交的第二方向 D2延伸。第二导线CL2可以在与第一方向D1和第二方向D2垂直的第三方 向D3上与第一导线CL1间隔开。存储单元堆栈MCA可以设置在第一导线 CL1与第二导线CL2之间。存储单元堆栈MCA可以包括分别设置在第一导 线CL1与第二导线CL2的相交点处的存储单元MC。这些存储单元MC可以 以二维方式布置以构成行和列。
[0036] 每个存储单元MC可以包括可变电阻图案VR和开关图案SW。可变电 阻图案VR和开关图案SW可以串联连接在与其连接的一对导线CL1和CL2 之间。例如，每个存储单元MC中包括的可变电阻图案VR和开关图案SW 可以串联连接在对应的一条第一导线CL1与对应的一条第二导线CL2之间。 在图2中，开关图案SW设置在可变电阻图案VR上。然而，本发明构思的 实施例不限于此。在某些实施例中，与图2不同，可变电阻图案VR可以设 置在开关图案SW上。
[0037] 图3是示出了根据一些实施例的可变电阻存储器件的俯视图。图4A-图 4B是分别沿图3中的线I-I'和II-II'截取的截面图，图5是图4B中的局部“A” 的放大视图。为了便于说明，将基于一个存储单元堆栈MCA来描述根据一 些实施例的可变电阻存储器件。
[0038] 参考图3和图4A-图4B，第一导线CL1和覆盖第一导线CL1的下层间 绝缘层110可以设置在衬底100上。第一导线CL1可以沿第一方向D1延伸， 并且可以在第二方向D2上彼此间隔开。第一方向D1和第二方向D2可以平 行于衬底100的顶表面100U，并且可以彼此相交。第一导线CL1可以设置 在下层间绝缘层110中，下层间绝缘层110可以暴露第一导线CL1的顶表面。 第一导线CL1的顶表面可以与下层间绝缘层110的顶表面基本上共面。第一 导线CL1可以包括金属(例如，铜、钨或铝)和/或金属氮化物(例如，氮化 钽、氮化钛或氮化钨)。例如，下层间绝缘层110可以包括氧化硅、氮化硅和 氮氧化硅中的至少一种。
[0039] 第二导线CL2可以设置在衬底100上以与第一导线CL1相交。第二导线 CL2可以沿第二方向D2延伸，并且可以在第一方向D1上彼此间隔开。第二 导线CL2可以在第三方向D3上与第一导线CL1间隔开。第三方向D3可以 垂直于衬底100的顶表面100U。第二导线CL2可以包括金属(例如，铜、 钨或铝)和/或金属氮化物(例如，氮化钽、氮化钛或氮化钨)。
[0040] 存储单元MC可以设置在第一导线CL1与第二导线CL2之间，并且可 以分别位于第一导线CL1和第二导线CL2的相交点处。多个存储单元MC 可以沿第一方向D1和第二方向D2以二维方式布置。多个存储单元MC可以 构成一个存储单元堆栈MCA。每个存储单元MC可以设置在对应的一条第一 导线CL1与对应的一条第二导线CL2之间。每个存储单元MC可以包括串 联连接在对应的第一导线CL1与对应的第二导线CL2之间的可变电阻图案 VR和开关图案SW。在一些实施例中，可变电阻图案VR可以具有局部地设 置在对应的第一导线CL1与对应的第二导线CL2的相交点处的岛状，开关图 案SW可以具有局部地设置在对应的第一导线CL1与对应的第二导线CL2 的相交点处的岛状。可变电阻图案VR可以设置在衬底100与开关图案SW 之间。然而，实施例不限于此。与图4不同，开关图案SW可以设置在衬底 100与可变电阻图案VR之间。
[0041] 可变电阻图案VR可以包括能够利用其电阻变化来存储信息(或数据) 的材料。例如，可变电阻图案VR可以包括这样的材料：其相可随温度在晶 态与非晶态之间可逆地改变。例如，可变电阻图案VR可以包括包含Te和 Se(即，硫族元素)中的至少一种以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、 Si、In、Ti、Ga、P、O和C中的至少一种的化合物。例如，可变电阻图案 VR可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、 SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe中的至少一种。又例如， 可变电阻图案VR可以具有其中包括Ge的层和不包括Ge的层交替且重复堆 叠的超晶格结构(例如，GeTe层和SbTe层交替且重复堆叠的结构)。
[0042] 开关图案SW可以是基于具有非线性I-V曲线(例如，S形I-V曲线)的 阈值开关现象的元件。例如，开关图案SW可以是具有双向特性的双向阈值 开关(OTS)元件。开关图案SW可以具有用于在晶态和非晶态之间进行相 变的相变温度，开关图案SW的相变温度高于可变电阻图案VR的相变温度。 因此，当操作根据实施例的可变电阻存储器件时，可变电阻图案VR的相可 以在晶态与非晶态之间可逆地改变，但是开关图案SW可以保持在基本非晶 态而未发生相变。在本说明书中，术语“基本非晶态”可以包括非晶态，并 且还可以包括在组件的一部分中局部地存在晶界或结晶部分的情况。
[0043] 开关图案SW可以包括硫属元素化物材料。硫属元素化物材料可以包括 含有硫族元素(例如Te和/或Se)以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、 S、Si、In、Ti、Ga和P中的至少一种的化合物。例如，硫属元素化物材料可 以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、 AsSeGe、AsTeGeSe、AsSeGeSi、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、 AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、SeTeGeSi、GeSbTeSe、 GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的至少一种。在一些实施 例中，开关图案SW还可以包括杂质，例如，C、N、B和O中的至少一种。
[0044] 每个存储单元MC还可以包括设置在可变电阻图案VR与对应的第一导 线CL1之间的下电极EP1。可变电阻图案VR可以通过下电极EP1电连接到 对应的第一导线CL1。参考图4A，在第一方向D1上彼此相邻的成对的存储 单元MC可以共享下电极EP1。例如，成对的存储单元MC的可变电阻图案 VR可以通过一个下电极EP1共同连接到对应的第一导线CL1。下电极EP1 可以包括分别连接到成对的存储单元MC的可变电阻图案VR的竖直部分VP， 以及在成对的存储单元MC之间的对应的第一导线CL1上水平延伸的水平部 分HP。水平部分HP可以沿着对应的第一导线CL1的顶表面在成对的存储单 元MC之间延伸，并且可以将竖直部分VP彼此连接。当在截面图中观察时， 下电极EP1可以具有U形。下电极EP1可以是对可变电阻图案VR进行加热 以改变可变电阻图案VR的相的加热电极。下电极EP1可以包括电阻率大于 第一导线CL1和第二导线CL2的电阻率的材料。例如，下电极EP1可以包 括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、 WSiN、TaN、TaCN、TaSiN和TiO中的至少一种。
[0045] 每个存储单元MC可以包括位于可变电阻图案VR与开关图案SW之间 的连接电极EP2。连接电极EP2可以与下电极EP1间隔开，并且可变电阻图 案VR介于连接电极EP2与下电极EP1之间。连接电极EP2可以电连接可变 电阻图案VR和开关图案SW，并且可以防止可变电阻图案VR与开关图案 SW直接接触。例如，连接电极EP2可以包括W、Ti、Al、Cu、C、CN、TiN、 TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少 一种。
[0046] 每个存储单元MC可以包括设置在开关图案SW和对应的第二导线CL2 之间的上电极EP3。开关图案SW可以通过上电极EP3电连接到对应的第二 导线CL2。上电极EP3可以与连接电极EP2间隔开，并且开关图案SW介于 电极EP3与连接电极EP2之间。在一些实施例中，上电极EP3可以具有局部 设置在对应的第一导线CL1与对应的第二导线CL2的相交点处的岛状。例如， 上电极EP3可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、 WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的至少一种。
[0047] 间隔物SR可以设置在下电极EP1的竖直部分VP之间。间隔物SR可以 设置在竖直部分VP的面向彼此的侧壁上，并且可以沿着下电极EP1的水平 部分HP的顶表面延伸。当在截面图中观察时，间隔物SR可以具有U形。 水平部分HP可以在共同连接到一对存储单元MC的间隔物SR与对应的第一 导线CL1的顶表面之间延伸。间隔物SR可以包括多晶硅或氧化硅。
[0048] 填充绝缘结构130可以设置在成对的存储单元MC之间。填充绝缘结构 130可以设置在下电极EP1的竖直部分VP之间。间隔物SR可以设置在每个 竖直部分VP与填充绝缘结构130之间，以及水平部分HP与填充绝缘结构 130之间。填充绝缘结构130可以在成对的存储单元MC的可变电阻图案VR 之间，以及成对的存储单元MC的连接电极EP2之间延伸。填充绝缘结构130 可以包括：位于成对的存储单元MC之间的第一填充绝缘图案134，以及设 置在第一填充绝缘图案134与成对的存储单元MC中的每一个存储单元之间 的第二填充绝缘图案132。第一填充绝缘图案134可以设置在下电极EP1的 竖直部分VP之间，并且可以在成对的存储单元MC的可变电阻图案VR之 间以及在成对的存储单元MC的连接电极EP2之间延伸。
第二填充绝缘图案 132可以设置在第一填充绝缘图案134与每个竖直部分VP之间，以及第一填 充绝缘图案134与水平部分HP之间。间隔物SR可以设置在每个竖直部分VP与第二填充绝缘图案132之间，以及水平部分HP与第二填充绝缘图案132 之间。第二填充绝缘图案132可以在第一填充绝缘图案134与成对的存储单 元MC中的每一个存储单元的可变电阻图案VR之间，以及第一填充绝缘图 案134与成对的存储单元MC中的每一个存储单元的连接电极EP2之间延伸。 当在截面图中观察时，第二填充绝缘图案132可以具有U形。
第二填充绝缘图案 132可以设置在第一填充绝缘图案134与每个竖直部分VP之间，以及第一填 充绝缘图案134与水平部分HP之间。间隔物SR可以设置在每个竖直部分VP与第二填充绝缘图案132之间，以及水平部分HP与第二填充绝缘图案132 之间。第二填充绝缘图案132可以在第一填充绝缘图案134与成对的存储单 元MC中的每一个存储单元的可变电阻图案VR之间，以及第一填充绝缘图 案134与成对的存储单元MC中的每一个存储单元的连接电极EP2之间延伸。 当在截面图中观察时，第二填充绝缘图案132可以具有U形。
[0049] 第一填充绝缘图案134可以包括与第二填充绝缘图案132的材料不同的 材料。第一填充绝缘图案134可以包括抗蚀刻性大于第二填充绝缘图案132 的抗蚀刻性的材料。第一填充绝缘图案134可以包括碳元素和氧元素中的至 少一种。例如，第一填充绝缘图案134可以包括含碳氮化硅(例如，SiCN)、 含碳氧化硅(例如，SiOC)、氧化硅和氮氧化硅中的至少一种，第二填充绝 缘图案132可以包括氮化硅。在一些实施例中，第一填充绝缘图案134的厚 度134T可以小于第二填充绝缘图案132的厚度132T。在其他实施例中，第 一填充绝缘图案134的厚度134T可以大于第二填充绝缘图案132的厚度132T。
[0050] 绝缘结构140可以设置在下层间绝缘层110上，并且可以沿第一方向D1 延伸。绝缘结构140可以在第二方向D2上彼此间隔开。每个绝缘结构140 可以设置在位于彼此相邻的一对第一导线CL1之间的下层间绝缘层110上。 每个绝缘结构140可以设置在沿第二方向D2彼此相邻的一对存储单元MC 之间。
[0051] 参考图4B和图5，每个绝缘结构140可以包括：位于成对的存储单元 MC之间的第一绝缘图案144，以及设置在第一绝缘图案144与成对的存储单 元MC中的每一个存储单元之间的第二绝缘图案142。第二绝缘图案142可 以在第一绝缘图案144与下层间绝缘层110之间延伸。当在沿第二方向D2 的截面图中观察时，第二绝缘图案142可以具有U形。
[0052] 第一绝缘图案144可以设置在成对的存储单元MC的下电极EP1之间， 并且可以在成对的存储单元MC的可变电阻图案VR之间以及成对的存储单 元MC的连接电极EP2之间延伸。第一绝缘图案144可以设置在成对的存储 单元MC中的每一个存储单元的下电极EP1的一个侧壁EP1_S上，并且可以 延伸到成对的存储单元MC中的每一个存储单元的可变电阻图案VR的一个 侧壁VR_S和连接电极EP2的一个侧壁EP2_S上。第二绝缘图案142可以设 置在第一绝缘图案144与成对的存储单元MC中的每一个存储单元的下电极 EP1的侧壁EP1_S之间，并且可以在第一绝缘图案144与成对的存储单元 MC中的每一个存储单元的可变电阻图案VR的侧壁VR_S之间，以及在第 一绝缘图案144与成对的存储单元MC中的每一个存储单元的连接电极EP2 的侧壁EP2_S之间延伸。
[0053] 下层间绝缘层110可以具有朝向其内部凹陷的顶表面110Ur。绝缘结构 140可以设置在下层间绝缘层110的凹陷的顶表面110Ur上。第二绝缘图案 142可以设置在下层间绝缘层110的凹陷的顶表面110Ur与第一绝缘图案144 的底表面144B之间，并且可以沿着下层间绝缘层110的凹陷的顶表面110Ur 和第一绝缘图案144的底表面144B延伸。在一些实施例中，第一绝缘图案 144可以包括形成在其中的空隙(或接缝)200。空隙200可以沿第三方向 D3延伸。
[0054] 第一绝缘图案144可以包括与第二绝缘图案142的材料不同的材料。第 一绝缘图案144可以包括抗蚀刻性大于第二绝缘图案142的抗蚀刻性的材料。 第一绝缘图案144可以包括碳元素和氧元素中的至少一种。例如，第一绝缘 图案144可以包括含碳氮化硅(例如，SiCN)、含碳氧化硅(例如，SiOC)、 氧化硅和氮氧化硅中的至少一种，第二绝缘图案142可以包括氮化硅。在一 些实施例中，第一绝缘图案144的厚度144T可以小于第二绝缘图案142的 厚度142T。在其他实施例中，第一绝缘图案144的厚度144T可以大于第二 绝缘图案142的厚度142T。
[0055] 再次参考图3和图4A-图4B，模制层120可以设置在第一导线CL1与第 二导线CL2之间，并且可以覆盖第一导线CL1的顶表面。模制层120可以覆 盖每个存储单元MC的下电极EP1、可变电阻图案VR和连接电极EP2。填 充绝缘结构130和绝缘结构140可以设置在模制层120中。模制层120的顶 表面120U可以与填充绝缘结构130的顶表面130U和绝缘结构140的顶表面 140U基本上共面。例如，模制层120可以包括氧化硅、氮化硅和氮氧化硅中 的至少一种。上层间绝缘层150可以设置在模制层120、填充绝缘结构130 和绝缘结构140上。上层间绝缘层150可以覆盖模制层120的顶表面120U、 填充绝缘结构130的顶表面130U和绝缘结构140的顶表面140U。上层间绝 缘层150可以覆盖每个存储单元MC的开关图案SW和上电极EP3。例如， 上层间绝缘层150可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。第二 导线CL2可以设置在上层间绝缘层150上。
[0056] 图6A-图6B至图13A-图13B的截面图分别对应于沿图3中的线I-I'和 II-II'截取的截面图，示出了根据一些实施例的制造可变电阻存储器件的方法。 图14是示出了根据一些实施例的用于形成填充绝缘结构和绝缘结构的沉积 装置的示例的概念图。在下文中，为了便于说明，将省略或简要地提及与参 考图1至图5提到的相同特征的描述。
[0057] 参考图3和图6A-图6B，可以在衬底100上形成第一导线CL1和下层间 绝缘层110。第一导线CL1可以沿第一方向D1延伸，并且可以在第二方向 D2上彼此间隔开。下层间绝缘层110可以形成为覆盖第一导线CL1，并且可 以暴露第一导线CL1的顶表面。可以在下层间绝缘层110和第一导线CL1 的顶表面上形成模制层120。模制层120可以包括例如氮化硅。可以在模制 层120中形成第一沟槽T1。第一沟槽T1可以形成为与第一导线CL1相交。 第一沟槽T1可以沿第二方向D2延伸，并且可以在第一方向D1上彼此间隔 开。每个第一沟槽T1可以暴露第一导线CL1的顶表面的一部分和下层间绝 缘层110的顶表面的一部分，第一导线CL1和下层间绝缘层110在第二方向 D2上交替布置。
[0058] 参考图3和图7A-图7B，可以在模制层120上形成下电极层160，以部 分地填充每个第一沟槽T1。下电极层160可以以基本均匀的厚度覆盖每个第 一沟槽T1的内表面。可以在下电极层160上形成间隔物层162，以部分地填 充每个第一沟槽T1。间隔物层162可以以基本均匀的厚度覆盖下电极层160。 下电极层160可以设置在间隔物层162与每个第一沟槽T1的内表面之间， 并且可以在模制层120与间隔物层162之间延伸。
[0059] 可以在间隔物层162上形成填充绝缘层130L，以填充每个第一沟槽T1 的剩余部分。间隔物层162可以设置在下电极层160与填充绝缘层130L之 间。填充绝缘层130L可以包括第一填充绝缘层134L、第二填充绝缘层132L 和第三填充绝缘层136L。第二填充绝缘层132L可以形成在间隔物层162上， 以部分地填充每个第一沟槽T1。第一填充绝缘层134L可以形成在第二填充 绝缘层132L上，以填充每个第一沟槽T1的剩余部分。第二填充绝缘层
132L 可以设置在间隔物层162与第一填充绝缘层134L之间。可以形成第三填充 绝缘层
136L以覆盖第一填充绝缘层134L。第一填充绝缘层134L可以设置在 第二填充绝缘层132L与第三填充绝缘层136L之间。
132L 可以设置在间隔物层162与第一填充绝缘层134L之间。可以形成第三填充 绝缘层
136L以覆盖第一填充绝缘层134L。第一填充绝缘层134L可以设置在 第二填充绝缘层132L与第三填充绝缘层136L之间。
[0060] 第一填充绝缘层134L可以包括与第二填充绝缘层132L的材料和第三填 充绝缘层136L的材料不同的材料。第一填充绝缘层134L可以包括抗蚀刻性 大于第二填充绝缘层
132L的抗蚀刻性和第三填充绝缘层136L的抗蚀刻性的 材料。例如，第二填充绝缘层132L和第三填充绝缘层136L可以包括氮化硅， 第一填充绝缘层134L可以包括含碳氮化硅(例如，SiCN)、含碳氧化硅(例 如，SiOC)、氧化硅和氮氧化硅中的至少一种。第一填充绝缘层134L、第二 填充绝缘层132L和第三填充绝缘层136L可以通过例如等离子体增强原子层 沉积(等离子体增强ALD)方法形成，并且可以在约400摄氏度或更低的温 度下沉积。
132L的抗蚀刻性和第三填充绝缘层136L的抗蚀刻性的 材料。例如，第二填充绝缘层132L和第三填充绝缘层136L可以包括氮化硅， 第一填充绝缘层134L可以包括含碳氮化硅(例如，SiCN)、含碳氧化硅(例 如，SiOC)、氧化硅和氮氧化硅中的至少一种。第一填充绝缘层134L、第二 填充绝缘层132L和第三填充绝缘层136L可以通过例如等离子体增强原子层 沉积(等离子体增强ALD)方法形成，并且可以在约400摄氏度或更低的温 度下沉积。
[0061] 详细地，参考图7A-图7B和图14，第二填充绝缘层132L的形成可以包 括将具有间隔物层162的衬底100提供到沉积装置1000的腔室1100中。腔 室1100可以包括彼此不同的第一区域R1、第二区域R2、第三区域R3和第 四区域R4。可以移动衬底100以顺序地穿过第一至第四区域R1、R2、R3和 R4。可以将衬底100提供在腔室1100的第一区域R1中，并且可以将第一源 气体SG1提供到衬底100上。第一源气体SG1可以是含硅气体(例如，二氯 硅烷(DCS))。由于提供了第一源气体SG1，所以可以在衬底100上形成源 极层(例如，硅层)。可以将衬底100从第一区域R1移动到第二区域R2，然 后可以从第二区域R2移动到第三区域R3。可以在第二区域R2和第三区域 R3中将等离子体PL(例如，氢等离子体)提供到衬底100上，因此可以通 过等离子体PL去除源极层中的杂质(例如，氯)。可以将衬底100从第三区 域R3移动到第四区域R4，并且可以在第四区域R4中将第二源气体SG2提 供到衬底100上。第二源气体SG2可以是含氮气体(例如，NH3)。可以通过 源极层与第二源气体SG2的反应在衬底100上形成第二填充绝缘层132L。
[0062] 第一填充绝缘层134L的形成可以包括将具有第二填充绝缘层132L的衬 底100提供到沉积装置1000的腔室1100中。可以将衬底100提供到腔室1100 的第一区域R1中，并且可以将第一源气体SG1提供到衬底100上。第一源 气体SG1可以是含硅气体。由于提供了第一源气体SG1，所以可以在衬底100 上形成源极层。可以将衬底100从第一区域R1移动到第二区域R2，然后可 以从第二区域R2移动到第三区域R3。可以在第二区域R2和第三区域R3中 将等离子体PL提供到衬底100上，因此可以通过等离子体PL去除源极层中 的杂质。可以将衬底100从第三区域R3移动到第四区域R4，并且可以在第 四区域R4中将第二源气体SG2和第三源气体SG3中的至少一者提供到衬底 100上。第二源气体SG2可以是含氮气体，第三源气体SG3可以是含有碳和 氧中的至少一种的气体，例如，C2H4O2。可以通过源极层与第二源气体SG2 和第三源气体SG3中的至少一者的反应，在衬底100上形成第一填充绝缘层 134L。
[0063] 第三填充绝缘层136L的形成可以包括将具有第一填充绝缘层134L的衬 底100提供到沉积装置1000的腔室1100中。第三填充绝缘层136L可以通过 与第二填充绝缘层132L基本相同的方法形成。在通过等离子体增强ALD方 法在约400摄氏度或更低的温度下形成第一填充绝缘层134L、第二填充绝缘 层132L和第三填充绝缘层136L的情况下，第一填充绝缘层134L的沉积速 率可以小于第二填充绝缘层132L的沉积速率和第三填充绝缘层136L的沉积 速率。在这种情况下，为了改善可变电阻存储器件的大规模生产，第一填充 绝缘层134L的厚度可以形成为比第二充绝缘层132L的厚度和第三填充绝缘 层136L的厚度薄。因此，如参考图4A所描述的，第一填充绝缘图案134的 厚度134T可以小于第二填充绝缘图案
132的厚度132T。
132的厚度132T。
[0064] 参考图3和图8A-图8B，可以对填充绝缘层130L执行平坦化工艺。可 以执行平坦化工艺直到暴露出模制层120的顶表面。可以通过平坦化工艺顺 序地对填充绝缘层130L、间隔物层162和下电极层160进行平坦化。通过平 坦化工艺，可以将第一填充绝缘层134L的剩余部分、第二填充绝缘层132L 的剩余部分、间隔物层162的剩余部分和下电极层160的剩余部分局部地保 留在每个第一沟槽T1中。在一些实施例中，可以通过平坦化工艺去除第三 填充绝缘层136L。
[0065] 参考图3和图9A-图9B，可以在模制层120中形成与第一沟槽T1相交 的第二沟槽T2。第二沟槽T2可以沿第一方向D1延伸，并且可以在第二方 向D2上彼此间隔开。每个第二沟槽T2可以暴露在第二方向D2上彼此相邻 的成对的第一导线CL1之间的下层间绝缘层110。可以通过对模制层120以 及第一填充绝缘层134L的剩余部分、第二填充绝缘层132L的剩余部分、间 隔物层162的剩余部分和下电极层160的剩余部分进行图案化来形成第二沟 槽T2。在一些实施例中，如图5所示，当形成第二沟槽T2时，可以使成对 的第一导线CL1之间的下层间绝缘层110的上部凹陷。因此，下层间绝缘层 110可以具有朝向其内部凹陷的顶表面110Ur。在这种情况下，下电极层160 的剩余部分可以被充分地蚀刻以防止分隔开的下电极EP1之间电短路。
[0066] 下电极层160的剩余部分可以被第二沟槽T2划分成在第二方向D2上彼 此间隔开的下电极EP1，间隔物层162的剩余部分可以被第二沟槽T2划分成 在第二方向D2上彼此间隔开的间隔物SR。第一填充绝缘层134L的剩余部 分可以被第二沟槽T2划分成在第二方向D2上彼此间隔开的第一填充绝缘图 案134，第二填充绝缘层132L的剩余部分可以被第二沟槽T2划分成在第二 方向D2上彼此间隔开的第二填充绝缘图案132。每个第一填充绝缘图案134 和每个第二填充绝缘图案132可以构成填充绝缘结构130。
[0067] 参考图3和图10A-图10B，可以在模制层120上形成绝缘层140L以填 充第二沟槽T2。绝缘层140L可以包括第一绝缘层144L、第二绝缘层142L 和第三绝缘层146L。第二绝缘层142L可以形成在模制层120上，以部分地 填充每个第二沟槽T2。第二绝缘层142L可以形成为以基本均匀的厚度覆盖 每个第二沟槽T2的内表面。第一绝缘层144L可以形成在第二绝缘层142L 上，以填充每个第二沟槽T2的剩余部分。可以形成第三绝缘层146L以覆盖 第一绝缘层144L。第一绝缘层144L可以设置在第二绝缘层142L与第三绝缘 层146L之间。
[0068] 第一绝缘层144L可以包括与第二绝缘层142L的材料和第三绝缘层146L 的材料不同的材料。第一绝缘层144L可以包括抗蚀刻性大于第二绝缘层142L 的抗蚀刻性和第三绝缘层146L的抗蚀刻性的材料。例如，第二绝缘层142L 和第三绝缘层146L可以包括氮化硅，第一绝缘层144L可以包括含碳氮化硅 (例如，SiCN)、含碳氧化硅(例如，SiOC)、氧化硅和氮氧化硅中的至少一 种。第一绝缘层144L、第二绝缘层142L和第三绝缘层146L可以通过例如等 离子体增强ALD方法形成，并且可以在约400摄氏度或更低的温度下沉积。
[0069] 详细地，参考图10A-图10B和图14，第二绝缘层142L的形成可以包括 将具有第二沟槽T2的衬底100提供到沉积装置1000的腔室1100中。衬底 100可以提供到腔室1100的第一区域R1中，并且可以将第一源气体SG1提 供到衬底100上。第一源气体SG1可以是含硅气体。由于提供了第一源气体 SG1，所以可以在衬底100上形成源极层。可以将衬底100从第一区域R1移 动到第二区域R2，然后可以从第二区域R2移动到第三区域R3。可以在第二 区域R2和第三区域R3中将等离子体PL提供到衬底100上，因此可以通过 等离子体PL去除源极层中的杂质。可以将衬底100从第三区域R3移动到第 四区域R4，并且可以在第四区域R4中将第二源气体SG2提供到衬底100上。 第二源气体SG2可以是含氮气体。可以通过源极层与第二源气体SG2的反应 在衬底100上形成第二绝缘层142L。
[0070] 第一绝缘层144L的形成可以包括将具有第二绝缘层142L的衬底100提 供到沉积装置1000的腔室1100中。可以将衬底100提供到腔室1100的第一 区域R1中，并且可以将第一源气体SG1提供到衬底100上。第一源气体SG1 可以是含硅气体。由于提供了第一源气体SG1，所以可以在衬底100上形成 源极层。可以将衬底100从第一区域R1移动到第二区域R2，然后可以从第 二区域R2移动到第三区域R3。可以在第二区域R2和第三区域R3中将等离 子体PL提供到衬底100上，因此可以通过等离子体PL去除源极层中的杂质。 可以将衬底100从第三区域R3移动到第四区域R4，并且可以在第四区域R4 中将第二源气体SG2和第三源气体SG3中的至少一者提供到衬底100上。第 二源气体SG2可以是含氮气体，第三源气体SG3可以是包含碳和氧中的至少 一种的气体。可以通过源极层与第二源气体SG2和第三源气体SG3中的至少 一者的反应在衬底100上形成第一绝缘层144L。
[0071] 第三绝缘层146L的形成可以包括将具有第一绝缘层144L的衬底100提 供到沉积装置1000的腔室1100中。第三绝缘层146L可以通过与第二绝缘层 142L基本相同的方法形成。在通过等离子体增强ALD方法在约400摄氏度 或更低的温度下形成第一绝缘层144L、第二绝缘层142L和第三绝缘层146L 的情况下，第一绝缘层144L的沉积速率可以小于第二绝缘层144L的沉积速 率和第三绝缘层146L的沉积速率。在这种情况下，为了改善可变电阻存储 器件的大规模生产，第一绝缘层144L的厚度可以形成为比第二绝缘层142L 的厚度和第三绝缘层146L的厚度薄。因此，如参考图4B所描述的，第一绝 缘图案144的厚度144T可以小于第二绝缘图案142的厚度142T。
[0072] 再次参考图3和图10A-图10B，第一绝缘层144L可以形成为完全填充 每个第二沟槽T2的剩余部分。然而，实施例不限于此。如图5所示，在形 成第一绝缘层144L期间，可以在每个第二沟槽T2中的第一绝缘层144L中 形成空隙200。
[0073] 参考图3和图11A-图11B，可以对绝缘层140L执行平坦化工艺。可以 执行平坦化工艺直到暴露出模制层120的顶表面。通过平坦化工艺，可以去 除第三绝缘层146L，并且可以将第一绝缘层144L的剩余部分和第二绝缘层 142L的剩余部分局部地保留在每个第二沟槽T2中。可以通过平坦化工艺在 多个第二沟槽T2中分别形成多个绝缘结构140。每个绝缘结构140可以包括： 设置在每个第二沟槽T2中的第一绝缘图案144、以及设置在第一绝缘图案 144与每个第二沟槽T2的内表面之间的第二绝缘图案142。第一绝缘图案144 可以对应于保留在每个第二沟槽T2中的第一绝缘层144L的剩余部分，第二 绝缘图案142可以对应于保留在每个第二沟槽T2中的第二绝缘层142L的剩 余部分。
[0074] 参考图3和图12A-图12B，可以在模制层120中形成凹陷区域RR。凹 陷区域RR可以通过去除下电极EP1的上部和间隔物SR的上部来形成。例 如，凹陷区域RR的形成可以包括执行湿法蚀刻工艺来蚀刻下电极EP1的上 部和间隔物SR的上部。第一填充绝缘图案134对湿法蚀刻工艺的抗蚀刻性 可以大于第二填充绝缘图案132对湿法蚀刻工艺的抗蚀刻性。换句话说，在 湿法蚀刻工艺中，第一填充绝缘图案134的蚀刻速率可以小于第二填充绝缘 图案132的蚀刻速率。因此，在湿法蚀刻工艺期间，可以减小或最小化填充 绝缘结构130的损失。另外，第一绝缘图案144对湿法蚀刻工艺的抗蚀刻性 可以大于第二绝缘图案142对湿法蚀刻工艺的抗蚀刻性。换句话说，在湿法 蚀刻工艺中，第一绝缘图案144的蚀刻速率可以小于第二绝缘图案142的蚀 刻速率。因此，在湿法蚀刻工艺期间，可以减小或最小化绝缘结构140的损 失。凹陷区域RR可以暴露填充绝缘结构130的侧壁和绝缘结构140的侧壁。 凹陷区域RR可以在第一方向D1和第二方向D2上彼此间隔开。
[0075] 参考图3和图13A-图13B，可以在多个凹陷区域RR中分别形成多个可 变电阻图案VR。每个可变电阻图案VR可以形成为填充每个凹陷区域RR的 一部分(例如，每个凹陷区域RR的下部)。可以在多个凹陷区域RR中分别 形成多个连接电极EP2，并且每个连接电极EP2可以形成为填充每个凹陷区 域RR的剩余部分(例如，每个凹陷区域RR的上部)。连接电极EP2可以分 别形成在可变电阻图案VR上。
[0076] 再次参考图3和图4A-图4B，可以在模制层120上形成开关图案SW。 可以在多个连接电极EP2上分别形成多个开关图案SW。可以在多个开关图 案SW上分别形成多个上电极EP3。可以在模制层120上形成上层间绝缘层 150，以覆盖开关图案SW和上电极EP3。上层间绝缘层150可以覆盖填充绝 缘结构130的顶表面130U和绝缘结构140的顶表面140U。可以在上层间绝 缘层150上形成第二导线CL2。第二导线CL2可以沿第二方向D2延伸，并 且可以在第一方向D1上彼此间隔开。
[0077] 当在衬底100上堆叠参考图1和图2描述的存储单元堆栈MCA时，可 以在相对低的温度下沉积上部的存储单元堆栈MCA中的存储单元MC之间 的绝缘层，以防止被设置在下部的存储单元堆栈MCA中的可变电阻图案VR 和/或开关图案SW的劣化。当在低温下沉积绝缘层时，在形成凹陷区域RR 的湿法蚀刻工艺期间，绝缘层的抗蚀刻性可能相对减弱。在这种情况下，在 湿法蚀刻工艺期间可能增加绝缘层的损失，因此在分别形成在彼此相邻的凹 陷区域RR中的可变电阻图案VR(或连接电极EP2)之间可能出现缺陷(例 如，桥接)。
[0078] 然而，根据实施例，填充绝缘结构130和绝缘结构140可以设置在存储 单元MC之间。可以使用在相对低的温度(例如，约400摄氏度或更低的温 度)下执行的沉积工艺来形成填充绝缘结构130和绝缘结构140。因此，可 以使设置在下层存储单元堆栈MCA中的可变电阻图案VR和/或开关图案SW 的劣化最小化。另外，在形成凹陷区域RR的湿法蚀刻工艺中，第一填充绝 缘图案134的抗蚀刻性可以大于第二填充绝缘图案132的抗蚀刻性，并且在 湿法蚀刻工艺中，第一绝缘图案144的抗蚀刻性可以大于第二绝缘图案142 的抗蚀刻性。因此，在湿法蚀刻工艺期间，可以减少或最小化填充绝缘结构 130和绝缘结构140的损失。因此，可以最小化分别形成在彼此相邻的凹陷 区域RR中的可变电阻图案VR(或连接电极EP2)之间的缺陷的出现。因此， 可以提供具有改善的电特性并且缺陷最小化的可变电阻存储器件及其制造方 法。
[0079] 图15A-图15B是分别沿图3中的线I-I'和II-II'截取的截面图，示出了根 据一些实施例的可变电阻存储器件。图16A是图15B中的局部“B”的放大 视图。在下文中，为了便于说明，将主要描述本实施例与上述图1至图5的 实施例之间的不同之处。
[0080] 参考图3和图15A，填充绝缘结构130可以包括：位于在第一方向D1 上彼此相邻的成对的存储单元MC之间的第一填充绝缘图案134、设置在第 一填充绝缘图案134与成对的存储单元MC中的每一个存储单元之间的第二 填充绝缘图案132、以及位于第一填充绝缘图案134上的第三填充绝缘图案 136。第三填充绝缘图案136可以设置在成对的存储单元MC之间，第二填充 绝缘图案132可以在第三填充绝缘图案136与成对的存储单元MC中的每一 个存储单元之间延伸。
[0081] 第一填充绝缘图案134可以设置在下电极EP1的竖直部分VP之间，并 且可以在成对的存储单元MC的可变电阻图案VR之间延伸。第三填充绝缘 图案136可以设置在成对的存储单元MC的连接电极EP2之间，并且可以在 成对的存储单元MC的可变电阻图案VR之间延伸，以便与第一填充绝缘图 案134接触。第二填充绝缘图案132可以设置在第一填充绝缘图案134与每 个竖直部分VP之间，以及第一填充绝缘图案134与水平部分HP之间。第二 填充绝缘图案132可以在第一填充绝缘图案134与成对的存储单元MC中的 每一个存储单元的可变电阻图案VR之间、在第三填充绝缘图案136与成对 的存储单元MC中的每一个存储单元的可变电阻图案VR之间、以及第三填 充绝缘图案136与成对的存储单元MC中的每一个存储单元的连接电极EP2 之间延伸。
[0082] 第一填充绝缘图案134可以包括与第三填充绝缘图案136的材料不同的 材料。第二填充绝缘图案132和第三填充绝缘图案136可以包括相同的材料。 第一填充绝缘图案134可以包括抗蚀刻性大于第二填充绝缘图案132的抗蚀 刻性和第三填充绝缘图案136的抗蚀刻性的材料。例如，第一填充绝缘图案 134可以包括含碳硅氮化硅(例如，SiCN)、含碳氧化硅(例如，SiOC)、氧 化硅和氮氧化硅中的至少一种，第二填充绝缘图案132和第三填充绝缘图案 136可以包括氮化硅。
[0083] 参考图3和图15B，每个绝缘结构140可以包括：位于在第二方向D2 上彼此相邻的成对的存储单元MC之间的第一绝缘图案144、设置在第一绝 缘图案144与成对的存储单元MC的每一个存储单元之间的第二绝缘图案 142、以及在第一绝缘图案144上的第三绝缘图案146。第三绝缘图案146可 以设置在成对的存储单元MC之间，第二绝缘图案142可以在第三绝缘图案 146与成对的存储单元MC的每一个存储单元之间延伸。第二绝缘图案142 可以在第一绝缘图案144与下层间绝缘层110之间延伸。
[0084] 第一绝缘图案144可以设置在成对的存储单元MC的下电极EP1之间， 并且可以在成对的存储单元MC的可变电阻图案VR之间延伸。第一绝缘图 案144可以设置在成对的存储单元MC中的每一个存储单元的下电极EP1的 一个侧壁EP1_S上，并且可以延伸到成对的存储单元MC中的每一个存储单 元的可变电阻图案VR的一个侧壁VR_S上。第三绝缘图案146可以设置在 成对的存储单元MC的连接电极EP2之间，并且可以在成对的存储单元MC 的可变电阻图案VR之间延伸，以与第一绝缘图案144接触。第三绝缘图案 146可以设置在成对的存储单元MC中的每一个存储单元的连接电极EP2的 一个侧壁EP2_S上，并且可以延伸到成对的存储单元MC中的每一个存储单 元的可变电阻图案VR的侧壁VR_S上，以与第一绝缘图案144接触。第二 绝缘图案142可以设置在第一绝缘图案144与成对的存储单元MC中的每一 个存储单元的下电极EP1的侧壁EP1_S之间，并且可以在第一绝缘图案144 与成对的存储单元MC中的每一个存储单元的可变电阻图案VR的侧壁VR_S 之间、在第三绝缘图案146与成对的存储单元MC中的每一个存储单元的可 变电阻图案VR的侧壁VR_S之间、以及第三绝缘图案146与成对的存储单 元MC中的每一个存储单元的连接电极EP2的侧壁EP2_S之间延伸。
[0085] 第一绝缘图案144可以包括与第三绝缘图案146的材料不同的材料。第 二绝缘图案142和第三绝缘图案146可以包括相同的材料。第一绝缘图案144 可以包括抗蚀刻性大于第二绝缘图案142的抗蚀刻性和第三绝缘图案146的 抗蚀刻性的材料。例如，第一绝缘图案144可以包括含碳氮化硅(例如，SiCN)、 含碳氧化硅(例如，SiOC)、氧化硅和氮氧化硅中的至少一种，第二绝缘图 案142和第三绝缘图案146可以包括氮化硅。
[0086] 图16B和图16C是对应于图15B中的局部“B”的放大视图，示出了根 据一些实施例的可变电阻存储器件的修改示例。在下文中，为了便于说明， 将主要描述本实施例与上述参考图15A-图15B和图16A描述的实施例之间 的不同之处。
[0087] 参考图16B，根据修改示例，第一绝缘图案144可以设置在成对的存储 单元MC的下电极EP1之间。第一绝缘图案144可以设置在成对的存储单元 MC中的每一个存储单元的下电极EP1的一个侧壁EP1_S上。第三绝缘图案 146可以设置在成对的存储单元MC的连接电极EP2之间以及成对的存储单 元MC的可变电阻图案VR之间，并且可以在成对的存储单元MC的下电极 EP1之间延伸，以便与第一绝缘图案144接触。第三绝缘图案146可以设置 在成对的存储单元MC中的每一个存储单元的连接电极EP2的一个侧壁 EP2_S和可变电阻图案VR的一个侧壁VR_S上，并且可以延伸到成对的存 储单元MC中的每一个存储单元的下电极EP1的侧壁EP1_S上。第二绝缘图 案142可以设置在第一绝缘图案144与成对的存储单元MC中的每一个存储 单元的下电极EP1的侧壁EP1_S之间，并且可以在第三绝缘图案146与成对 的存储单元MC中的每一个存储单元的可变电阻图案VR的侧壁VR_S之间， 以及在第三绝缘图案146与成对的存储单元MC中的每一个存储单元的连接 电极EP2的侧壁EP2_S之间延伸。
[0088] 参考图16C，根据另一修改示例，可以省略第三绝缘图案146。第一绝 缘图案144可以设置在成对的存储单元MC的下电极EP1之间，并且可以在 成对的存储单元MC的可变电阻图案VR之间以及连接电极EP2之间延伸。 第一绝缘图案144可以设置在成对的存储单元MC中的每一个存储单元的下 电极EP1的一个侧壁EP1_S上，并且可以延伸到成对的存储单元MC中的每 一个存储单元的可变电阻图案VR的一个侧壁VR_S和连接电极EP2的一个 侧壁EP2_S上。第二绝缘图案142可以设置在第一绝缘图案144与成对的存 储单元MC中的每一个存储单元的下电极EP1的侧壁EP1_S之间，并且可以 在第一绝缘图案144与成对的存储单元MC中的每一个存储单元的可变电阻 图案VR的侧壁VR_S之间，以及在第一绝缘图案144与成对的存储单元MC 中的每一个存储单元的连接电极EP2的侧壁EP2_S之间延伸。
[0089] 图17A-图17B至图21A-图21B的截面图分别对应于沿图3中的线I-I' 和II-II'截取的截面图，示出了根据一些实施例的制造可变电阻存储器件的方 法。在下文中，为了便于说明，将主要提及本实施例与上述参考图6A-图6B 至图14描述的实施例之间的不同之处。
[0090] 参考图3和图17A-图17B，下电极层160可以形成在模制层120上以共 形地覆盖每个第一沟槽T1的内表面，并且间隔物层162可以形成在下电极 层160上以共形地覆盖下电极层160。填充绝缘层130L可以形成在间隔物层 162上，以填充每个第一沟槽T1的剩余部分。填充绝缘层130L可以包括第 一填充绝缘层134L、第二填充绝缘层132L和第三填充绝缘层136L。第二填 充绝缘层132L可以形成在间隔物层162上，以共形地覆盖间隔物层162。第 一填充绝缘层134L可以形成在第二填充绝缘层132L上，并且可以局部地形 成在每个第一沟槽T1中。第三填充绝缘层136L可以形成在第二填充绝缘层 132L上，并且可以填充每个第一沟槽T1的剩余部分。
[0091] 第一填充绝缘层134L可以包括与第二填充绝缘层132L的材料和第三填 充绝缘层136L的材料不同的材料。第一填充绝缘层134L可以包括抗蚀刻性 大于第二填充绝缘层
132L的抗蚀刻性和第三填充绝缘层136L的抗蚀刻性的 材料。第二填充绝缘层132L和第三填充绝缘层136L可以通过例如等离子体 增强ALD方法形成，并且可以在约400摄氏度或更低的温度下沉积。第二填 充绝缘层132L和第三填充绝缘层136L可以通过与参考图7A-图7B和图14 描述的第二填充绝缘层132L和第三填充绝缘层136L基本相同的方法形成。 第一填充绝缘层134L可以通过例如可流动化学气相沉积(可流动CVD)工 艺形成，并且可以在约
400摄氏度或更低的温度下沉积。由于第一填充绝缘 层134L是通过可流动CVD工艺形成的，所以第一填充绝缘层134L可以局 部沉积在每个第一沟槽T1中。
132L的抗蚀刻性和第三填充绝缘层136L的抗蚀刻性的 材料。第二填充绝缘层132L和第三填充绝缘层136L可以通过例如等离子体 增强ALD方法形成，并且可以在约400摄氏度或更低的温度下沉积。第二填 充绝缘层132L和第三填充绝缘层136L可以通过与参考图7A-图7B和图14 描述的第二填充绝缘层132L和第三填充绝缘层136L基本相同的方法形成。 第一填充绝缘层134L可以通过例如可流动化学气相沉积(可流动CVD)工 艺形成，并且可以在约
400摄氏度或更低的温度下沉积。由于第一填充绝缘 层134L是通过可流动CVD工艺形成的，所以第一填充绝缘层134L可以局 部沉积在每个第一沟槽T1中。
[0092] 参考图3和图18A-图18B，可以对填充绝缘层130L执行平坦化工艺。 可以执行平坦化工艺直到暴露出模制层120的顶表面。可以通过平坦化工艺 顺序地对第三填充绝缘层136L、第二填充绝缘层132L、间隔物层162和下 电极层160进行平坦化。在平坦化工艺之后，第一填充绝缘层134L以及第 三填充绝缘层136L的剩余部分、第二填充绝缘层132L的剩余部分、间隔物 层162的剩余部分和下电极层160的剩余部分可以局部地保留在每个第一沟 槽T1中。
[0093] 参考图3和图19A-图19B，可以在模制层120中形成与第一沟槽T1相 交的第二沟槽T2。在一些实施例中，如图16A至图16C所示，当形成第二 沟槽T2时，位于一对第一导线CL1之间的下层间绝缘层110的上部可以凹 陷。因此，下层间绝缘层110可以具有朝向其内部凹陷的顶表面110Ur。
[0094] 下电极层160的剩余部分可以被第二沟槽T2划分成下电极EP1，间隔物 层162的剩余部分可以被第二沟槽T2划分成间隔物SR。第一填充绝缘层 134L可以被第二沟槽T2划分成在第二方向D2上彼此间隔开的第一填充绝 缘图案134，并且第二填充绝缘层132L的剩余部分可以被第二沟槽T2划分 成在第二方向D2上彼此间隔开的第二填充绝缘图案132。第三填充绝缘层 136L的剩余部分可以被第二沟槽T2划分成在第二方向D2上彼此间隔开的 第三填充绝缘图案136。一个第一填充绝缘图案134、一个第二填充绝缘图案 132和一个第三填充绝缘图案136可以构成一个填充绝缘结构130。
[0095] 可以在模制层120上形成绝缘层140L以填充每个第二沟槽T2。绝缘层 140L可以包括第一绝缘层144L、第二绝缘层142L和第三绝缘层146L。第 二绝缘层142L可以形成为以基本均匀的厚度覆盖每个第二沟槽T2的内表面。 第一绝缘层144L可以形成在第二绝缘层142L上，并且可以局部地形成在每 个第二沟槽T2中。第三绝缘层146L可以形成在第二绝缘层142L上，并且 可以填充每个第二沟槽T2的剩余部分。
[0096] 第一绝缘层144L可以包括与第二绝缘层142L的材料和第三绝缘层146L 的材料不同的材料。第一绝缘层144L可以包括抗蚀刻性大于第二绝缘层142L 的抗蚀刻性和第三绝缘层146L的抗蚀刻性的材料。第二绝缘层142L和第三 绝缘层146L可以通过例如等离子体增强ALD方法形成，并且可以在约400 摄氏度或更低的温度下沉积。第二绝缘层142L和第三绝缘层146L可以通过 与参考图10A-图10B和图14描述的第二绝缘层142L和第三绝缘层146L基 本相同的方法形成。第一绝缘层144L可以通过例如可流动CVD工艺形成， 并且可以在约400摄氏度或更低的温度下沉积。由于第一绝缘层144L是通 过可流动CVD工艺形成的，所以第一绝缘层144L可以局部地沉积在每个第 二沟槽T2中。
[0097] 参考图3和图20A-图20B，可以对绝缘层140L执行平坦化工艺。可以 执行平坦化工艺直到暴露出模制层120的顶表面。可以通过平坦化工艺顺序 地对第三绝缘层146L和第二绝缘层142L进行平坦化。在平坦化工艺之后， 第一绝缘层144L以及第二绝缘层142L的剩余部分和第三绝缘层146L的剩 余部分可以局部地保持在每个第二沟槽T2中。可以通过平坦化工艺在多个 第二沟槽T2中分别形成多个绝缘结构140。每个绝缘结构140可以包括设置 在每个第二沟槽T2中的第一绝缘图案144、第二绝缘图案142和第三绝缘图 案146。第一绝缘图案144可以对应于局部地沉积在每个第二沟槽T2中的第 一绝缘层144L。第二绝缘图案142可以对应于第二绝缘层142L的保留在每 个第二沟槽T2中的剩余部分，第三绝缘图案
146可以对应于第三绝缘层146L 的保留在每个第二沟槽T2中的剩余部分。
146可以对应于第三绝缘层146L 的保留在每个第二沟槽T2中的剩余部分。
[0098] 参考图3和图21A-图21B，可以在模制层120中形成凹陷区域RR。第 一填充绝缘图案134对用于形成凹陷区域RR的湿法蚀刻工艺的抗蚀刻性可 以大于第二填充绝缘图案132和第三填充绝缘图案136对该湿法蚀刻工艺的 抗蚀刻性。另外，第一绝缘图案144对该湿法蚀刻工艺的抗蚀刻性可以大于 第二绝缘图案142和第三绝缘图案146对该湿法蚀刻工艺的抗蚀刻性。因此， 在湿法蚀刻工艺期间，可以减少或最小化填充绝缘结构130和绝缘结构140 的损失。后续工艺可以与参考图6A-图6B至图14描述的相应工艺基本相同。
[0099] 图22A-图22B是分别沿图3中的线I-I'和II-II'截取的截面图，示出了根 据一些实施例的可变电阻存储器件。图23A是图22B中的局部“C”的放大 视图。在下文中，为了便于说明，将主要提及本实施例与上述参考图1至图5描述的实施例之间的不同之处。
[0100] 参考图3、图22A-图22B和图23A，填充绝缘结构130可以包括：位于 在第一方向D1上彼此相邻的成对的存储单元MC之间的第一填充绝缘图案 134、设置在第一填充绝缘图案134与成对的存储单元MC中的每一个存储单 元之间的第二填充绝缘图案132、以及在第一填充绝缘图案134上的第三填 充绝缘图案136。第三填充绝缘图案136可以设置在成对的存储单元MC之 间，第二填充绝缘图案132可以在第三填充绝缘图案136与成对的存储单元 MC中的每一个存储单元之间延伸。根据本实施例，第一填充绝缘图案134 可以具有朝向其内部凹陷的顶表面134Ur。第一填充绝缘图案134的凹陷的 顶表面134Ur可以朝向衬底100逐渐变细。第三填充绝缘图案136可以覆盖 第一填充绝缘图案134的凹陷的顶表面134Ur并与之接触。第一填充绝缘图 案134可以具有与凹陷的顶表面134Ur相对的底表面134B。第二填充绝缘图 案132可以沿着第一填充绝缘图案134的底表面134B延伸。除了这些区别 之外，填充绝缘结构130的其他特征可以与参考图15A-图15B和图16A描 述的填充绝缘结构130的相应特征基本相同。
[0101] 参考图22B和图23A，每个绝缘结构140可以包括：位于在第二方向 D2上彼此相邻的成对的存储单元MC之间的第一绝缘图案144、设置在第一 绝缘图案144与成对的存储单元MC中的每一个存储单元之间的第二绝缘图 案142、以及在第一绝缘图案144上的第三绝缘图案146。第三绝缘图案146 可以设置在成对的存储单元MC之间，第二绝缘图案142可以在第三绝缘图 案146与成对的存储单元MC中的每一个存储单元之间延伸。第二绝缘图案 142可以在第一绝缘图案144与下层间绝缘层110之间延伸。根据本实施例， 第一绝缘图案
144可以具有朝向其内部凹陷的顶表面144Ur。第一绝缘图案 144的凹陷的顶表面144Ur可以朝向衬底100逐渐变细。第三绝缘图案146 可以覆盖第一绝缘图案144的凹陷的顶表面
144Ur并与之接触。第一绝缘图 案144可以具有与凹陷的顶表面144Ur相对的底表面144B。
第二绝缘图案 142可以沿着第一绝缘图案144的底表面144B延伸。除了这些区别之外，绝 缘结构140的其他特征可以与参考图15A-图15B和图16A描述的绝缘结构 140的相应特征基本相同。
144可以具有朝向其内部凹陷的顶表面144Ur。第一绝缘图案 144的凹陷的顶表面144Ur可以朝向衬底100逐渐变细。第三绝缘图案146 可以覆盖第一绝缘图案144的凹陷的顶表面
144Ur并与之接触。第一绝缘图 案144可以具有与凹陷的顶表面144Ur相对的底表面144B。
第二绝缘图案 142可以沿着第一绝缘图案144的底表面144B延伸。除了这些区别之外，绝 缘结构140的其他特征可以与参考图15A-图15B和图16A描述的绝缘结构 140的相应特征基本相同。
[0102] 图23B是对应于图22B中的局部“C”的放大视图，示出了根据一些实 施例的可变电阻存储器件的修改示例。
[0103] 参考图23B，根据修改示例，第一绝缘图案144可以设置在彼此相邻的 下电极EP1之间。第三绝缘图案146可以设置在彼此相邻的连接电极EP2之 间，以及彼此相邻的可变电阻图案VR之间，并且可以在下电极EP1之间延 伸，以便与凹陷的顶表面144Ur接触。除了这些区别之外，根据本修改示例 的绝缘结构140的其他特征可以与参考图16B描述的绝缘结构140的相应特 征基本相同。
[0104] 图24A-图24B至图30A-图30B的截面图分别对应于沿图3中的线I-I' 和II-II'截取的截面图，示出了根据一些实施例的制造可变电阻存储器件的方 法。在下文中，为了便于说明，将主要提及本实施例与上述参考图6A-图6B 至图14描述的实施例之间的不同之处。
[0105] 参考图3和图24A-图24B，可以在模制层120上形成下电极层160以共 形地覆盖每个第一沟槽T1的内表面，并且可以在下电极层160上形成间隔 物层162以共形地覆盖下电极层160。可以在间隔物层162上形成第二填充 绝缘层132L以共形地覆盖间隔物层162，并且可以在第二填充绝缘层132L 上形成第一填充绝缘层134L以填充每个第一沟槽T1的剩余部分。第二填充 绝缘层132L可以通过例如等离子体增强ALD方法形成，并且可以在约400 摄氏度或更低的温度下沉积。第二填充绝缘层132L可以通过与参考图7A- 图7B和图14描述的第二填充绝缘层132L基本相同的方法形成。第一填充 绝缘层134L可以通过例如ALD工艺形成，并且可以在约400摄氏度或更低 的温度下沉积。
[0106] 参考图3和图25A-图25B，可以选择性地蚀刻第一填充绝缘层134L的 一部分，以在每个第一沟槽T1中形成初步填充绝缘图案134r。初步填充绝 缘图案134r可以局部地形成在每个第一沟槽T1中，并且可以沿第二方向D2 延伸。通过选择性蚀刻，初步填充绝缘图案134r可以具有朝向其内部凹陷的 顶表面134Ur。可以通过选择性蚀刻来暴露第二填充绝缘层132L的一部分。 此后，可以在第二填充绝缘层132L上形成第三填充绝缘层136L，以填充每 个第一沟槽T1的剩余部分。例如，第三填充绝缘层136L可以通过等离子体 增强ALD方法形成，并且可以在约400摄氏度或更低的温度下沉积。第三填 充绝缘层136L可以通过与参考图7A-图7B和图14描述的第三填充绝缘层 136L基本相同的方法形成。
[0107] 参考图3和图26A-图26B，可以对第三填充绝缘层136L执行平坦化工 艺。可以执行平坦化工艺直到暴露出模制层120的顶表面。可以通过平坦化 工艺顺序地对第三填充绝缘层136L、第二填充绝缘层132L、间隔物层162 和下电极层160进行平坦化。在平坦化工艺之后，初步填充绝缘图案134r以 及第三填充绝缘层136L的剩余部分、第二填充绝缘层132L的剩余部分、间 隔物层162的剩余部分和下电极层160的剩余部分可以局部地保留在每个第 一沟槽T1中。
[0108] 参考图3和图27A-图27B，可以在模制层120中形成与第一沟槽T1相 交的第二沟槽T2。在一些实施例中，如图23A和图23B所示，当形成第二 沟槽T2时，位于一对第一导线CL1之间的下层间绝缘层110的上部可以凹 陷。因此，下层间绝缘层110可以具有朝向其内部凹陷的顶表面110Ur。
[0109] 下电极层160的剩余部分可以被第二沟槽T2划分成下电极EP1，间隔物 层162的剩余部分可以被第二沟槽T2划分成间隔物SR。初步填充绝缘图案 134r可以被第二沟槽T2划分成在第二方向D2上彼此间隔开的第一填充绝缘 图案134，第二填充绝缘层132L的剩余部分可以被第二沟槽T2划分成在第 二方向D2上彼此间隔开的第二填充绝缘图案132。第三填充绝缘层136L的 剩余部分可以被第二沟槽T2划分成在第二方向D2上彼此间隔开的第三填充 绝缘图案136。一个第一填充绝缘图案134、一个第二填充绝缘图案132和一 个第三填充绝缘图案136可以构成一个填充绝缘结构130。
[0110] 第二绝缘层142L可以形成为共形地覆盖每个第二沟槽T2的内表面，并 且第一绝缘层144L可以形成在第二绝缘层142L上以填充每个第二沟槽T2 的剩余部分。第二绝缘层142L可以通过例如等离子体增强ALD方法形成， 并且可以在约400摄氏度或更低的温度下沉积。第二绝缘层142L可以通过 与参考图10A-图10B和图14描述的第二绝缘层142L基本相同的方法形成。 第一绝缘层144L可以通过例如ALD工艺形成，并且可以在约400摄氏度或 更低的温度下沉积。
[0111] 参考图3和图28A-图28B，可以选择性地蚀刻第一绝缘层144L的一部 分以在每个第二沟槽T2中形成初步绝缘图案144r。初步绝缘图案144r可以 局部地形成在每个第二沟槽T2中，并且可以沿第一方向D1延伸。通过选择 性蚀刻，初步绝缘图案144r可以具有朝向其内部凹陷的顶表面144Ur。可以 通过选择性蚀刻来暴露第二绝缘层142L的一部分。此后，可以在第二绝缘 层142L上形成第三绝缘层146L，以填充每个第二沟槽T2的剩余部分。例如， 第三绝缘层146L可以通过等离子体增强ALD方法形成，并且可以在约400 摄氏度或更低的温度下沉积。第三绝缘层146L可以通过与参考图10A-图10B 和图14描述的第三绝缘层146L基本相同的方法形成。
[0112] 参考图3和图29A-图29B，可以对第三绝缘层146L执行平坦化工艺。 可以执行平坦化工艺直到暴露出模制层120的顶表面。可以通过平坦化工艺 顺序地对第三绝缘层146L和第二绝缘层142L进行平坦化。在平坦化工艺之 后，初始绝缘图案144r以及第二绝缘层142L的剩余部分和第三绝缘层146L 的剩余部分可以局部地保留在每个第二沟槽T2中。可以通过平坦化工艺在 多个第二沟槽T2中分别形成多个绝缘结构140。每个绝缘结构140可以包括 设置在每个第二沟槽T2中的第一绝缘图案144、第二绝缘图案142和第三绝 缘图案146。第一绝缘图案144可以对应于初步绝缘图案144r。第二绝缘图 案142可以对应于第二绝缘层142L的保留在每个第二沟槽T2中的剩余部分， 第三绝缘图案146可以对应于第三绝缘层
146L的保留在每个第二沟槽T2中 的剩余部分。根据本实施例，可以通过选择性蚀刻容易地形成第一填充绝缘 图案134和第一绝缘图案144中的每一者，因此，第一填充绝缘图案134和 第一绝缘图案144可以分别具有凹陷的顶表面134Ur和凹陷的顶表面144Ur。
146L的保留在每个第二沟槽T2中 的剩余部分。根据本实施例，可以通过选择性蚀刻容易地形成第一填充绝缘 图案134和第一绝缘图案144中的每一者，因此，第一填充绝缘图案134和 第一绝缘图案144可以分别具有凹陷的顶表面134Ur和凹陷的顶表面144Ur。
[0113] 参考图3和图30A-图30B，可以在模制层120中形成凹陷区域RR。第 一填充绝缘图案134对用于形成凹陷区域RR的湿法蚀刻工艺的抗蚀刻性可 以大于第二填充绝缘图案132和第三填充绝缘图案136对该湿法蚀刻工艺的 抗蚀刻性。另外，第一绝缘图案144对该湿法蚀刻工艺的抗蚀刻性可以大于 第二绝缘图案142和第三绝缘图案146对该湿法蚀刻工艺的抗蚀刻性。因此， 在湿法蚀刻工艺期间，可以减少或最小化填充绝缘结构130和绝缘结构140 的损失。后续工艺可以与参考图6A-图6B至图14描述的相应工艺基本相同。
[0114] 实施例可以提供具有改善的电特性并且缺陷最小化的可变电阻存储器件 及其制造方法。
[0115] 尽管已经参考示例实施例描述了本发明构思，但是对于本领域技术人员 来说显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行各种 改变和修改。因此，应当理解，上述实施例不是限制性的，而是说明性的。 因此，范围将由所附权利要求及其等同物的最宽泛的可允许解释来确定，并 且不应受前述描述的限定或限制。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 外延层剥离方法 | 2020-05-08 | 189 |
| 一种半导体真空处理设备及处理半导体的方法 | 2020-05-08 | 660 |
| 经涂覆的金属基材 | 2020-05-08 | 533 |
| 一种局部镀的电触点 | 2020-05-08 | 29 |
| 具有增强的抗等离子体特性的粘结材料及相关的方法 | 2020-05-08 | 728 |
| TFT基板及其制作方法与OLED面板及其制作方法 | 2020-05-08 | 78 |
| 交叉点存储器及其制造方法 | 2020-05-08 | 40 |
| 等离子体处理装置和控制方法 | 2020-05-08 | 189 |
| 切割加工方法 | 2020-05-11 | 700 |
| 可变电阻存储器件 | 2020-05-11 | 78 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
等离子体蚀刻热门专利
QQ群二维码
意见反馈
意见反馈