技术领域
[0001] 本
发明属于互补金属
氧化物
半导体(CMOS)超大集成
电路(VLSI)中的数字逻辑与
存储器件,具体涉及一种双金属功函数栅的可重构场效应晶体管。
背景技术
[0002] 随着
互补金属氧化物半导体(CMOS)微缩技术将在未来十年内达到物理尺寸的极限,
电子信息领域需要新的方法和技术来增强电子系统的功能,而器件级别的可重构有望以更少的器件数量实现更复杂的系统。在过去的五年中,工程师们已经提出了许多有趣的概念来实现这种器件级别的可重构。在这些可重构场效应晶体管(RFET)中,可以通过在极性栅极上施加电
信号便可以在N型
沟道和P型沟道行为之间进行配置,在一个器件上可以同时实现N型和P型场效应晶体管的电学特性。因此,RFET被认为是可在当前技术路线图的细小扩展,并且这种扩展甚至可以简化当前流程。
[0003] RFET一般结构的源极(Source)和漏极(Drain)采用金属
硅化物,源极和漏极与
纳米线沟道(Nanowire)形成能带尖锐的肖特基势垒,纳米线外侧采用栅氧化层(Oxide)和边墙(Spacer)对栅极、源极和漏级进行
电隔离,由控制栅极(Control Gate)和极性栅极(Program Gate)协同控制。当控制栅极偏置(VControlGate)从负栅压增大到正栅压,且漏极(VDrain)和极性栅极(VProgramGate)保持固定的正偏置时,靠近源端沟道能带开始向下弯曲,电子从源极隧穿进入纳米线沟道,再经
电场的作用下漂移经纳米线沟道与漏极形成的反阻挡层进入漏极,器件特性由此表现为N型;当控制栅极偏置从正栅压减小到负栅压,且漏极和极性栅极保持固定的负偏置时,靠近源端沟道的能带向上弯曲,空穴从源极隧穿进入纳米线沟道,再经电场的作用下漂移经纳米线沟道与漏极形成的反阻挡层进入漏极,器件特性由此表现为P型。RFET也开启状态下的隧穿机制和关断状态下高且缓的肖特基势垒,具有理想的开态、关态
电流,较大的电流
开关比,和陡峭的亚
阈值摆幅。
[0004] RFET开态电流的N型和P型对称性极度依赖沟道掺杂和控制栅极与极性栅机的功函数,但在纳米尺度条件下,工艺流程难以实现掺杂的精准控制,工艺制程的涨落会显著影响器件的电学特性,从而造成
逻辑电路中置零和置一的延迟时间和静态功耗不同,导致建立时间和保持时间的不确定性问题。
发明内容
[0005] 本发明的目的是针对纳米尺度下工艺涨落造成的可重构晶体管(RFET)N型和P型开态电流不对称的问题,为保证由RFET组成的CMOS逻辑电路置零和置一的延迟时间基本一致,提早解决建立时间和保持时间的不确定性问题,提出一种双金属功函数的可重构晶体管,能够实现在沟道掺杂不同时开态电流的对称性。本发明的所有工艺流程均与当前CMOS大规模集成电路工艺制程相兼容,可直接用于改善RFET开态电流不均衡的问题。
[0006] 实现本发明目的的具体技术方案是;
[0007] 一种双金属功函数栅的可重构场效应晶体管,包括纳米线沟道,包裹在纳米线沟道外侧的栅极氧化物,纳米线沟道一端的源极,纳米线沟道另一端漏极,分别设置在源极和漏极外侧的控制栅极和极性栅极,分别设置在源极和控制栅极之间、漏极和极性栅极之间的边墙,设置在栅极氧化物外侧、控制栅极和极性栅极之间的栅极隔离,其中:
[0008] 所述沟道构成的材料为硅纳米线、锗纳米线、锗硅纳米线、砷化镓纳米线、氮化镓纳米线、磷化铟纳米线或
碳纳米管;
[0009] 所述栅极氧化物为淀积包裹在沟道外侧的
二氧化硅、二氧化铪、氮氧化硅材料或上述材料的组合堆叠;
[0010] 所述源极和漏极构成的材料为
钛硅化物、镍硅化物、钴硅化物、氮化钛、氮化钽或由以上多种材料的组合;
[0011] 所述控制栅极和极性栅极构成的材料为淀积在沟道两侧经
光刻、
刻蚀后形成的
铝、
铜、
银、金、
多晶硅、氮化钽、氮化钛或由以上多种材料的组合,控制栅极和极性栅极选择不同材料,使两个栅极呈现出不同的金属功函数;
[0012] 所述边墙构成的材料为二氧化铪、氮化硅、氮氧化硅、碳氮化硅、磷硅玻璃、
硼磷硅玻璃、空气或由以上多种材料的组合;
[0013] 所述栅极隔离构成的材料为淀积在栅极氧化物外侧、控制栅极与极性栅极中间的二氧化硅、氮化硅、氮氧化硅、二氧化铪、磷硅玻璃或硼磷硅玻璃。
[0014] 所述控制栅极和极性栅极选择不同的材料,使两个栅极呈现出不同的金属功函数;不同的控制
栅极金属功函数可以实现在关态电流基本保持不变条件下,改变开态电流;不同的极性栅极金属功函数可以实现在开态电流基本保持不变条件下,改变关态电流。
[0015] 本发明的双金属功函数的可重构晶体管,能够实现在沟道掺杂不同时开态电流的对称性。本发明的所有工艺流程均与当前CMOS大规模集成电路工艺制程相兼容,可直接用于改善RFET电流不均衡的问题。
附图说明
[0016] 图1为本发明结构示意图;
[0017] 图2为图1的A-A处截面图;
[0018] 图3为图1的B-B处截面图;
[0019] 图4为图1的C-C处截面图;
[0020] 图5为控制栅极功函数不同时,RFET的电学特性对比图;
[0021] 图6为极性栅极功函数不同时,RFET的电学特性对比图;
[0022] 图7为本发明表征N型电学特性不同控制栅极功函数时沟道中心
位置的能带图;
[0023] 图8为本发明表征P型电学特性不同控制栅极功函数时沟道中心位置的能带图;
[0024] 图9为本发明表征N型电学特性不同极性栅极功函数时沟道中心位置的能带图;
[0025] 图10为本发明表征P型电学特性不同极性栅极功函数时沟道中心位置的能带图;
[0026] 图11为本发明制作流程示意图。
具体实施方式
[0027] 以下结合附图及
实施例对本发明进行详细描述。
[0028] 参阅图1-4,本发明的一种双金属功函数栅的可重构场效应晶体管,包括纳米线沟道1,包裹在纳米线沟道1外侧的栅极氧化物2,纳米线沟道1一端的源极3,纳米线沟道1另一端漏极4,分别设置在源极3和漏极4外侧的控制栅极5和极性栅极6,设置在源极3和控制栅极5之间的和设置在漏极4和极性栅极6之间的边墙7,设置在栅极氧化物2外侧、控制栅极5和极性栅极6之间的栅极隔离8,其中:
[0029] 所述沟道1构成的材料为硅纳米线、锗纳米线、锗硅纳米线、砷化镓纳米线、氮化镓纳米线、磷化铟纳米线或
碳纳米管;所述栅极氧化物2为淀积包裹在沟道1外侧的二氧化硅、二氧化铪、氮氧化硅材料或上述材料的组合堆叠;所述源极3和漏极4构成的材料为钛硅化物、镍硅化物、钴硅化物、氮化钛、氮化钽或由以上多种材料的组合;所述控制栅极5和极性栅极6构成的材料为淀积在沟道两侧经光刻、刻蚀后形成的铝、铜、银、金、多晶硅、氮化钽、氮化钛或由以上多种材料的组合,控制栅极和极性栅极选择不同材料,使两个栅极呈现出不同的金属功函数;所述边墙7构成的材料为二氧化铪、氮化硅、氮氧化硅、碳氮化硅、磷硅玻璃、硼磷硅玻璃、空气或由以上多种材料的组合;所述栅极隔离8构成的材料为淀积在栅极氧化物2外侧、控制栅极5与极性栅极6中间的二氧化硅、氮化硅、氮氧化硅、二氧化铪、磷硅玻璃或硼磷硅玻璃。
[0030] 所述双金属功函数栅的可重构场效应晶体管的控制栅极5和极性栅极6所构成的材料不同,则对应栅极的金属功函数不同。不同的控制栅极金属功函数可以实现在关态电流基本保持不变条件下,改变开态电流;不同的极性栅极金属功函数可以实现在开态电流基本保持不变条件下,改变关态电流。
[0031] RFET一项重要的特点是N型和P型导通能
力的一致性,可重构技术可以克服传统CMOS器件中空穴迁移率低、电子迁移率高造成的PMOS和NMOS宽长比之比约二比一的问题,从而实现更加均衡的延迟时间和更大的噪声容限,在一定程度上也可节约版图面积,实现晶体管更高
密度的集成度。RFET器件N管和P管的导通能力十分依赖在极性栅极偏置一定时,纳米线沟道与源极
接触、纳米线沟道与漏极接触时形成的两个肖特基势垒的势垒高度在控制栅极偏置改变时是否相近。即当电场强度足够大的时候,肖特基势垒的势垒高度不变,势垒宽度变窄,电子的
能量不足以越过肖特基势垒进入导带,内建电场E使源极金属硅化物中的电子得到附加
势能qEx,当部分电子所得到的附加势能qEx大于禁带宽度Eg,这些电子就可以从金属硅化物穿过
肖特基结禁带而进入到纳米线导带,从而使器件呈现N型特性;空穴的能量不足以越过肖特基势垒进入
价带,内建电场E使源极金属硅化物中的空穴得到附加势能qEx,当部分空穴所得到的附加势能qEx大于禁带宽度Eg,这些空穴就可以从金属硅化物穿过肖特基结禁带而进入到纳米线价带,从而使器件呈现P型特性。电子与空穴的隧穿强度Tn,p基本遵循以下公式:
[0032]
[0033] RFET的关态电流主要是由金属与半导体接触时存在的
热电子发射现象呈现的,其热电子发射电流总密度J为:
[0034]
[0035] 其中 是电子或空穴的有效
质量,φn,p是对肖特基结中电子或空穴的势垒高度,E是内建电场的场强,T是开尔文
温度,q是电子电量,k0是玻尔兹曼常数,h是普朗克常数,π是圆周率。
[0036] RFET结构中肖特基结的势垒高度φn,p是由纳米线的禁带宽度、掺杂类型、掺杂浓度、肖特基结一侧的金属功函数、控制栅极和极性栅极功函数、控制栅极和极性栅极
电压偏置共同决定的。在上述参数中,纳米线的禁带宽度、掺杂类型、掺杂浓度在工艺流程当中是难以为N型和P型特性分离考虑的;控制栅极和极性栅极的电压偏置是由
电源电压决定的;因控制栅极与源端一侧的肖特基结存在较强的耦合电场,所以控制栅极的金属功函数对开态电流有较显著的调节作用,如图5所示;而极性栅极与源端一侧的肖特基结存在较强的耦合电场,所以极性栅极的金属功函数对关态电流有较显著的调节作用,如图6所示。由此可见,控制栅极和极性栅极均通过材料的选择和多层材料的堆叠可以选择金属功函数不同。
更高的控制栅极功函数可以使可重构晶体管呈现P型时的开态电流增大,呈现N型时的开态电流减小,同时关态电流基本保持不变;更高的极性栅极功函数可以使可重构晶体管呈现N型时的关态电流增大,呈现P型时的关态电流减小,同时开态电流基本保持不变。双金属功函数栅可以实现N型和P型的开态电流和关态电流的一致性。
[0037] 控制栅极的功函数为4.50eV和4.70eV时、RFET呈现N型特性和P型特性时的能带图如图7、图8所示,A代表控制栅极功函数为4.50eV时的导带能级,B代表控制栅极功函数为4.50eV时的价带能级,C代表控制栅极功函数为4.50eV时的电子准费米能级,D代表控制栅极功函数为4.50eV时的空穴准费米能级,E代表控制栅极功函数为4.70eV时的导带能级,F代表控制栅极功函数为4.70eV时的价带能级,G代表控制栅极功函数为4.70eV时的电子准费米能级,H代表控制栅极功函数为4.70eV时的空穴准费米能级。控制栅极功函数下降
0.20eV时,N型肖特基势垒qφn的升高和内建电场的增强使开态电流提高了3.66倍;P型肖特基势垒qφp的降低和内建电场的减弱使开态电流降低了为原来的27.8%。控制栅极的功函数可以通过改变肖特基势垒的势垒高度qφn,p和内建电场E,进而改变RFET的开态特性,起到增强电子隧穿电流、削弱空穴隧穿电流,或增强空穴隧穿电流、削弱电子隧穿电流的作用,实现在沟道掺杂、源极和漏极金属功函数受到工艺条件限制难以调节时,达到改变N型和P型电学特征的对称可调的目的。
[0038] 极性栅极的功函数为4.50eV和4.70eV时、RFET呈现N型特性和P型特性时的能带图分别如图9和图10所示,A代表极性栅极功函数为4.50eV时的导带能级,B代表极性栅极功函数为4.50eV时的价带能级,C代表极性栅极功函数为4.50eV时的电子准费米能级,D代表极性栅极功函数为4.50eV时的空穴准费米能级,E代表极性栅极功函数为4.70eV时的导带能级,F代表极性栅极功函数为4.70eV时的价带能级,G代表极性栅极功函数为4.70eV时的电子准费米能级,H代表极性栅极功函数为4.70eV时的空穴准费米能级。可见,极性栅极功函数的上升导致了N型肖特基势垒qφn的升高,使得关态电流增大了63.7倍;同样导致了P型肖特基势垒qφp的降低,最终使关态电流降低为原来的1.4%。
[0039] 控制栅极选择一定的金属功函数,通过控制栅极的电压偏置实现对肖特基势垒能带弯曲程度的改变,并通过功函数的选择改变内建电场和肖特基势垒高度,平衡N型和P型开态电流的一致性;极性栅极的电压偏置可以确定RFET呈现N型或P型特性,并通过功函数的选择改变肖特基势垒高度,平衡N型和P型关态电流的一致性,从而实现对RFET器件N型和P型电学特性对称性的调节。
[0040] 参阅图11,本发明的制作过程:
[0041] 图中(a),采取
外延工艺制备纳米线沟道;
[0042] 图中(b),采取
原子层沉积技术生长二氧化铪介质层,光刻并进行反应离子刻蚀;
[0043] 图中(c),采取
物理气相沉积技术和硅化工艺制备金属硅化物源极和金属硅化物漏极,进行快速热
退火;
[0044] 图中(d),采取物理气相沉积淀积、多重掩膜技术或极紫外曝光技术光刻、反应离子刻蚀技术形成控制栅极;
[0045] 图中(e),采取物理气相沉积淀积、多重掩膜技术或极紫外曝光技术光刻、反应离子刻蚀技术形成极性栅极;
[0046] 图中(f),采取
化学气相沉积技术淀积栅极隔离部分;
[0047] 图中(g),采取高
等离子体的化学气相沉积技术淀积边墙,并进行快速热退火。