一种IGBT功率器件专利检索-半导体电气元件和设备专利检索查询-专利查询网

一种IGBT功率器件

阅读：171发布：2023-12-29

专利汇可以提供一种IGBT功率器件专利检索，专利查询，专利分析的服务。并且本发明提供一种IGBT功率器件，属于半导体功率器件技术领域。通过把具有高深宽比的超结区引入漂移区表面或者体内，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗，若是将超结做在表面，那么平面栅就变为了鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了器件的跨导和沟道电荷量。，下面是一种IGBT功率器件专利的具体信息内容。

权利要求

1.一种IGBT功率器件，其特征在于，包括从下至上依次层叠设置的衬底(1)、埋氧化层(2)、SOI层(4)和鳍型栅结构；
SOI层(4)中具有漂移区(3)、漏阱区(5)、源阱区(14)、第一导电类型重掺杂漏区(6)、第二导电类型重掺杂漏区(7)、第一导电类型重掺杂源区(12)、第二导电类型重掺杂源区(13)、第一导电类型掺杂区(8)和第二导电类型掺杂区(9)；所述SOI层4为凸台状，其包括凸台基部和凸台部；
漂移区(3)位于凸台基部，漏阱区(5)位于漂移区(3)一侧的凸台基部中，漏阱区(5)的一侧面与漂移区(3)的一侧面接触，第一导电类型重掺杂漏区(6)和第二导电类型重掺杂漏区(7)侧面相互接触的位于漏阱区(5)的上端中远离漂移区(3)的一侧；
源阱区(14)位于漂移区(3)另一侧的凸台基部和凸台部中，所述源阱区(14)的一侧面与漂移区(3)的另一侧面接触，第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)侧面相互接触的位于源阱区(14)的上端中远离漂移区(3)的一侧；
第一导电类型掺杂区(8)和第二导电类型掺杂区(9)侧面相互接触的位于部分漂移区(3)上的凸台部，且位于源阱区(14)凸台部的一侧，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的接触面与第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)的接触面垂直，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)具有高深宽比；
鳍型栅结构位于源阱区(14)上。
2.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述鳍型栅结构还设置在第一导电类型掺杂区(8)和第二导电类型掺杂区(9)上。
3.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述漏阱区(5)还位于漂移区(3)一侧的凸台部中，且漏阱区(5)的一侧面还与第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的一侧面接触。
4.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述漏阱区(5)还位于漂移区(3)一侧的凸台部中，且在第一导电类型掺杂区(8)和第二导电类型掺杂区(9)与漏阱区(5)之间还设置介质耐压层(15)，所述介质耐压层(15)的一侧面和漏阱区(5)的一侧面接触，介质耐压层(15)的另一侧面与第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的一侧面接触。
5.根据权利要求1所述的一种IGBT功率器件，其特征在于，在第一导电类型掺杂区(8)和第二导电类型掺杂区(9)与源阱区(14)之间还设置介质耐压层(15)，所述介质耐压层(15)的一侧面和源阱区(14)的一侧面接触，介质耐压层(15)的另一侧面与第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的另一侧面接触。
6.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述鳍型栅结构包括栅介质层(10)和其上的多晶硅栅极(11)。
7.一种IGBT功率器件，其特征在于，包括从下至上依次层叠设置的衬底(1)、埋氧化层(2)、SOI层(4)和平面栅结构；
SOI层(4)中具有漂移区(3)、漏阱区(5)、源阱区(14)、第一导电类型重掺杂漏区(6)、第二导电类型重掺杂漏区(7)、第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)；
漏阱区(5)和源阱区(14)分别位于漂移区(3)的两侧，第一导电类型重掺杂漏区(6)和第二导电类型重掺杂漏区(7)侧面相互接触的位于漏阱区(5)的上端中远离漂移区(3)的一侧；第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)侧面相互接触的位于源阱区(14)的上端中远离漂移区(3)的一侧；
在漂移区(3)中，间隔设置有多个侧面相互接触的第一导电类型掺杂区(8)和第二导电类型掺杂区(9)，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的接触面与第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)的接触面垂直，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)具有高深宽比；
漏阱区(5)的一侧面与漂移区(3)、SOI层(4)、第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的一侧面接触，源阱区(14)的一侧面与漂移区(3)、SOI层(4)、第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的另一侧面接触；
平面栅结构位于源阱区(14)上。
8.根据权利要求7所述的一种IGBT功率器件，其特征在于，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的深度小于等于漂移区(3)的深度。
9.根据权利要求7所述的一种IGBT功率器件，其特征在于，所述平面栅结构包括栅介质层(10)和其上的多晶硅栅极(11)。
10.根据权利要求1或权利要求7所述的一种IGBT功率器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。

说明书全文

一种IGBT功率器件

技术领域

[0001] 本发明属于半导体功率器件技术领域，具体涉及一种IGBT功率器件。

背景技术

[0002] 在半导体功率器件的设计中，器件结构至关重要。合理的期间设计可以有效的弥补材料缺陷，寄生效应等对器件的影响，避免一般MOS器件的电流能力不足，一般IGBT的开
关瞬间延迟效应，从而降低了器件的开关瞬态损耗。相反，不合理的器件结构设计将给器件
带来许多不良的效应。

[0003] 横向绝缘栅双极晶体管(LIGBT:Lateral Insulated Gate Bipolar Transistor)具有高输入阻抗、电压控制以及低导通电阻等优点，且具有纵向器件所不具有的易于集成
的优势。因此，横向绝缘栅双极晶体管越来越受到关注和推崇，从而发展迅速，应用领域越
发宽泛。而一般结构的SOI-IGBT功率器件存在较长的漂移区，但是漂移区越长，其内存储的
载流子数量就越多，关断时间就越长。现在器件的发展都需要低的导通电阻，即很高的通态
电流密度，但是器件的导电电流密度越高，关断时需要排空和复合的载流子数量就越多，器
件的关断时间就越长。

发明内容

[0004] 本发明所要解决的技术问题是针对现有技术存在的问题，提供一种IGBT功率器件。

[0005] 为解决上述技术问题，本发明实施例提供一种IGBT功率器件，包括从下至上依次层叠设置的衬底、埋氧化层、SOI层和鳍型栅结构；

[0006] SOI层中具有漂移区、漏阱区、源阱区、第一导电类型重掺杂漏区、第二导电类型重掺杂漏区、第一导电类型重掺杂源区、第二导电类型重掺杂源区、第一导电类型掺杂区和第
二导电类型掺杂区；所述SOI层为凸台状，其包括凸台基部和凸台部；

[0007] 漂移区位于凸台基部，漏阱区位于漂移区一侧的凸台基部中，漏阱区的一侧面与漂移区的一侧面接触，第一导电类型重掺杂漏区和第二导电类型重掺杂漏区侧面相互接触
的位于漏阱区的上端中远离漂移区的一侧；

[0008] 源阱区位于漂移区另一侧的凸台基部和凸台部中，所述源阱区的一侧面与漂移区的另一侧面接触，第一导电类型重掺杂源区和第二导电类型重掺杂源区侧面相互接触的位
于源阱区的上端中远离漂移区的一侧；

[0009] 第一导电类型掺杂区和第二导电类型掺杂区侧面相互接触的位于部分漂移区上的凸台部，且位于源阱区凸台部的一侧，第一导电类型掺杂区和第二导电类型掺杂区的接
触面与第一导电类型重掺杂源区和第二导电类型重掺杂源区的接触面垂直，第一导电类型
掺杂区和第二导电类型掺杂区具有高深宽比；

[0010] 鳍型栅结构位于源阱区上。

[0011] 在上述技术方案的基础上，本发明还可以做如下改进。

[0012] 进一步的，所述鳍型栅结构还设置在第一导电类型掺杂区和第二导电类型掺杂区上。

[0013] 进一步的，所述漏阱区还位于漂移区一侧的凸台部中，且漏阱区的一侧面还与第一导电类型掺杂区和第二导电类型掺杂区的一侧面接触。

[0014] 进一步的，所述漏阱区还位于漂移区一侧的凸台部中，且在第一导电类型掺杂区和第二导电类型掺杂区与漏阱区之间还设置介质耐压层，所述介质耐压层的一侧面和漏阱
区的一侧面接触，介质耐压层的另一侧面与第一导电类型掺杂区和第二导电类型掺杂区的
一侧面接触。

[0015] 进一步的，在第一导电类型掺杂区和第二导电类型掺杂区与源阱区之间还设置介质耐压层，所述介质耐压层的一侧面和源阱区的一侧面接触，介质耐压层的另一侧面与第
一导电类型掺杂区和第二导电类型掺杂区的另一侧面接触。

[0016] 进一步的，所述鳍型栅结构包括栅介质层和其上的多晶硅栅极。

[0017] 进一步的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。

[0018] 本发明的有益效果是：本发明的器件在漂移区表面引入超结，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子
抽取，那么就缩短了关断时间，减少了关断损耗。另外，此时的平面栅变为鳍型栅，鳍型栅增
加了栅极对器件沟道的控制，增加了开态的电流密度，增加了器件的跨导和沟道电荷量。

[0019] 为解决上述技术问题，本发明实施例还提供一种IGBT功率器件，其特征在于，包括从下至上依次层叠设置的衬底、埋氧化层、SOI层和平面栅结构；

[0020] SOI层中具有漂移区、漏阱区、源阱区、第一导电类型重掺杂漏区、第二导电类型重掺杂漏区、第一导电类型重掺杂源区和第二导电类型重掺杂源区；

[0021] 漏阱区和源阱区分别位于漂移区的两侧，第一导电类型重掺杂漏区和第二导电类型重掺杂漏区侧面相互接触的位于漏阱区的上端中远离漂移区的一侧；第一导电类型重掺
杂源区和第二导电类型重掺杂源区侧面相互接触的位于源阱区的上端中远离漂移区的一
侧；

[0022] 在漂移区中，间隔设置有多个侧面相互接触的第一导电类型掺杂区和第二导电类型掺杂区，第一导电类型掺杂区和第二导电类型掺杂区的接触面与第一导电类型重掺杂源
区和第二导电类型重掺杂源区的接触面垂直，第一导电类型掺杂区和第二导电类型掺杂区
具有高深宽比；

[0023] 漏阱区的一侧面与漂移区、SOI层、第一导电类型掺杂区和第二导电类型掺杂区的一侧面接触，源阱区的一侧面与漂移区、SOI层、第一导电类型掺杂区和第二导电类型掺杂
区的另一侧面接触；

[0024] 平面栅结构位于源阱区上。

[0025] 在上述技术方案的基础上，本发明还可以做如下改进。

[0026] 进一步的，第一导电类型掺杂区和第二导电类型掺杂区的深度小于等于漂移区的深度。

[0027] 进一步的，所述平面栅结构包括栅介质层和其上的多晶硅栅极。

[0028] 进一步的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。

[0029] 本发明的有益效果是：本发明的器件在漂移区中引入多个具有高深宽比的超结条，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时
候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗。
附图说明

[0030] 图1为本发明第一实施例的一种IGBT功率器件的结构示意图；

[0031] 图2为本发明第二实施例的一种IGBT功率器件的结构示意图；

[0032] 图3为本发明第三实施例的一种IGBT功率器件的结构示意图；

[0033] 图4为本发明第四实施例的一种IGBT功率器件的结构示意图；

[0034] 图5为本发明第五实施例的一种IGBT功率器件的结构示意图。

[0035] 附图中，各标号所代表的部件列表如下：

[0036] 1、衬底，2、埋氧化层，3、漂移区，4、SOI层，5、漏阱区，6、第一导电类型重掺杂漏区，7、第二导电类型重掺杂漏区，8、第一导电类型掺杂区，9、第二导电类型掺杂区，10、栅介质
层，11、栅电极，12、第一导电类型重掺杂源区，13、第二导电类型重掺杂源区，14、源阱区，
15、介质耐压层。

具体实施方式

[0037] 以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

[0038] 多栅极MOS器件，使栅极电压从多个方向对沟道电势进行调制，不只是增加了对沟道电荷的控制能力，而且增加了器件的电流，这就意味着要与一般IGBT器件达到相同的电
流能力，注入的载流子少了，进而减弱了存储效应，那么就降低了关段时间和关断损耗。在
IGBT中引入超结原因是：当IGBT器件阳极加压，器件导通时，超结区处于全耗尽情况，这样
就避免了较长的漂移区所带来的少子存储效应。

[0039] 如图1所示，本发明第一实施例提供的一种IGBT功率器件，包括从下至上依次层叠设置的衬底1、埋氧化层2、SOI层4和鳍型栅结构；

[0040] SOI层4中具有漂移区3、漏阱区5、源阱区14、第一导电类型重掺杂漏区6、第二导电类型重掺杂漏区7、第一导电类型重掺杂源区12、第二导电类型重掺杂源区13、第一导电类
型掺杂区8和第二导电类型掺杂区9；所述SOI层4为凸台状，其包括凸台基部和凸台部；

[0041] 漂移区3位于凸台基部，漏阱区5位于漂移区3一侧的凸台基部中，漏阱区5的一侧面与漂移区3的一侧面接触，第一导电类型重掺杂漏区6和第二导电类型重掺杂漏区7侧面
相互接触的位于漏阱区5的上端中远离漂移区3的一侧；

[0042] 源阱区14位于漂移区3另一侧的凸台基部和凸台部中，所述源阱区14的一侧面与漂移区3的另一侧面接触，第一导电类型重掺杂源区12和第二导电类型重掺杂源区13侧面
相互接触的位于源阱区14的上端中远离漂移区3的一侧；

[0043] 第一导电类型掺杂区8和第二导电类型掺杂区9侧面相互接触的位于部分漂移区3上的凸台部，且位于源阱区14凸台部的一侧，第一导电类型掺杂区8和第二导电类型掺杂区
9的接触面与第一导电类型重掺杂源区12和第二导电类型重掺杂源区13的接触面垂直，第
一导电类型掺杂区8和第二导电类型掺杂区9具有高深宽比；

[0044] 鳍型栅结构位于源阱区14上。

[0045] 上述实施例中，本发明的器件在漂移区表面引入超结，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，
那么就缩短了关断时间，减少了关断损耗。另外，此时的平面栅变为鳍型栅，鳍型栅增加了
栅极对器件沟道的控制，增加了开态的电流密度，增加了器件的跨导和沟道电荷量。其中，
栅介质层10为栅氧化层，栅电极11为多晶硅栅电极，SOI层4的厚度为1μm～2μm；所述栅介质
层10的厚度为100nm～400nm。本发明的器件也可以在其他绝缘体上硅制成。所述IGBT功率
器件采用硅、碳化硅，氮化镓或砷化镓半导体材料制成，或者使用硅基材料制成。

[0046] 下面以鳍型IGBT功率器件为例详细说明本发明的工作原理。具体原理如下：

[0047] 当器件达到打到开启状态时，由于器件具有3维鳍型栅的存在，与平面型的器件相比，此器件增加了栅对器件的控制能力，增加了器件的跨导，并且在同样的开启电压条件
下，沟道电荷密度增加，再根据电流连续性的特点，器件在开启状态下电流密度也增加，这
样就降低了器件的导通电阻。在漂移区中引入超结的目的在于当器件处于开启状态时，即
使漏端加比较低的正压(这里以源阱是P型掺杂为例)，超结区也能达到全耗尽状态，这样一
来长的漂移区载流子存储效应就被削弱，在关断的时候就会有更少的载流子抽取，那么就
缩短了关断时间，减少了关断损耗。

[0048] 如图2所示，本发明第二实施例提供一种IGBT功率器件，本实施例是在第一实施例的基础上，使所述鳍型栅结构还设置在第一导电类型掺杂区8和第二导电类型掺杂区9上。

[0049] 如图3所示，本发明第三实施例提供一种IGBT功率器件，本实施例是在第一实施例的基础上，使所述漏阱区5还位于漂移区3一侧的凸台部中，且漏阱区5的一侧面还与第一导
电类型掺杂区8和第二导电类型掺杂区9的一侧面接触。

[0050] 如图4所示，本发明第四实施例提供一种IGBT功率器件，本实施例是在第一实施例的基础上，使所述漏阱区5还位于漂移区3一侧的凸台部中，且在第一导电类型掺杂区8和第
二导电类型掺杂区9与漏阱区5之间还设置介质耐压层15，所述介质耐压层15的一侧面和漏
阱区5的一侧面接触，介质耐压层15的另一侧面与第一导电类型掺杂区8和第二导电类型掺
杂区9的一侧面接触。

[0051] 可选地，在第一导电类型掺杂区8和第二导电类型掺杂区9与源阱区14之间还设置介质耐压层15，所述介质耐压层15的一侧面和源阱区14的一侧面接触，介质耐压层15的另
一侧面与第一导电类型掺杂区8和第二导电类型掺杂区9的另一侧面接触。

[0052] 可选地，所述鳍型栅结构包括栅介质层10和其上的多晶硅栅极11。

[0053] 可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。

[0054] 如图5所示，本发明第五实施例提供的一种IGBT功率器件，包括从下至上依次层叠设置的衬底1、埋氧化层2、SOI层4和平面栅结构；

[0055] SOI层4中具有漂移区3、漏阱区5、源阱区14、第一导电类型重掺杂漏区6、第二导电类型重掺杂漏区7、第一导电类型重掺杂源区12和第二导电类型重掺杂源区13；

[0056] 漏阱区5和源阱区14分别位于漂移区3的两侧，第一导电类型重掺杂漏区6和第二导电类型重掺杂漏区7侧面相互接触的位于漏阱区5的上端中远离漂移区3的一侧；第一导
电类型重掺杂源区12和第二导电类型重掺杂源区13侧面相互接触的位于源阱区14的上端
中远离漂移区3的一侧；

[0057] 在漂移区3中，间隔设置有多个侧面相互接触的第一导电类型掺杂区8和第二导电类型掺杂区9，第一导电类型掺杂区8和第二导电类型掺杂区9的接触面与第一导电类型重
掺杂源区12和第二导电类型重掺杂源区13的接触面垂直，第一导电类型掺杂区8和第二导
电类型掺杂区9具有高深宽比；

[0058] 漏阱区5的一侧面与漂移区3、SOI层4、第一导电类型掺杂区8和第二导电类型掺杂区9的一侧面接触，源阱区14的一侧面与漂移区3、SOI层4、第一导电类型掺杂区8和第二导
电类型掺杂区9的另一侧面接触；

[0059] 平面栅结构位于源阱区14上。

[0060] 上述实施例中，本发明的器件在漂移区中引入多个具有高深宽比的超结条，能够降低导通电阻，进而增加开态电流，也能在开态时利用超结的相互耗尽做到减少漂移区少
子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关
断损耗。其中，栅介质层10为栅氧化层，栅电极11为多晶硅栅电极，SOI层4的厚度为1μm～2μ
m；所述栅介质层10的厚度为100nm～400nm。所述IGBT功率器件采用硅、碳化硅，氮化镓或砷
化镓半导体材料制成，或者使用硅基材料制成。

[0061] 可选地，第一导电类型掺杂区8和第二导电类型掺杂区9的深度小于等于漂移区3的深度。

[0062] 可选地，所述平面栅结构包括栅介质层10和其上的多晶硅栅极11。

[0063] 可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。

[0064] 本发明的IGBT功率器件在漂移区表面或内部引入超结，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，
那么就缩短了关断时间，减少了关断损耗。另外，此时的平面栅变为鳍型栅，鳍型栅增加了
栅极对器件沟道的控制，增加了开态的电流密度，增加了器件的跨导和沟道电荷量。本发明
的IGBT功率半导体器件在制造鳍型器件的过程中，无需改动、增加太多工艺步骤，只需要先
 刻蚀好鳍型栅极和鳍型漂移区，然后再注入，这样就可以得到器件性能的巨大改善。

[0065] 在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

[0066] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者
隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三
个等，除非另有明确具体的限定。

[0067] 在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内
部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员
而言，可以根据具体情况理解上述术语在本发明中的具体含义。

[0068] 在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在
第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示
第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第
一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

[0069] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特
点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不
必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任
一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技
术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结
合和组合。

[0070] 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

标题	发布/更新时间	阅读量
应用轴对称多级磁铁的光抽运铯原子钟及实现方法	2021-06-17	2
用于检测诸如冲击、加速度、旋转力等平面内的力的集成压电传感器	2021-09-28	1
半导体晶片的研磨方法及研磨装置	2022-10-17	1
以二氢吩嗪为核的空穴传输材料及有机发光二极管	2020-11-20	0
基板保持装置	2022-11-21	1
三维层叠装置及三维层叠方法	2022-02-01	2
一种晶圆检测方法	2021-07-11	0
固态摄像器件及电子设备	2020-08-21	1
半导体元件的制造方法	2022-04-24	1
一种控制气体流量用气动隔膜阀	2021-03-18	2

一种IGBT功率器件

一种IGBT功率器件

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：