技术领域
[0001] 本
发明属于
半导体领域,尤其涉及一种标记元件厚度大于发光元件厚度的晶圆片,以及其制作方法。
背景技术
[0002]
现有技术中制备发光
二极管的方法,在进行芯片后段
研磨制程时,因涉及衬底减薄,需将晶片使用熔融粘接蜡经加压、冷却后固定在陶瓷
基板上。由于金
电极质软易
变形以及陶瓷基板表面存在较大的粗糙度(Ra一般在50 400nm),芯片与陶瓷基板之间存在直接加~压受
力,虽然二者之间填充熔融蜡粘接
缓冲层,但部分区域的芯粒P Pad/P-Finger电极与陶瓷基板之间存在无蜡缓冲的完全直接
接触,造成 P Pad/P-Finger电极产生压伤现象。
发明内容
[0003] 本发明旨在解决现有技术中晶圆片在
上蜡工艺中电极易被压伤的技术问题,为解决该技术问题,本发明设计的晶圆片,包括用于
定位对准的标记元件和用于发光的发光元件,其中标记元件的厚度大于发光元件,在晶圆片的上蜡工艺中,标记元件起到
支撑作用,使发光元件与上蜡陶瓷盘之间存在一定的间隙,从而避免发光元件的电极被压伤。具体技术方案如下:本发明的第一方面,提供了一种晶圆片,包括:
衬底,具有相对的第一表面和第二表面;
发光元件,位于衬底的第一表面上;
标记元件,位于衬底的第一表面上,与发光元件通过衬底连接并间隔分布;
其特征在于:所述标记元件的厚度大于发光元件,当对衬底的第二表面施加压力时,标记元件用于支撑发光元件,防止发光元件被损伤。
[0004] 优选的,所述晶圆片倒置于载盘表面,当对衬底的第二表面采用加压装置施加压力时,发光元件与载盘之间具有间隙,标记元件用于支撑发光元件,防止载盘损伤发光元件。
[0005] 优选的,所述发光元件包括第一
外延层和第一电极,所述标记元件包括第二外延层和第二电极。进一步地,所述标记元件具有位于第二外延层和第二电极之间的增厚介质层,所述增厚介质层使标记元件的厚度大于发光元件。
[0006] 优选的,所述发光元件包括依次层叠的第一外延层、第一
电流扩展层和第一电极,所述标记元件包括依次层叠的第二外延层、第二电流扩展层和第二电极。进一步地,所述标记元件具有位于第二外延层和第二电流扩展层或者第二电流扩展层和第二电极之间的增厚介质层,所述增厚介质层使标记元件的厚度大于发光元件。
[0007] 优选的,所述发光元件包括依次层叠的第一外延层、第一电流阻挡层、第一电流扩展层和第一电极,所述标记元件包括依次层叠的第二外延层、第二电流阻挡层、第二电流扩展层和第二电极。进一步地,所述标记元件具有位于第二外延层和第二电流阻挡层或者第二电流阻挡层和第二电流扩展层或者第二电流扩展层和第二电极之间的增厚介质层,所述增厚介质层使标记元件的厚度大于发光元件。
[0008] 优选的,所述第一外延层与第二外延层的外观形状相同或者不同。
[0009] 优选的,所述第一外延层的外观形状为具有台阶的L型,所述第二外延层的外观形状为十字型或者米字型,使所述标记元件在晶圆片的
光刻工艺中用于对准和定位。
[0010] 优选的,所述第一电极包括第一P电极和第一N电极,所述第一N电极位于所述台阶表面;所述第二电极与第一P电极相同。
[0011] 优选的,所述增厚介质层包括金属介质层或者非金属介质层。进一步地,所述增厚介质层为
二氧化
硅层或者铬层。
[0012] 优选的,所述增厚介质层的厚度为1500~25000埃。
[0013] 优选的,所述标记元件均匀地穿插分布于发光元件之间。
[0014] 优选的,所述标记元件在发光元件之间的分布呈米字型或田字型。
[0015] 优选的,所述标记元件在光刻工艺中用于对准定位。
[0016] 本发明的第二方面,提供了制作上述晶圆片的方法,其特征在于,包括如下步骤:步骤1、提供一衬底,所述衬底具有相对的第一表面和第二表面,于所述衬底的第一表面上生长外延层,
图案化所述外延层,形成复数个间隔分布的第一外延层和第二外延层;
步骤2、于所述第二外延层表面沉积增厚介质层;
步骤3、于所述第一外延层表面沉积第一
电极形成发光元件,于所述增厚介质层表面沉积第二电极形成标记元件,所述标记元件的厚度大于发光元件,当对衬底的第二表面施加压力时,标记元件用于支撑发光元件,防止发光元件被损伤。
[0017] 优选的,所述晶圆片倒置于载盘表面,当对衬底的第二表面采用加压装置施加压力时,发光元件与载盘之间具有间隙,标记元件用于支撑发光元件,防止载盘损伤发光元件。
[0018] 优选的,所述步骤2和3之间还包括于所述第一外延层表面和增厚介质层表面沉积电流扩展层的步骤。
[0019] 优选的,还包括于所述第一外延层和电流扩展层之间以及增厚介质层与电流扩展层之间沉积电流阻挡层的步骤。
[0020] 本发明将现有技术中晶圆片上用于标记定位的标记元件的厚度增厚,具体是通过设置增厚介质层来使标记元件的厚度大于常规发光元件的厚度,从而使晶圆片在上蜡工艺中,晶圆片倒置在陶瓷盘上,标记元件起到支撑作用,使发光元件的电极不与陶瓷盘接触,从而避免陶瓷盘对其的压伤。
附图说明
[0021] 图1为本发明之晶圆片俯视结构示意图。
[0022] 图2为本发明之发光元件和标记元件的剖视结构示意图。
[0023] 图3为本发明之上蜡状态发光元件和标记元件的剖视结构示意图。
具体实施方式
[0024] 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和
权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明
实施例的目的。
[0025] 参看附图1和2,本发明的第一方面,提供了一种晶圆片,包括:衬底10,具有相对的第一表面和第二表面;发光元件20,位于衬底10的第一表面上;标记元件30,位于衬底10的第一表面上,与发光元件20通过衬底10连接并间隔分布;其中,所述标记元件30的厚度大于发光元件20,当对衬底10的第二表面施加压力时,标记元件30用于支撑发光元件20,防止发光元件20被损伤。
[0026] 标记元件30均匀地穿插分布于发光元件20之间,在发光元件20之间的分布呈米字型或田字型。其数量可以根据晶圆片中发光元件20的数量设定,一般数量不少于20个。
[0027] 其中,衬底10的材质可以选自Al2O3、SiC、GaAs、GaN、AlN、GaP、Si、ZnO、MnO中的任意一种或者几种的组合。本实施例以蓝
宝石衬底10(sapphire substrate)为例说明,晶格方向可以例如为(0001),但本发明不限制所使用的衬底10材质与晶格方向。也可以对衬底10进行图形化处理,改变光的传播路径,提升发光元件20的出光效率。
[0028] 发光元件20包括第一外延层21和第一电极22,标记元件30包括第二外延层31和第二电极32。
[0029] 第一外延层21和第二外延层31均进一步包括N型半导体层211、311、
发光层212、312和P型半导体层213、313。其中N型半导体层211、311为n型掺杂的半导体层,P型半导体层
213、313为p型掺杂的半导体层。n型掺杂杂质类型可以为Si、Ge、或者Sn,p型掺杂杂质类型可以为Mg、Zn、Ca、 Sr、或者Ba,本发明不排除其他的元素等效替代的掺杂。N型半导体层
211、311、发光层212、312和P型半导体层213、313均可以为多层化合物半导体层结构,其中发光层212、312可以为单
量子阱结构或者多量子阱结构。N型半导体层211、311提供的
电子和P型半导体层213、313提供的空穴在发光层212、312中复合发光。
[0030] 第一外延层21和第二外延层31的制作方法没有特别限制,例如金属有机
化学气相沉积(MOCVD),分子束外延法(MBE)、卤化物
气相外延法(HPVE法)、
溅射法,离子
镀法,电子喷淋法等。本发明采用常规的MOCVD法于衬底1010上制作而成。
[0031] 第一外延层21与第二外延层31的外观形状相同或者不同,但是两者的厚度相同。第一电极22和第二电极32相同或者不同,两者的厚度相同。具体地,为了使标记元件30可以在光刻工艺中起到对准定位的功能,当第一外延层21和第二外延层31相同时,第一电极22和第二电极32则不同;反之,当第一外延层21和第二外延层31不同时,第一电极22和第二电极32可以相同也可以不同。第一外延层21的外观可以呈矩形,而第二外延层31的外观可以呈矩形或者十字形或者米字形,本实施例中优选第一外延层21的外观呈矩形,而第二外延层31的外观呈十字形,使标记元件30可以在外观上于发光元件20进行区别,便于对位识别。
此时,第一外延层21的截面呈L型,且具有一个台阶25。具体为
刻蚀P型半导体层213、313至N型半导体层211、311形成台阶25。第一电极22包括第一P电极221和第一N电极222,第一N电极222则为台阶25上,与N型半导体层211、311电性连接,第一P电极221则位于第一外延层21的表面,第一P电极221和第一N电极222之间可以形成电流。同时,第二电极32与第一P电极
221相同,由于第二外延层31与第一外延层21的外观形态不同,其电极只需制作与第一P电极221相同即可使标记元件起到用于对准定位的功能。
[0032] 本发明的第二外延层31和第二电极32之间设置增厚介质层35,由于第一外延层21和第二外延层31的厚度相同,第一电极22和第二电极32的厚度相同,因此发光元件20和标记元件30的厚度差即为增厚介质层35的厚度。
[0033] 本实施例中,第一外延层21和第二外延层31表面还分别层叠有第一电流阻挡层23、第二电流阻挡层33以及第一电流扩展层24、第二电流扩展层34,而增厚介质层35则位于第二外延层31和第二电流阻挡层33之间,当然在其他实施例中,增厚介质层35也可以设置在第二电流阻挡层33和第二电流扩展层34之间,或者第二电流扩展层34和第二电极之间,本发明对此不作特别限制。
[0034] 第一、第二电流阻挡层23、33的材质可以为氧化
铝、
二氧化硅、氮化硅、
碳化硅等中的一种或者几种组合。本实施例中优选为二氧化硅。第一、第二电流扩展层24、34的材质可以为氧化锌层、氧化锌铟
锡层、氧化铟锌层、氧化锌锡层、氧化镓铟锡层、氧化镓铟层、氧化镓锌层、掺杂铝的氧化锌层或掺杂氟的氧化锡层中的一种或者几种的组合。本实施例中优选为氧化铟锡层。
[0035] 第一电流阻挡层23和第二电流阻挡层33的厚度相同,第一电流扩展层24和第二电流扩展层34的厚度相同。因此,发光元件20和标记元件30的厚度差仍为增厚介质层35的厚度。
[0036] 第一电流阻挡层23和第一电流扩展层24可以设置开口,使第一P电极221插入开口内,增强第一P电极221的牢固性。而为了简化工艺,第二电流阻挡层33和第二电流扩展层34可以不进行开口设置,两者均为层状结构。
[0037] 参看附图3,在LED的前道工艺,例如光刻工艺中,标记元件30可以用于曝光对准定位。而由于衬底10的厚度较厚,不利于后续通过划裂工艺将发光元件20分离成独立的晶粒,因此需采用研磨等减薄工艺对衬底10进行减薄。为了防止在研磨过程中,晶圆片移动,需首先采用固晶工艺将晶圆片固定在载盘40表面。例如将晶圆片的
正面采用溶化的蜡贴附于陶瓷盘40的表面,并且采用加压装置50从衬底10的背面对其施加一定的压力。
[0038] 本发明中由于增设增厚介质层35,当加压装置对衬底10的背面施加压力时,标记元件30起到支撑作用,标记元件30的第二电极32与陶瓷盘40接触,而发光元件20的第一P电极221与陶瓷盘40不接触,从而防止陶瓷盘40对第一P电极221压伤。
[0039] 增厚介质层35的材质不作特别限制,可以为金属介质层或者非金属介质层,例如增厚介质层35为二氧化硅层或者铬层。本实施例中优选增厚介质层35为二氧化硅层。增厚介质层35的厚度需考虑到陶瓷盘40的粗糙度,其厚度需大于陶瓷盘40表面的最大凸起,本实施例中优选其厚度范围为1500~25000埃。
[0040] 本发明将发光元件20制程中使用的标记元件30的厚度通过增加增厚介质层35增厚,使其厚度大于发光元件20,在发光元件20的上蜡工艺中,使发光元件20与陶瓷盘40之间具有一定的间隙,防止因发光元件20与陶瓷盘40的接触
挤压而产生的损伤。
[0041] 实施例2为了制作上述的晶圆片,本实施例提供了一种制作方法,包括如下步骤:
步骤1、提供一衬底10,衬底10具有相对的第一表面和第二表面,于衬底10的第一表面上生长外延层,图案化所述外延层,形成复数个间隔分布的第一外延层21和第二外延层31;
步骤2、于第二外延层31表面沉积增厚介质层35;
步骤3、于第一外延层21表面沉积第一电极22形成发光元件20,于增厚介质层35表面沉积第二电极32形成标记元件30,标记元件30的厚度大于发光元件20,当对衬底10的第二表面施加压力时,标记元件30用于支撑发光元件20,防止发光元件20被损伤。
[0042] 上述晶圆片倒置于载盘40表面,当对衬底10的第二表面采用加压装置施加压力时,发光元件20与载盘40之间具有间隙,标记元件30用于支撑发光元件20,防止载盘40损伤发光元件20。
[0043] 上述的制作方法还包括于第一外延层21表面和增厚介质层35表面沉积电流扩展层24、34的步骤;以及于第一外延层21和电流扩展层24之间以及增厚介质层35与电流扩展层34之间沉积电流阻挡层33的步骤。
[0044] 其中,增厚介质层35可以采用
真空蒸镀法、PECVD法、MOCVD法、PVD法或者化学
镀膜法制作而成。
[0045] 应当理解的是,上述具体实施方案为本发明的优选实施例,本发明的范围不限于该实施例,凡依本发明所做的任何变更,皆属本发明的保护范围之内。