Die Erfindung betrifft eine Regelschaltung für einen Substratvorspannungsgenerator zur Erzeugung einer Substratvorspannung in einer integrierten Halbleiterschaltung.

Bei modernen integrierten Halbleiterschaltungen, insbesondere bei Halbleiterspeichern und Mikroprozessoren, wird das Substrat der Schaltung häufig mittels einer Substratvorspannung auf einem elektrischen Potential gehalten, das ungleich den üblichen Versorgungsspannungen VDD,VSS der Halbleiterschaltung ist. Diese wird dabei heutzutage nicht über einen Chipanschluß von extern zugeführt (wie in der Vergangenheit meist üblich), sondern "on chip" mittels eines Substratvorspannungsgenerators erzeugt. Um die erzeugte Substratvorspannung VBB innerhalb der durch Bausteinspezifikation vorgegebenen Grenzen halten zu können, ist zur Regelung des Substratvorspannungsgenerators, und damit zur Regelung der Substratvorspannung VBB, eine Regelschaltung vorgesehen.

Die US-A 4,581,546 offenbart einen Substratvorspannungsgenerator mit einer zugehörigen Regelschaltung. Diese Regelschaltung enthält im wesentlichen eine Flip-Flop-Schaltung aus kreuzgekoppelten Transistoren und zugehöriger umfangreicher Peripherieschaltung.

Aufgabe der vorliegenden Erfindung ist es, eine Regelschaltung der eingangs genannten Art zu schaffen mit möglichst wenig Schaltelementen und mit einem möglichst niedrigen Flächenbedarf.

Diese Aufgabe wird gelöst durch eine Regelschaltung mit den Merkmalen des Patentanspruches 1. Vorteilhafte Aus- und Weiterbildungen sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird nachstehend anhand der Figuren näher erläutert. Es zeigen:

Die Figuren 1,10 bis 12 vorteilhafte Ausgestaltungen der Erfindung,

die Figuren 2 bis 9 vorteilhafte Einzelheiten und

Figur 13 ein Potentialdiagramm, das die Regelcharakteristik der Regelschaltung aufzeigt.

Figur 1 zeigt einen Anschluß für ein erstes Potential Vx einer Halbleiterschaltung, in der die Regelschaltung enthalten ist. Das erste Potential Vx kann das für eine Halbleiterschaltung übliche Versorgungspotential VDD sein (typischerweise 5 V; im folgenden als "zweites Versorgungspotential VDD" bezeichnet). Es kann jedoch auch ein geregeltes Potential VCC sein, das niedriger als das (zweite) Versorgungspotential VDD ist. Bei modernen integrierten Halbleiterspeichern als Halbleiterschaltung ist es aufgrund immer kleiner werdender Strukturen mittlerweile üblich, an die Halbleiterschaltung zwar das (bislang bereits übliche) Versorgungspotential VDD = 5 V extern anzulegen, chipintern (insbesondere für die Zellenfelder) jedoch ein aus dem (zweiten) Versorgungspotential VDD abgeleitetes geregeltes Potential VCC zu verwenden, das niedriger ist als das Versorgungspotential VDD (z.B. VCC = 3.3 V). Die Verwendung dieses geregelten Potentiales VCC hat den Vorteil, daß die Regelschaltung entkoppelt ist von eventuell auftretenden Schwankungen des Versorgungspotentials VDD, so daß im Betrieb eine genauere Regelung der Substratvorspannung VBB erfolgen kann. Die vom Substratvorspannungsgenerator (nicht dargestellt, da nicht Bestandteil der Erfindung) zu erzeugende Substratvorspannung VBB wird dadurch auch unabhängig vom Versorgungspotential VDD und seinen eventuell auftretenden Schwankungen.

Figur 1 zeigt weiterhin einen Anschluß für ein zweites Potential Vy. Dieses ist im allgemeinen gleich der Substratvorspannung VBB. In einer besonderen Ausführungsform der Erfindung, die noch erläutert wird, ist es jedoch gleich einem ersten Versorgungspotential VSS (meist als Masse bezeichnet, d.h. VSS = 0 V) der Halbleiterschaltung.

Zwischen den beiden Potentialen Vx,Vy ist eine Schmitt-Trigger-Schaltung ST angeordnet. Dieser ist ausgangsseitig eine erste Inverteranordnung I1 nachgeschaltet, die versorgungsspannungsmäßig mit dem ersten Potential Vx und dem ersten Versorgungspotential VSS verbunden ist.

Jede Schmitt-Trigger-Schaltung weist bekanntlich eine Hysterese in ihrem Schaltverhalten auf. Dazu wird ihr Eingang entsprechend beschaltet. Vorliegend ist zu diesem Zweck ihr Eingang mit dem Ausgang der ersten Inverteranordnung I1 verbunden.

Wesentliche Elemente der vorliegenden Schmitt-Trigger-Schaltung ST sind drei in Serie zueinander geschaltete Widerstandselemente R1,R2,R3 (Widerstandsnetzwerk RN), die, insgesamt betrachtet, zwischen den beiden Potentialen Vx,Vy angeordnet sind. Dabei entstehen zwischen dem ersten und dem zweiten Widerstandselement R1,R2 ein erster Schaltungsknoten 1 der Regelschaltung sowie zwischen dem zweiten und dem dritten Widerstandselement R2,R3 ein zweiter Schaltungsknoten 2 der Regelschaltung. In Figur 1 sind die Widerstandselemente R1,R2,R3 ohm'sche Widerstände.

Ein weiteres wesentliches Element der vorliegenden Schmitt-Trigger-Schaltung ST ist ein Hysterese-Transistor HT, der der Steuerung der Hysteresefunktion der Schmitt-Trigger-Schaltung ST dient. Er ist mit seiner Kanalstrecke dem ersten Widerstandselement R1 parallelgeschaltet, d.h. seine Kanalstrecke ist mit dem ersten Potential Vx und mit dem ersten Schaltungsknoten 1 verbunden. Sein Gate ist als Regeleingang der Schmitt-Trigger-Schaltung ST mit dem Ausgang der ersten Inverteranordnung I1, der einen dritten Schaltungsknoten 3 der Regelschaltung bildet, verbunden. In Figur 1 ist der Hysterese-Transistor vom p-Kanal-Typ. In einem solchen Fall enthält die erste Inverteranordnung I1 eine ungerade Anzahl von Invertern, d.h. mindestens einen Inverter. Das Vorsehen von mehr als einem Inverter bei der ersten Inverteranordnung I1 bewirkt einerseits ein Verstärken des an ihr auftretenden Eingangssignals und eine größere Flankensteilheit ihres Ausgangssignals, andererseits benötigt die Pegelschaltung jedoch mehr Fläche. Der Substratbereich des in Figur 1 dargestellten Hysterese-Transistors HT ist vorzugsweise ebenfalls mit dem ersten Potential Vx = VCC verbunden. Damit weist der Hysterese-Transistor HT eine niedrigere Einsatzspannung auf als bei Verbindung seines Substratbereiches mit dem zweiten Versorgungspotential VDD, da Vx < VDD.

In Figur 1 ist der ersten Inverteranordnung I1 über den dritten Schaltungsknoten 3 noch eine zweite Inverteranordnung I2 nachgeschaltet. Sie enthält wenigstens einen Inverter, wie dargestellt. Die zweite Inverteranordnung I2 ist versorgungsspannungsmäßig mit den beiden Versorgungspotentialen VSS,VDD der Halbleiterschaltung verbunden. An ihrem Ausgang entsteht ein Steuersignal SLIM als Ausgangssignal der Regelschaltung, welches der Steuerung des Substratvorspannungsgenerators, der die Substratvorspannung VBB erzeugt, dient. Zum Betrieb der erfindungsgemäßen Regelschaltung ist die zweite Inverteranordnung I2 jedoch nicht zwingend notwendig; sie dient lediglich einer Verstärkung des am dritten Schaltungsknoten 3 anliegenden Signals. Bei Weglassen der zweiten Inverteranordnung I2 entsteht das Steuersignal SLIM (dann allerdings in anderer Phasenlage und mit einem anderen High-Pegel) bereits am dritten Schaltungsknoten 3 (vgl. Figur 10).

Nachstehend wird der Betrieb der Regelschaltung nach Figur 1 anhand des Potentialdiagramms von Figur 13 näher erläutert. Bei Anlegen der Versorgungspotentiale VSS,VDD an die Halbleiterschaltung wird zunächst das geregelte Potential VCC aufgebaut (nicht Bestandteil der Regelschaltung, deshalb nicht dargestellt), welches dann als erstes Potential Vx an der Regelschaltung anliegt. Die Substratvorspannung VBB liegt zunächst auf dem Wert des ersten Versorgungspotentials VSS; der Substratvorspannungsgenerator beginnt die (gegenüber den Versorgungspotentialen VSS,VDD negative) Substratvorspannung VBB aufzubauen. Der dritte Schaltungsknoten 3 liegt zunächst noch auf dem Wert des ersten Versorgungspotentials VSS, d.h. Masse. Der Hysterese-Transistor HT leitet demzufolge und schließt somit das erste Widerstandselement R1 elektrisch kurz.

Wegen der Spannungsteilerwirkung des Widerstandsnetzwerkes RN liegt anfangs am zweiten Schaltungsknoten 2 also ein Potential

(die Substratvorspannung VBB wurde der Einfachheit halber weggelassen, da ihr Anfangswert noch ca. 0 V beträgt; korrekterweise müßte die Formel ansonsten lauten:

Da die Substratvorspannung VBB zunehmend negativer wird, sinkt das Potential V₂ am Schaltungsknoten 2 ab (vgl. strichpunktierte Linie in Figur 13). Zunächst erreicht die Substratvorspannung VBB einen Wert VBB_max, den sie im Betrieb dann nicht mehr übersteigt. Zu diesem Zeitpunkt weist das Potential V₂ noch einen Wert auf, der oberhalb eines Wertes V_I1 liegt, der gleich ist der Spannung, bei dem die erste Inverteranordnung I1 ihren komplementären Zustand annimmt ("Umschaltpunkt"). Der dritte Schaltungsknoten 3 weist somit einen niedrigen Potentialzustand (= erstes Versorgungspotential VSS) auf, so daß das Steuersignal SLIM am Ausgang der Regelschaltung wegen der zweiten Inverteranordnung I2 einen hohen Potentialwert (= zweites Versorgungspotential VDD) aufweist, wodurch der Substratvorspannungsgenerator angenommenermaßen weiterhin in Betrieb bleibt. Damit wird die Substratvorspannung VBB immer negativer, so daß das Potential V₂ am zweiten Schaltungsknoten 2 weiter absinkt bis unter den Wert V_I1. Zu diesem Zeitpunkt weist die Substratvorspannung VBB einen Minimalwert VBB_min auf, den sie im Betrieb nicht unterschreitet. Sobald das Potential V₂ am zweiten Schaltungsknoten 2 den Wert V_I1 unterschreitet, kippt die erste Inverteranordnung I1 in ihren komplementären Zustand, d.h. der dritte Schaltungsknoten 3 nimmt den Wert des ersten Potentials Vx an (die erste Inverteranordnung I1 ist versorgungsspannungsmäßig mit dem ersten Potential Vx verbunden).

Damit jedoch wird der Hysterese-Transistor HT gesperrt, das erste Widerstandselement R1 wird wirksam, so daß das Potential V₂ am zweiten Schaltungsknoten 2 auf den Wert

absinkt. Da das Potential am dritten Schaltungsknoten 3, wie bereits angegeben, nunmehr den Wert des ersten Potentials Vx aufweist, weist entsprechend das Steuersignal SLIM wegen der zweiten Inverteranordnung I2 einen niedrigen Wert (= erstes Versorgungspotential VSS) auf. Damit jedoch wird der Substratvorspannungsgenerator abgeschaltet, d.h. die Substratvorspannung VBB wird nicht noch negativer.

Wegen in jeder Halbleiterschaltung auftretender Leckstromverluste bezüglich der Substratvorspannung VBB (beispielsweise besteht auch bei der vorliegenden Schaltung nach Figur 1 ein gewisser, von der Dimensionierung der Widerstandselemente R1, R2,R3 abhängiger Querstrom zwischen dem ersten Potential Vx und der Substratvorspannung VBB), die meist bis zu einem gewissen Umfang sogar erwünscht sind (z.B. kann er der Begrenzung der Substratvorspannung auf den Wert VBB_min dienen), steigt die Substratvorspannung VBB nunmehr wiederum langsam an. Somit steigt auch das Potential V₂ am zweiten Schaltungsknoten 2 langsam an bis über den Wert V_I1, bei dem die erste Inverteranordnung I1 dann ihren ursprünglichen Zustand wieder annimmt, d.h. der dritte Schaltungsknoten I3 nimmt wieder seinen niedrigen Wert an (er ist typischerweise gleich dem Wert des ersten Versorgungspotentials VSS, d.h. 0 V). Zu diesem Zeitpunkt hat die Substratvorspannung VBB ihren Maximalwert VBB_max. Damit jedoch wird der Transistor T wieder leitend, so daß das Potential V₂ am zweiten Schaltungsknoten 2 den Wert von

annimmt. Gleichzeitig nimmt das Steuersignal SLIM seinen hohen Wert (= VDD) an und schaltet somit den Substratvorspannungsgenerator wieder ein. Infolgedessen wird die Substratvorspannung VBB zunehmend negativer; der bereits beschriebene Vorgang beginnt von neuem. In Figur 13 ist der zeitliche Verlauf des Potentials V₂ am zweiten Schaltungsknoten 2 durch Pfeile angedeutet.

Gemäß den Figuren 2 und 4 können eines, mehrere oder alle Widerstandselemente R1,R2,R3 als p-Kanal-Transistoren aufgebaut sein, deren Sources mit dem ersten Potential Vx (R1), mit dem ersten Schaltungsknoten 1 (R2) oder mit dem zweiten Schaltungsknoten 2 (R3) verbunden sind und deren Drains mit dem ersten Schaltungsknoten 1 (R1), dem zweiten Schaltungsknoten 2 (R2) oder dem zweiten Potential Vy verbunden sind, wobei das zweite Potential Vy wiederum gleich der Substratvorspannung VBB ist. In der Ausführungsform nach Figur 2 ist das Gate mit dem ersten Versorgungspotential VSS verbunden, während bei der Ausführungsform nach Figur 4 das Gate mit der zugehörigen Drain verbunden ist.

Gemäß den Ausführungsformen nach den Figuren 3 und 5 können jedoch auch eines, mehrere oder alle Widerstandselemente R1,R2,R3 als n-Kanal-Transistoren aufgebaut sein, deren Drains mit dem ersten Potential Vx (R1), mit dem ersten Schaltungsknoten 1 (R2) oder mit dem zweiten Schaltungsknoten 2 (R3) verbunden sind und deren Sources mit dem ersten Schaltungsknoten 1 (R1), dem zweiten Schaltungsknoten 2 (R2) oder dem zweiten Potential Vy verbunden sind, wobei das zweite Potential Vy wiederum gleich der Substratvorspannung VBB ist. In der Ausführungsform nach Figur 3 ist das Gate mit dem ersten Potential Vx verbunden, während bei der Ausführungsform nach Figur 5 das Gate mit der zugehörigen Drain verbunden ist.

Nach Figur 6 ist das dritte Widerstandselement R3 ein n-Kanal-Transistor Tn, der auch in leitendem Zustand einen endlichen Widerstand aufweist. Er ist mit der Substratvorspannung VBB als zweitem Potential Vy verbunden. Das Gate dieses Transistors Tn ist mit dem ersten Versorgungspotential VSS verbunden.

Soll jedoch der zuvor bereits erwähnte Querstrom zwischen dem ersten Potential Vx und der Substratvorspannung VBB über das Widerstandsnetzwerk RN zum zweiten Potential Vy = VBB vermieden werden, so eignet sich dafür die Ausführungsform nach Figur 7 besonders: Nach Figur 7 dient als zweites Potential Vy nicht die Substratvorspannung VBB, sondern das erste Versorgungspotential VSS der Halbleiterschaltung. Als drittes Widerstandselement R3 ist ein p-Kanal-Transistor Tp vorgesehen, der in leitendem Zustand ebenfalls einen endlichen Widerstand aufweist. Sein Gate ist mit der Substratvorspannung VBB verbunden. Der Einfluß des jeweils aktuellen Wertes der Substratvorspannung VBB auf die Potentialverhältnisse am zweiten Schaltungsknoten 2 erfolgt hier also nicht, wie bei den zuvor bereits beschriebenen Ausführungsformen, über das zweite Potential Vy (das hier ja fest den Wert des ersten Versorgungspotentials VSS aufweist), sondern über das Gate des p-Kanal-Transistors Tp, d.h. über dessen jeweiliges Leitvermögen, das ja über das Gate steuerbar ist.

Die Figuren 8 und 9 zeigen die n- bzw. p-Kanal-Transistoren Tn, Tp nach den Figuren 6 und 7, ergänzt um jeweils ein weiteres Widerstandselement R', das zwischen diesen Transistoren Tn,Tp und dem zweiten Schaltungsknoten 2 angeordnet ist. Mit diesen Ausgestaltungen lassen sich die Potentialverhältnisse am jeweiligen zweiten Schaltungsknoten 2 leichter den Erfordernissen der Regelung, und damit der Regelschaltung, anpassen.

Die Ausführungsform nach Figur 10 unterscheidet sich von der Ausführungsform nach Figur 1 in zwei Punkten: Zum einen enthält sie keine zweite Inverteranordnung I2; das Steuersignal $\overline{\text{SLIM}}$ für den Substratvorspannungsgenerator entsteht bereits am dritten Schaltungsknoten 3. Es hat demzufolge gegenüber dem Steuersignal SLIM nach Figur 1 einen entgegengesetzten zeitlichen Verlauf, was aber beim Schaltverhalten des Substratvorspannungsgenerators leicht berücksichtigt werden kann.

Zum anderen hat das erste Potential Vx den Wert des zweiten Versorgungspotentials VDD der Halbleiterschaltung. Auch mit dieser Maßnahme funktioniert die erfindungsgemäße Regelschaltung. Allerdings ist bei Verwendung des zweiten Versorgungspotentials VDD anstelle einer geregelten Spannung VCC als erstes Potential Vx das Regelverhalten der Regelschaltung, und somit auch das Steuersignal $\overline{\text{SLIM}}$ und die Funktion des Substratvorspannungsgenerators, beeinflußt von den bei dem zweiten Versorgungspotential VDD üblicherweise auftretenden Schwankungen.

Die Ausführungsform nach Figur 11 unterscheidet sich von der nach Figur 1 nur insoweit, als die Source des Hysterese-Transistors HT nicht mit dem ersten Potential Vx = VCC verbunden ist, sondern mit dem zweiten Versorgungspotential VDD. Dies hat allerdings zum einen den in Figur 10 bereits geschilderten Nachteil und zum anderen ist der Hysterese-Transistor HT nie ganz gesperrt, da an seinem Gate über den dritten Schaltungsknoten 3 nie das zweite Versorgungspotential VDD anliegt, sondern maximal der Wert des ersten Potentials Vx = VCC mit VCC < VDD.

Bei der Ausführungsform nach Figur 12 wird anstelle des ersten Potentials Vx eine Konstantstromquelle I verwendet. Dies hat dieselben Vorteile wie die Verwendung eines geregelten Potentials VCC als erstes Potential (vgl. Figur 1). Der Hysterese-Transistor HT ist als n-Kanal-Transistor ausgeführt. Deshalb enthält die erste Inverteranordnung I1 eine gerade Anzahl hintereinander geschalteter Inverter; in Figur 12 sind zwei Stück dargestellt. Auch die zweite Inverteranordnung I2 enthält eine Hintereinanderschaltung von mehreren Invertern, vorliegend ebenfalls eine solche von zwei Invertern. Damit lassen sich am dritten Schaltungsknoten 3 und am Ausgang der Regelschaltung eine größere Flankensteilheit und ein verstärktes Potential (dritter Schaltungsknoten 3) bzw. ein verstärktes Steuersignal SLIM erreichen.

Die vorliegende Erfindung wurde beschrieben unter der Annahme, daß sie bei einer Halbleiterschaltung angewandt wird, deren Substratmaterial vom p-Typ ist. Sie ist jedoch auch anwendbar in Halbleiterschaltungen, deren Substratmaterial vom n-Typ ist. In einem solchen Fall ist die Substratvorspannung VBB das positivste aller angegebenen Potentiale. Dabei müssen lediglich die Polaritäten der angegebenen Potentiale vertauscht werden und auch die Leitungstypen bei den angegebenen Transistoren. Dies bereitet dem Fachmann jedoch keine Schwierigkeiten, da er die vorliegende Offenbarung anhand seines Fachwissens leicht entsprechend umsetzen kann.