图像传感器、包括其的电子系统及其操作方法专利检索-定时信号发生器电子零件及设备专利检索查询-专利查询网

图像 传感器、包括其的 电子系统及其操作方法

阅读：303发布：2020-05-14

专利汇可以提供图像传感器、包括其的电子系统及其操作方法专利检索，专利查询，专利分析的服务。并且图像传感器包括像素阵列、模数转换块和输出块。像素阵列包括多个单位像素，并且响应于入射光生成多个模拟像素信号。模数转换块包括多个模数转换器，多个模数转换器连接到像素阵列的多个列并且将多个模拟像素信号转换为多个数字信号。输出块包括多个输出电路，多个输出电路连接到多个模数转换器并且控制多个数字信号的输出定时。多个输出电路中的每一个连接到两条或更多条输出线，以同时输出多个数字信号之中的两个或更多个位。，下面是图像传感器、包括其的电子系统及其操作方法专利的具体信息内容。

权利要求

1.一种图像传感器，包括：
像素阵列，包括多个单位像素，并且被配置为响应于入射光生成多个模拟像素信号；
模数转换块，包括多个模数转换器，所述多个模数转换器连接到所述像素阵列的多个列并且被配置为将所述多个模拟像素信号转换为多个数字信号；以及
输出块，包括多个输出电路，所述多个输出电路连接到所述多个模数转换器并且被配置为控制所述多个数字信号的输出定时，
其中，所述多个输出电路中的每一个连接到两条或更多条输出线，以同时输出所述多个数字信号之中的数字信号的两个或更多个位。
2.根据权利要求1所述的图像传感器，其中，由所述模数转换块执行的模拟操作和由所述输出块执行的数据传输操作彼此不重叠。
3.根据权利要求2所述的图像传感器，其中：
所述模拟操作包括提取复位分量的第一模拟操作、以及提取图像分量的第二模拟操作，并且
在所述第一模拟操作之后且在所述第二模拟操作之前，执行所述数据传输操作。
4.根据权利要求2所述的图像传感器，其中：
所述模拟操作包括提取复位分量的第一模拟操作、提取第一图像分量的第二模拟操作、以及提取第二图像分量的第三模拟操作，并且
所述数据传输操作在所述第一模拟操作之后且在所述第二模拟操作之前执行，以及在所述第二模拟操作之后且在所述第三模拟操作之前执行。
5.根据权利要求1所述的图像传感器，其中，所述多个输出电路之中的第一输出电路包括：
第一存储器至第N存储器，被配置为分别存储所述多个数字信号之中的第一数字信号的第一位至第N位，其中N是大于或等于2的自然数；
第一输出线和第二输出线，被配置为同时输出所述第一数字信号的第一位至第N位之中的两个位；以及
第一开关至第N开关，被配置为响应于第一读取使能信号至第N读取使能信号，控制所述第一存储器至所述第N存储器与所述第一输出线和所述第二输出线之间的连接。
6.根据权利要求5所述的图像传感器，其中：
响应于所述第一开关至所述第N开关的控制，所述第一存储器至所述第N存储器之中的奇数存储器选择性地连接到所述第一输出线，并且
响应于所述第一开关至所述第N开关的控制，所述第一存储器至所述第N存储器之中的偶数存储器选择性地连接到所述第二输出线。
7.根据权利要求5所述的图像传感器，其中：
在第一时间间隔期间，响应于第一读取使能信号和第二读取使能信号的激活，同时输出在第一存储器和第二存储器中存储的所述第一数字信号的第一位和第二位，并且在所述第一时间间隔之后的第二时间间隔期间，响应于第三读取使能信号和第四读取使能信号的激活，同时输出在第三存储器和第四存储器中存储的所述第一数字信号的第三位和第四位。
8.根据权利要求5所述的图像传感器，其中：
响应于所述第一开关至所述第N开关的控制，所述第一存储器至所述第N存储器之中的第一存储器至第N/2存储器选择性地连接到所述第一输出线，并且
响应于所述第一开关至所述第N开关的控制，所述第一存储器至所述第N存储器之中的第N/2+1存储器至第N存储器选择性地连接到所述第二输出线。
9.根据权利要求5所述的图像传感器，还包括：
使能信号发生器，被配置为生成所述第一读取使能信号至所述第N读取使能信号。
10.根据权利要求5所述的图像传感器，其中，所述第一存储器至所述第N存储器中的每一个包括静态随机存取存储器SRAM。
11.根据权利要求5所述的图像传感器，其中，所述多个输出电路之中的第二输出电路包括：
第(N+1)存储器至第2N存储器，被配置为存储所述多个数字信号之中的第二数字信号的第一位至第N位；
第三输出线和第四输出线，被配置为同时输出所述第二数字信号的第一位至第N位之中的两个位；以及
第(N+1)开关至第2N开关，被配置为响应于与所述第一读取使能信号至所述第N读取使能信号不同的第(N+1)读取使能信号至第2N读取使能信号，控制所述第(N+1)存储器至所述第2N存储器与所述第三输出线和所述第四输出线之间的连接。
12.根据权利要求11所述的图像传感器，其中：
在第一时间间隔期间，响应于第一读取使能信号和第二读取使能信号的激活，同时输出在第一存储器和第二存储器中存储的所述第一数字信号的第一位和第二位，在所述第一时间间隔期间，响应于第(N+1)读取使能信号和第(N+2)读取使能信号的激活，同时输出在第(N+1)存储器和第(N+2)存储器中存储的所述第二数字信号的第一位和第二位，并且
所述第一读取使能信号和所述第二读取使能信号的激活间隔不同于所述第(N+1)读取使能信号和所述第(N+2)读取使能信号的激活间隔。
13.根据权利要求1所述的图像传感器，其中，所述多个输出电路之中的第一输出电路包括：
第一存储器至第N存储器，被配置为分别存储所述多个数字信号之中的第一数字信号的第一位至第N位，其中N是大于或等于3的自然数；
第一输出线至第三输出线，被配置为同时输出所述第一数字信号的第一位至第N位之中的三个位；以及
第一开关至第N开关，被配置为响应于第一读取使能信号至第N读取使能信号，控制所述第一存储器至所述第N存储器与所述第一输出线至所述第三输出线之间的连接。
14.根据权利要求13所述的图像传感器，其中：
在第一时间间隔期间，响应于第一读取使能信号至第三读取使能信号的激活，同时输出在第一存储器至第三存储器中存储的所述第一数字信号的第一位至第三位，并且在所述第一时间间隔之后的第二时间间隔期间，响应于第四读取使能信号至第六读取使能信号的激活，同时输出在第四存储器至第六存储器中存储的所述第一数字信号的第四位至第六位。
15.根据权利要求1所述的图像传感器，其中，所述多个模数转换器之中的第一模数转换器包括：
第一比较器，被配置为将所述多个模拟像素信号之中的第一模拟像素信号与斜坡信号相比较，以生成第一比较信号；以及
第一计数器，被配置为对所述第一比较信号的电平转变定时进行计数，以生成所述多个数字信号之中的第一数字信号。
16.根据权利要求15所述的图像传感器，还包括：
斜坡信号发生器，被配置为生成所述斜坡信号。
17.一种电子系统，包括：
图像传感器，被配置为响应于入射光生成多个数字信号；以及
控制器，被配置为控制所述图像传感器的操作，
其中，所述图像传感器包括：
像素阵列，包括多个单位像素，并且被配置为响应于入射光生成多个模拟像素信号；
模数转换块，包括多个模数转换器，所述多个模数转换器连接到所述像素阵列的多个列并且被配置为将所述多个模拟像素信号转换为所述多个数字信号；以及输出块，包括多个输出电路，所述多个输出电路连接到所述多个模数转换器并且被配置为控制所述多个数字信号的输出定时，
其中，所述多个输出电路中的每一个连接到两条或更多条输出线，以同时输出所述多个数字信号之中的数字信号的两个或更多个位。
18.一种操作包括像素阵列在内的图像传感器的方法，所述像素阵列包括多个单位像素，所述方法包括：
响应于入射光生成多个模拟像素信号；
将所述多个模拟像素信号转换为多个数字信号；以及
响应于多个读取使能信号控制所述多个数字信号的输出定时，使得所述多个数字信号之中的要输出的数字信号的两个或更多个位通过连接到所述像素阵列的多个列之中的一个列的两条或更多条输出线而被同时输出。
19.根据权利要求18所述的方法，其中，控制所述多个数字信号的输出定时包括：
在第一时间间隔期间，响应于所述多个读取使能信号之中的第一读取使能信号和第二读取使能信号的激活，同时输出所述多个数字信号之中的第一数字信号的第一位和第二位；以及
在所述第一时间间隔之后的第二时间间隔期间，响应于所述多个读取使能信号之中的第三读取使能信号和第四读取使能信号的激活，同时输出所述第一数字信号的第三位和第四位。
20.根据权利要求18所述的方法，其中，控制所述多个数字信号的输出定时包括：
在第一时间间隔期间，响应于所述多个读取使能信号之中的第一读取使能信号至第三读取使能信号的激活，同时输出所述多个数字信号之中的第一数字信号的第一位至第三位；以及
在所述第一时间间隔之后的第二时间间隔期间，响应于所述多个读取使能信号之中的第四读取使能信号至第六读取使能信号的激活，同时输出所述第一数字信号的第四位至第六位。

说明书全文

图像传感器、包括其的 电子系统及其操作方法

[0001] 相关申请的交叉引用

[0002] 本申请要求2018年3月7日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2018-0026645的优先权，其全部公开内容通过引用合并于此。

技术领域

[0003] 本发明构思的示例性实施例总体上涉及图像传感器，更具体地，涉及图像传感器、包括图像传感器的电子系统、以及操作图像传感器的方法。

背景技术

[0004] 互补金属氧化物半导体(CMOS)图像传感器是使用CMOS工艺制造的图像拾取设备。与具有高压模拟电路的电荷耦合器件(CCD)图像传感器相比，CMOS图像传感器具有更低的制造成本、更小的像素大小和更低的功耗。此外，随着CMOS图像传感器的性能提高，CMOS图像传感器广泛用于诸如智能手机、平板个人电脑(PC)、数码相机等之类的移动电子设备。为了实现具有高速和高分辨率的CMOS图像传感器，CMOS图像传感器可以具有带有高速和大量的单位像素的模数转换器(ADC)。常规CMOS图像传感器中的深色阴影或黑色阴影特性劣化可能无法满足不断增加的噪声标准。

发明内容

[0005] 根据本发明构思的示例性实施例，图像传感器包括像素阵列、模数转换块和输出块。像素阵列包括多个单位像素，并且响应于入射光生成多个模拟像素信号。模数转换块包括多个模数转换器，多个模数转换器连接到像素阵列的多个列并且将多个模拟像素信号转换为多个数字信号。输出块包括多个输出电路，多个输出电路连接到多个模数转换器并且控制多个数字信号的输出定时。多个输出电路中的每一个连接到两条或更多条输出线，以同时输出多个数字信号之中的两个或更多个位。

[0006] 根据本发明构思的示例性实施例，存储器系统包括图像传感器和控制器。图像传感器响应于入射光生成多个数字信号。控制器控制图像传感器的操作。图像传感器包括像素阵列、模数转换块和输出块。像素阵列包括多个单位像素，并且响应于入射光生成多个模拟像素信号。模数转换块包括多个模数转换器，多个模数转换器连接到像素阵列的多个列并且将多个模拟像素信号转换为多个数字信号。输出块包括多个输出电路，多个输出电路连接到多个模数转换器并且控制多个数字信号的输出定时。多个输出电路中的每一个连接到两条或更多条输出线，以同时输出多个数字信号之中的两个或更多个位。

[0007] 根据本发明构思的示例性实施例，在操作包括像素阵列的图像传感器的方法中，响应于入射光生成多个模拟像素信号，像素阵列包括多个单位像素。多个模拟像素信号被转换为多个数字信号。响应于多个读取使能信号控制多个数字信号的输出定时，使得多个数字信号之中的要输出的数字信号的两个或更多个位通过连接到像素阵列的多个列之中的一个列的两条或更多条输出线而被同时输出。附图说明

[0008] 通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将被更清楚地理解。

[0009] 图1是示出根据本发明构思的示例性实施例的图像传感器的框图。

[0010] 图2是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。

[0011] 图3是用于描述根据本发明构思的示例性实施例的图2的输出块的操作的时序图。

[0012] 图4、图5和图6是用于描述根据本发明构思的示例性实施例的图像传感器的操作的时序图。

[0013] 图7是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。

[0014] 图8是用于描述根据本发明构思的示例性实施例的图7的输出块的操作的时序图。

[0015] 图9是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。

[0016] 图10是用于描述根据本发明构思的示例性实施例的图9的输出块的操作的时序图。

[0017] 图11是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。

[0018] 图12是用于描述根据本发明构思的示例性实施例的图11的输出块的操作的时序图。

[0019] 图13是示出在根据本发明构思的示例性实施例的图像传感器中包括的单位像素的电路图。

[0020] 图14是示出根据本发明构思的示例性实施例的操作图像传感器的方法的流程图。

[0021] 图15是示出包括根据本发明构思的示例性实施例的图像传感器的电子系统的框图。

具体实施方式

[0022] 本发明构思的示例性实施例提供了一种图像传感器，其能够防止深色阴影或黑色阴影特性劣化。

[0023] 本发明构思的示例性实施例还提供了一种包括该图像传感器的电子系统。

[0024] 本发明构思的示例性实施例还提供了一种操作该图像传感器的方法。

[0025] 以下将参考附图更全面地描述本发明构思的示例性实施例。贯穿本申请，相同的附图标记可以指代相同的元件。

[0026] 图1是示出根据本发明构思的示例性实施例的图像传感器的框图。

[0027] 参考图1，图像传感器100包括像素阵列110、模数转换(ADC)块140和输出块150。图像传感器100还可以包括行驱动器120、相关双采样(CDS)块130、斜坡信号发生器160、使能信号发生器170和定时控制器180。

[0028] 在本发明构思的示例性实施例中，依赖于光接收表面是在衬底的正面还是背面，图像传感器100可以被分类为正面照射(FSI)图像传感器或背面照射(BSI)图像传感器。

[0029] 像素阵列110包括以矩阵形式排列的多个单位像素PX。多个单位像素PX中的每一个可以连接到多个行RW1、RW2、......、RWX中的相应一个以及多个列CL1、CL2、......、CLY中的相应一个，其中每个X和Y是大于或等于2的自然数。像素阵列110基于入射光生成多个模拟像素信号VP1、VP2、......、VPY。将参考图13描述每个单位像素PX的配置和操作。

[0030] 行驱动器120可以连接到像素阵列110的多个行RW1～RWX。行驱动器120可以生成驱动信号以驱动多个行RW1～RWX。例如，行驱动器120可以逐行驱动包括在像素阵列100中的多个单位像素PX。

[0031] 相关双采样块130可以包括多个相关双采样电路(CDS)130a、130b、......、130c。多个相关双采样电路130a～130c可以连接到像素阵列110的多个列CL1～CLY。多个相关双采样电路130a～130c可以对从像素阵列110输出的多个模拟像素信号VP1～VPY执行相关双采样操作。例如，第一相关双采样电路130a可以连接到第一列CL1，并且可以对从第一列CL1输出的第一模拟像素信号VP1执行相关双采样操作。

[0032] 模数转换块140包括多个模数转换器140a、140b、......、140c。多个模数转换器140a～140c经由多个相关双采样电路130a～130c连接到像素阵列110的多个列CL1～CLY。
多个模数转换器140a～140c执行列模数转换操作，其将多个模拟像素信号VP1～VPY(例如，从多个相关双采样电路130a～130c输出的多个相关双采样模拟像素信号)并行地(例如，同时地或并发地)转换为的多个数字信号CNT1、CNT2、......、CNTY。例如，第一模数转换器
140a可以经由第一相关双采样电路130a连接到第一列CL1，并且可以将第一模拟像素信号VP1(例如，从第一相关双采样电路130a输出的相关双采样第一模拟像素信号)转换为第一数字信号CNT1。

[0033] 多个模数转换器140a～140c中的每一个可以包括多个比较器142a、142b、......、142c中的相应一个以及多个计数器(CNT)144a、144b、......、144c中的相应一个。例如，第一模数转换器140a可以包括第一比较器142a和第一计数器144a。第一比较器142a可以将第一模拟像素信号VP1(例如，从第一相关双采样电路130a输出的相关双采样第一模拟像素信号)与斜坡信号VRAMP相比较，以生成第一比较信号CS1。第一计数器144a可以对第一比较信号CS1的电平转变定时进行计数，以生成第一数字信号CNT1。类似地，第二模数转换器140b可以包括：第二比较器142b，其将第二模拟像素信号VP2与斜坡信号VRAMP相比较以产生第二比较信号CS2；以及第二计数器144b，其对第二比较信号CS2的电平转变定时进行计数以生成第二数字信号CNT2。第Y模数转换器140c可以包括：第Y比较器142c，其将第Y模拟像素信号VPY与斜坡信号VRAMP相比较以生成第Y比较信号CSY；以及第Y计数器144c，其对第Y比较信号CSY的电平转变定时进行计数以生成第Y数字信号CNTY。

[0034] 输出块150包括多个输出电路(OC)150a、150b、......、150c。多个输出电路150a～150c连接到多个模数转换器140a～140c，并控制多个数字信号CNT1～CNTY的输出定时，以输出多个数字信号CNT1～CNTY作为多个输出信号OS1、OS2、......、OSY。

[0035] 多个数字信号CNT1～CNTY中的每一个是N位数字信号，并且多个输出电路150a～150c中的每一个连接到两条或更多条输出线以同时输出要输出的N个位的数字信号之中的两个或更多个位，其中N是大于或等于2的自然数。

[0036] 例如，第一输出电路150a可以连接到第一模数转换器140a，可以控制第一数字信号CNT1的输出定时以输出第一数字信号CNT1作为第一输出信号OS1，并且可以是连接到两条或更多条输出线OL1以同时地或并发地(例如，一次)输出第一数字信号CNT1的两个或更多个位。类似地，第二输出电路150b可以连接到第二模数转换器140b，可以控制第二数字信号CNT2的输出定时以输出第二数字信号CNT2作为第二输出信号OS2，并且可以连接到两条或更多条输出线OL2以同时地或并发地(例如，一次)输出第二数字信号CNT2的两个或更多个位。第Y输出电路150c可以连接到第Y模数转换器140c，可以控制第Y数字信号CNTY的输出定时以输出第Y数字信号CNTY作为第Y输出信号OSY，并且可以连接到两条或更多条输出线OLY以同时地或并发地(例如，一次)输出第Y数字信号CNTY的两个或更多个位。换句话说，每个列可以包括多条输出线或多条信道，多条输出线或多条信道可以不由不同或相邻的列共享，并且一个列中的输出线或信道可以是与另一列中的输出线或信道物理地分离、独立和不同。

[0037] 可以逐行地对包括在像素阵列110中的多个单位像素PX执行相关双采样块130、模数转换块140和输出块150的操作。例如，可以对从连接到第一行RW1的单位像素PX生成的模拟像素信号VP1～VPY执行相关双采样操作、模数转换操作和控制输出定时的操作，并且然后可以对从连接到第二行RW2的单位像素PX生成的模拟像素信号VP1～VPY至从连接到第X行RWX的单位像素PX生成的模拟像素信号VP1～VPY顺序地重复执行相关双采样操作、模数转换操作和控制输出定时的操作。可以顺序输出与第一行RW1对应的输出信号OS1～OSY至与第X行RWX对应的输出信号OS1～OSY。换句话说，在给定时间从图像传感器100输出的输出信号OS可以对应于从像素阵列110的单个行生成的信号。

[0038] 斜坡信号发生器160可以生成斜坡信号VRAMP。使能信号发生器170可以生成多个读取使能信号RD_EN。

[0039] 定时控制器180可以控制图像传感器100的整体操作定时。例如，定时控制器180可以控制行驱动器120、斜坡信号发生器160、使能信号发生器170等的操作，并且可以生成包括计数使能信号CNT_EN、时钟信号等在内的控制信号。

[0040] 在本发明构思的示例性实施例中，如将参考图3至图6描述的，由模数转换块140执行的模拟操作和由输出块150执行的数据传输操作可以彼此不重叠。

[0041] 图2是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。

[0042] 为了便于说明，图2仅示出了输出块中包括的第一输出电路和第二输出电路。另外，基于从图1中的第一模数转换器140a和第二模数转换器140b输出的第一数字信号CNT1和第二数字信号CNT2中的每一个是12位数字信号的示例(例如，图1中的N＝12的示例)，在图2中示出了第一输出电路和第二输出电路。

[0043] 参考图1和图2，第一输出电路151a可以包括第一存储器至第十二存储器M10、M11、M12、M13、......、M1A和M1B、第一输出线OL11和第二输出线OL12、以及第一开关至第十二开关SW10、SW11、SW12、SW13、......、SW1A和SW1B。第一输出电路151a还可以包括第一输出缓冲器OB11和第二输出缓冲器OB12。图2中的第一输出电路151a可以是图1中的第一输出电路150a的示例。

[0044] 第一存储器至第十二存储器M10～M1B可以存储第一数字信号CNT1的第一位至第十二位CNT10、CNT11、CNT12、CNT13、......、CNT1A和CNT1B，第一数字信号CNT1从连接到第一列CL1的第一模数转换器140a输出。例如，第一存储器M10可以存储第一数字信号CNT1的第一位CNT10，并且第二存储器M11可以存储第一数字信号CNT1的第二位CNT11。

[0045] 第一输出线OL11和第二输出线OL12可以同时输出第一数字信号CNT1的第一位至第十二位CNT10～CNT1B中的两个位。例如，第一输出线OL11和第二输出线OL12可以同时输出第一数字信号CNT1的第一位CNT10和第二位CNT11。图2中的第一输出线OL11和第二输出线OL12可以包括在图1中的输出线OL1中。

[0046] 第一开关至第十二开关SW10～SW1B可以响应于第一读取使能信号至第十二读取使能信号RD_ENO、RD_EN1、RD_EN2、RD_EN3、......、RD_ENA和RD_ENB，控制第一存储器至第十二存储器M10～M1B与第一输出线OL11和第二输出线OL12之间的连接。。例如，第一开关SW10可以响应于第一读取使能信号RD_ENO选择性地将第一存储器M10与第一输出线OL11连接，并且第二开关SW11可以响应于第二读取使能信号RD_EN1选择性地将第二存储器M11与第二输出线OL12连接。图2中的第一读取使能信号至第十二读取使能信号RD_EN0～RD_ENB可以包括在图1中的多个读取使能信号RD_EN中。

[0047] 第一输出缓冲器OB11和第二输出缓冲器OB12可以分别连接到第一输出线OL11和第二输出线OL12，并且可以两个位两个位地输出第一数字信号CNT1(例如，第一输出信号OS1)。

[0048] 第二输出电路151b的配置可以与第一输出电路151a的配置基本相同。例如，第二输出电路151b可以包括第十三存储器至第二十四存储器M20、M21、M22、M23、......、M2A和M2B、第三输出线OL21和第四输出线OL22、以及第十三开关至第二十四开关SW20、SW21、SW22、SW23、......、SW2A和SW2B。第二输出电路151b还可以包括第三输出缓冲器OB21和第四输出缓冲器OB22。图2中的第二输出电路151b可以是图1中的第二输出电路150b的示例。

[0049] 第十三存储器至第二十四存储器M20～M2B可以存储第二数字信号CNT2的第一位至第十二位CNT20、CNT21、CNT22、CNT23、......、CNT2A和CNT2B，第二数字信号CNT2从连接到第二列CL2的第二模数转换器140b输出。第三输出线OL21和第四输出线OL22可以同时输出第二数字信号CNT2的第一位至第十二位CNT20～CNT2B之中的两个位。第十三开关至第二十四开关SW20～SW2B可以响应于第一读取使能信号至第十二读取使能信号RD_EN0～RD_ENB，控制第十三存储器至第二十四存储器M20～M2B与第三输出线OL21和第四输出线OL22之间的连接。第三输出缓冲器OB21和第四输出缓冲器OB22可以分别连接到第三输出线OL21和第四输出线OL22，并且可以两个位两个位地输出第二数字信号CNT2(例如，第二输出信号OS2)。

[0050] 输出块(例如，图1中的输出块150)还可以包括除第一输出电路和第二输出电路151a和151b之外的输出电路，并且除了第一输出电路和第二输出电路151a和151b之外的输出电路的配置可以与第一输出电路和第二输出电路151a和151b的配置基本相同。

[0051] 在本发明构思的示例性实施例中，第一存储器至第十二存储器M10至M1B和第十三存储器至第二十四存储器M20至M2B中的每一个可以是存储1位信息或数据的存储器器件。例如，第一存储器至第十二存储器M10～M1B和第十三存储器至第二十四存储器M20～M2B中的每一个可以包括静态随机存取存储器(SRAM)或锁存器。

[0052] 图3是用于描述根据本发明构思的示例性实施例的图2的输出块的操作的时序图。

[0053] 参考图2和图3，响应于第一输出电路151a中的第一开关至第十二开关SW10～SW1B的控制，第一存储器至第十二存储器M10～M1B之中的奇数存储器M10、M12、......、M1A可以选择性地连接到第一输出线OL11，并且第一存储器至第十二存储器M10～M1B中的偶数存储器M11、M13、......、M1B可以选择性地连接到第二输出线OL12。类似地，响应于第二输出电路151b中的第十三开关至第二十四开关SW20～SW2B的控制，第十三存储器至第二十四存储器M20～M2B之中的奇数存储器M20、M22、......、M2A可以选择性地连接到第三输出线OL21，并且第十三存储器到第二十四存储器M20～M2B之中的偶数存储器M21、M23、......、M2B可以选择性地连接到第四输出线OL22。另外，第一输出电路151a和第二输出电路151b可以共同地接收相同的读取使能信号RD_EN0～RD_ENB。

[0054] 例如，在时间间隔T1期间，第十一读取使能信号RD_ENA和第十二读取使能信号RD_ENB被激活。第十一开关SW1A和第十二开关SW1B分别将第十一存储器M1A和第十二存储器M1B与第一输出线OL11和第二输出线OL12电连接，并且响应于第十一读取使能信号RD_ENA和第十二读取使能信号RD_ENB，第二十三开关SW2A和第二十四开关SW2B分别将第二十三存储器M2A和第二十四存储器M2B与第三输出线OL21和第四输出线OL22电连接。因此，存储在第十一存储器M1A和第十二存储器M1B中的第一数字信号CNT1的第十一位CNT1A和第十二位CNT1B经由第一输出线OL11和第二输出线OL12以及第一输出缓冲器OB11和第二输出缓冲器OB12同时(例如，一次)输出，并且存储在第二十三存储器M2A和第二十四存储器M2B中的第二数字信号CNT2的第十一位CNT2A和第十二位CNT2B经由第三输出线OL21和第四输出线OL22以及第三输出缓冲器OB21和第四输出缓冲器OB22同时(例如，一次)输出。

[0055] 类似地，在时间间隔T2期间，第九读取使能信号RD_EN8和第十读取使能信号RD_EN9被激活，存储在第九存储器M18和第十存储器M19中的第一数字信号CNT1的第九位CNT18和第十位CNT19被同时输出，并且存储在第二十一存储器M28和第二十二存储器M29中的第二数字信号CNT2的第九位CNT28和第十位CNT29被同时输出。在时间间隔T3期间，第七读取使能信号RD_EN6和第八读取使能信号RD_EN7被激活，存储在第七存储器M16和第八存储器M17中的第一数字信号CNT1的第七位CNT16和第八位CNT17被同时输出，并且存储在第十九存储器M26和第二十存储器M27中的第二数字信号CNT2的第七位CNT26和第八位CNT27被同时输出。在时间间隔T4期间，第五读取使能信号RD_EN4和第六读取使能信号RD_EN5被激活，存储在第五存储器M14和第六存储器M15中的第一数字信号CNT1的第五位CNT14和第六位CNT15被同时输出，并且存储在第十七存储器M24和第十八存储器M25中的第二数字信号CNT2的第五位CNT24和第六位CNT25被同时输出。

[0056] 在时间间隔T5期间，第三读取使能信号和第四读取使能信号RD_EN2和RD_EN3被激活。第三开关SW12和第四开关SW13分别将第三存储器M12和第四存储器M13与第一输出线OL11和第二输出线OL12电连接，并且响应于第三读取使能信号RD_EN2和第四读取使能信号RD_EN3，第十五开关SW22和第十六开关SW23分别将第十五存储器M22和第十六存储器M23与第三输出线OL21和第四输出线OL22电连接。因此，存储在第三存储器M12和第四存储器M13中的第一数字信号CNT1的第三位和第四位CNT12和CNT13被同时输出，并且存储在第十五存储器M22和第十六存储器M23中的第二数字信号CNT2的第三位和第四位CNT22和CNT23被同时输出。

[0057] 在时间间隔T6期间，第一读取使能信号和第二读取使能信号RD_EN0和RD_EN1被激活。第一开关SW10和第二开关SW11分别将第一存储器M10和第二存储器M11与第一输出线OL11和第二输出线OL12电连接，并且响应于第一读取使能信号RD_EN0和第二读取使能信号RD_EN1，第十三开关SW20和第十四开关SW21分别将第十三存储器M20和第十四存储器M21与第三输出线OL21和第四输出线OL22电连接。因此，存储在第一存储器和第二存储器M10和M11中的第一数字信号CNT1的第一位CNT10和第二位CNT11被同时输出，并且存储在第十三存储器M20和第十四存储器M21中的第二数字信号CNT2的第一位CNT20和第二位和CNT21被同时输出。

[0058] 在常规的图像传感器中，每个列包括单条输出线或单条信道，并且多个读取使能信号的激活定时彼此不重叠以一次输出单个位。因此，在常规的图像传感器中输出所有数字信号位所需的时间(例如，数据传输间隔或数据输出间隔)相对较长。

[0059] 在根据本发明构思的示例性实施例的图像传感器100中，包括在输出块150中的多个输出电路150a～150c中的每一个可以连接到两条或更多条输出线以同时(例如，一次)输出数字信号的两个或更多个位。在根据本发明构思的示例性实施例的图像传感器100中，每个列可以包括多条输出线或多条信道，并且一列中的输出线或信道可以与另一列中的输出线或信道在物理上分离，独立且不同。在图2和图3的示例中，两个读取使能信号(例如，读取使能信号RD_EN0和RD_EN1)可以同时(例如，一次)被激活，并且数字信号的两个位(例如，第一数字信号CNT1的位CNT10和CNT11)可以从每个列同时(例如，一次)输出。与其中从每个列一次输出单个位的常规图像传感器相比，在根据本发明构思的示例性实施例的图像传感器100中，数据传输间隔TRD_EN可以减少约一半(例如，1/2)。

[0060] 图4、图5和图6是用于描述根据本发明构思的示例性实施例的图像传感器的操作的时序图。

[0061] 参考图1和图4，从图像传感器100中的像素阵列110输出的多个模拟像素信号VP1～VPY可以包括复位分量R和图像分量(或信号分量)S1。例如，包括在像素阵列110中的多个单位像素PX中的每一个单位像素PX可以具有如图13所示的结构，并且将参考图13描述复位分量R和图像分量S1。

[0062] 在根据本发明构思的示例性实施例的图像传感器100中，由模数转换块140执行的模拟操作和由输出块150执行的数据传输操作可以彼此不重叠。

[0063] 模拟操作可以包括提取复位分量R的第一模拟操作AR1、和提取图像分量S1的第二模拟操作AS1。例如，可以通过第一模拟操作AR1提取从连接到当前行的单位像素PX生成的模拟像素信号VP1～VPY的复位分量R，并且可以通过第二模拟操作AS1提取从连接到当前行的单位像素PX生成的的模拟像素信号VP1～VPY的图像分量S1。例如，多个计数器144a～144c可以响应于计数使能信号CNT EN执行计数操作，并且复位分量R和图像分量S1可以基于计数操作被提取。

[0064] 可以在第一模拟操作AR1之后且在第二模拟操作AS1之前，执行数据传输操作DT。换句话说，数据传输操作DT可以在第一模拟操作AR1和第二模拟操作AS1之间执行。可以在第一模拟操作AR1完成之后并且在第二模拟操作AS1开始之后执行数据传输操作DT，以便数据传输操作DT不与第一个模拟操作AR1和第二个模拟操作AS1重叠。数据传输操作DT可以表示激活多个读取使能信号RD_EN的操作。例如，数据传输操作DT可以是参考图3描述的数据传输间隔TRD_EN期间的操作。

[0065] 在本发明构思的示例性实施例中，由数据传输操作DT一次输出多个位(例如，N个位)的输出信号OS可以包括表示图像分量S1和复位分量R之间的差异的有效图像分量。由于数据传输操作DT是在提取图像分量S1的第二模拟操作AS1之前执行的，由数据传输操作DT输出的有效图像分量可以表示来自连接到前一行的单位像素PX(不是来自连接到当前行的单位像素PX)的有效图像分量。例如，针对第一行(例如，RW1)，可以不在第一模拟操作AR1与第二模拟操作AS1之间执行数据传输操作DT，并且针对第二行(例如，RW2)，可以在第一模拟操作AR1与第二模拟操作AS1之间执行数据传输操作DT以输出针对第一行的有效图像分量。

[0066] 参考图1和图5，从图像传感器100中的像素阵列110输出的多个模拟像素信号VP1～VPY可以包括复位分量R、第一图像分量S1和第二图像分量S2。例如，包括在像素阵列110中的多个单位像素PX中的每一个可以具有其中一个信号发生单元由两个或更多个光电转换单元共享的结构。

[0067] 如参考图4描述的示例，在根据本发明构思的示例性实施例的图像传感器100中，由模数转换块140执行的模拟操作和由输出块150执行的数据传输操作可以彼此不重叠。

[0068] 模拟操作可以包括提取复位分量R的第一模拟操作AR1、提取第一图像分量S1的第二模拟操作AS11、以及提取第二图像分量S2的第三模拟操作AS12。例如，可以通过第一模拟操作AR1提取从连接到当前行的单位像素PX生成的模拟像素信号VP1～VPY的复位分量R，可以通过第二模拟操作AS11提取从连接到当前行的单位像素PX生成的模拟像素信号VP1～VPY，并且通过第三模拟操作AS12提取从连接到当前行的单位像素PX生成的模拟像素信号VP1～VPY的第二图像分量S2。例如，多个计数器144a～144c可以响应于计数使能信号CNT_EN来执行计数操作，并且复位分量R、第一图像分量S1和第二图像分量S2可以基于计数操作来提取。

[0069] 可以在第二模拟操作AS11之后和第三模拟操作AS12之前执行第一数据传输操作DT1，并且可以在第一模拟操作AR1之后和第二模拟操作AS11之前执行第二数据传输操作DT2。第一数据传输操作和第二数据传输操作DT1和DT2中的每一个可以表示激活多个读取使能信号RD_EN的操作(例如，参考图3描述的数据传输间隔TRD_EN期间的操作)。

[0070] 在本发明构思的示例性实施例中，由第一数据传输操作DT1一次输出多个位(例如，N个位)的输出信号OS可以包括表示第一图像分量S1与复位分量R之间的差异的第一有效图像分量。由于在提取第一图像分量S1的第二模拟操作AS11之后执行第一数据传输操作DT1，所以由第一数据传输操作DT1输出的第一有效图像分量可以表示来自连接到当前行的单位像素PX的有效图像分量。另外，由第二数据传输操作DT2一次输出多个位(例如，N个位)的输出信号OS可以包括表示第二图像分量S2与复位分量R之间的差的第二有效图像分量。由于第二数据传输操作DT2是在提取第二图像分量S3的第三模拟操作AS12之前执行的，由第二数据传输操作DT2输出的第二有效图像分量可以表示来自连接到前一行的单位像素PX(不是来自连接到当前行的单位像素PX)的有效图像分量。

[0071] 如参考图2和图3所述，常规的图像传感器具有相对长的数据传输间隔，因此数据传输操作的至少一部分(例如，图4中的数据传输操作DT或图5中的数据传输操作DT1和DT2)与模拟操作(例如，图4中的模拟操作AR1和AS1或图5中的模拟操作AR1、AS11和AS12重叠。结果，在常规的图像传感器中，深色阴影或黑色阴影特性劣化。

[0072] 在根据本发明构思的示例性实施例的图像传感器100中，包括在输出块150中的多个输出电路150a～150c中的每一个可以连接到两条或更多条输出线以同时(例如，一次)输出要输出的数字信号的两个或更多个位，因此可以减少数据传输间隔(例如，图3中的数据传输间隔TRD EN)。由于数据传输间隔减小，数据传输操作(例如，图4中的数据传输操作DT或图5中的数据传输操作DT1和DT2)可以不与模拟操作(例如，图4中的模拟操作AR1和AS1或图5中的模拟操作AR1、AS11和AS12)重叠，并且数据传输操作可以不与多个计数器144a～144c执行的计数操作重叠。因此，可以防止深色阴影或黑色阴影特性的劣化。

[0073] 参考图6，情况1表示其中根据本发明构思的示例性实施例的数据传输操作不与模拟操作重叠的示例，并且情况2、情况3和情况4表示其中至少一部分数据传输操作与常规图像传感器中的模拟操作重叠的示例。在图6中，模拟操作和计数使能信号CNT_EN的操作可以与参考图5描述的操作基本相同。

[0074] 深色阴影或黑色阴影特性可以在情况(CASE)1、情况2、情况3和情况4中分别测量为约0.211、0.48、0.378和0.563。较低的测量值表示较低的图像不均匀性和较好的深色阴影或黑色阴影特性。可以看出，在根据本发明构思的示例性实施例的数据传输操作不与模拟操作重叠(情况1)的示例中，可以防止深色阴影或黑色阴影特性的劣化。

[0075] 图7是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。图8是用于描述根据本发明构思的示例性实施例的图7的输出块的操作的时序图。

[0076] 与图2和图3的输出电路相比，存储器和输出线之间的连接可以在图7和图8的输出电路中改变。可以省略重复的描述。

[0077] 参考图1、图7和图8，第一输出电路153a可以包括第一存储器至第十二存储器M10、M11、......、M15、M16、......、M1A和M1B、第一输出线OL11和第二输出线OL12、以及第一开关至第十二开关SW10、SW11、......、SW15、SW16、......、SW1A和SW1B，并且第一输出电路153a还可以包括第一缓冲器和第二输出缓冲器OB11和OB12。图7中的第一输出电路153a可以是图1中的第一输出电路150a的另一示例。

[0078] 第一存储器至第十二存储器M10～M1B可以存储第一数字信号CNT1的第一位至第十二位CNT10、CNT11、......、CNT15、CNT16、......、CNT1A和CNT1B。第一开关至第十二开关SW10～SW1B可以响应于第一读取使能信号至第十二读取使能信号RD_ENO、RD_EN1、......、RD_EN5、RD_EN6、......、RD_ENA和RD_ENB来控制第一存储器至第十二存储器M10～M1B与第一输出线OL11和第二输出线OL12之间的连接。例如，第一开关SW10可以响应于第一读取使能信号RD_EN0选择性地将第一存储器M10与第一输出线OL11连接，并且第七开关SW16可以响应于第七读取使能信号RD_EN6选择性地将第七存储器M16与第二输出线OL12连接。

[0079] 第二输出电路153b可以包括第十三存储器至第二十四存储器M20、M21、......、M25、M26、......、M2A和M2B、第三输出线OL21和第四输出线OL22、以及第十三开关至第二十四开关SW20、SW21、......、SW25、SW26、......、SW2A和SW2B，并且还可以包括第三输出缓冲器OB21和第四输出缓冲器OB22。图7中的第二输出电路153b可以是图1中的第二输出电路150b的另一示例。

[0080] 第十三存储器至第二十四存储器M20～M2B可以存储第二数字信号CNT2的第一位至第十二位CNT20、CNT21、......、CNT25、CNT26、......、CNT2A和CNT2B。第十三开关至第二十四开关SW20～SW2B可以响应于第一读取使能信号至第十二读取使能信号RD_EN0～RD_ENB来控制第十三存储器至第二十四存储器M20～M2B与第三输出线OL21和第四输出线OL22之间的连接。

[0081] 响应于第一输出电路153a中的第一开关至第十二开关SW10～SW1B的控制，第一存储器至第十二存储器M10～M1B之中的第一存储器至第六存储器M10～M15可以选择性地连接到第一输出线OL11，并且第一存储器至第十二存储器M10～M1B之中的第七存储器至第十二存储器M16～M1B可以选择性地连接到第二输出线OL12。类似地，响应于第二输出电路153b中的第十三开关至第二十四开关SW20～SW2B的控制，第十三存储器至第二十四存储器M20～M2B之中的第十三存储器至第十八存储器M20～M25可以选择性地连接到第三输出线OL21，并且第十三存储器至第二十四存储器M20～M2B之中的第十九存储器至第二十四存储器M26～M2B可以选择性地连接到第四输出线OL22。

[0082] 例如，在时间间隔T1期间，第六读取使能信号RD_EN5和第十二读取使能信号RD_ENB被激活，存储在第六存储器M15和第十二存储器M1B中的第一数字信号CNT1的第六位CNT15和第十二位CNT1B被同时输出，并且存储在第十八存储器M25和第二十四存储器M2B中的第二数字信号CNT2的第六位CNT25和第十二位CNT2B被同时输出。类似地，第五读取使能信号RD_EN4和第十一读取使能信号RD_ENA在时间间隔T2期间被激活，第四读取使能信号RD_EN3和第十读取使能信号RD_EN9在时间间隔T3期间被激活，第三读取使能信号RD_EN2和第九读取使能信号RD_EN8在时间间隔T4期间被激活，第二读取使能信号RD_EN1和第八读取使能信号RD_EN7在时间间隔T5期间被激活，第一读取使能信号RD_EN0和第七读取使能信号RD_EN6在时间间隔T6期间被激活，并且第一数字信号CNT1的相应两个位和第二数字信号CNT2的相应两个位在每个时间间隔期间被同时输出。

[0083] 存储器和输出线之间的连接以及第一读取使能信号至第十二读取使能信号RD_EN0～RD_ENB的激活定时不限于参考图2、图3、图7和图8描述的示例。例如，本发明构思可以应用于各种示例性实施例，其中一个存储器连接到每个输出电路中的一条输出线，另一存储器连接到每个输出电路中的另一输出线，并且一个数字信号的两个位在每个时间间隔期间被同时输出。

[0084] 图9是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。图10是用于描述根据本发明构思的示例性实施例的图9的输出块的操作的时序图。

[0085] 与图2和图3的输出电路相比，可以在图9和图10的输出电路中改变读取使能信号的配置。可以省略重复的描述。

[0086] 参考图1、图9和图10，第一输出电路155a可以包括第一存储器至第十二存储器M10～M1B、第一输出线OL11和第二输出线OL12、以及第一开关至第十二开关SW10～SW1B，还可以包括第一输出缓冲器OB11和第二输出缓冲器OB12。第二输出电路155b可以包括第十三存储器至第二十四存储器M20～M2B、第三输出线OL21和第四输出线OL22、以及第十三开关至第二十四开关SW20～SW2B，并且还可以包括第三输出缓冲器OB21和第四输出缓冲器OB22。图9中的第一输出电路和第二输出电路155a和155b可以分别是图1中的第一输出电路和第二输出电路150a和150b的又一示例。

[0087] 第一开关至第十二开关SW10～SW1B可以响应于第一读取使能信号至第十二读取使能信号RD_EN10、RD_EN11、RD_EN12、RD_EN13、......、RD_EN1A和RD_EN1B来控制第一存储器至第十二存储器M10～M1B与第一输出线OL11和第二输出线OL12之间的连接。例如，第一开关SW10可以响应于第一读取使能信号RD_EN10选择性地将第一存储器M10与第一输出线OL11连接，并且第二开关SW11可以响应第二读取使能信号RD_EN11选择性地将第二存储器M11与第二输出线OL12连接。图9中的第一读取使能信号至第十二读取使能信号RD_EN10～RD_EN1B可以被包括在图1中的多个读取使能信号RD_EN中。

[0088] 第十三开关至第二十四开关SW20～SW2B可以响应于第十三读取使能信号至第二十四读取使能信号RD_EN20、RD_EN21、RD_EN22、RD_EN23、......、RD_EN2A和RD_EN2B来控制第十三存储器至第二十四存储器M20～M2B与第三输出线OL21和第四输出线OL22之间的连接，第十三读取使能信号至第二十四读取使能信号RD_EN20、RD_EN21、RD_EN22、RD_EN23、......、RD_EN2A和RD_EN2B不同于第一读取使能信号至第十二读取使能信号RD_EN10～RD_EN1B。例如，第十三开关SW20可以响应于第十三读取使能信号RD_EN20选择性地将第十三存储器M20与第三输出线OL21连接，并且第十四开关SW21可以响应于第十四读取使能信号RD_EN21选择性地将第十四存储器M21与第四输出线OL22连接。图9中的第十三读取使能信号至第二十四读取使能信号RD_EN20～RD_EN2B可以被包括在图1中的多个读取使能信号RD_EN中。

[0089] 第一输出电路和第二输出电路155a和155b可以独立地接收不同的读取使能信号RD_EN10～RD_EN1B和RD_EN20～RD_EN2B。可以针对读取使能信号RD_EN10～RD_EN1B和RD_EN20～RD_EN2B设置不同的激活定时，可以在相同的时间间隔期间针对第一输出信号OS1和第二输出信号OS2设置不同的输出定时，从而可以在图像传感器100的输出端子处分布输出峰值电流。

[0090] 例如，在时间间隔T1′期间，第十一读取使能信号RD_EN1A和第十二读取使能信号RD_EN1B被激活，并且存储在第十一存储器M1A和第十二存储器M1B中的第一数字信号CNT1的第十一位CNT1A和第十二位CNT1B被同时输出。另外，在时间间隔T1′期间，第二十三读取使能信号RD_EN2A和第二十四读取使能信号RD_EN2B被激活，并且存储在第二十三存储器M2A和第二十四存储器M2B中的第二数字信号CNT2的第十一位CNT2A和第十二位CNT2B被同时输出。在该示例中，第十一读取使能信号RD_EN1A和第十二读取使能信号RD_EN1B的激活间隔的起点和终点可以与第二十三读取使能信号RD_EN2A和第二十四读取使能信号RD_EN2B的激活间隔的起点和终点不同。换句话说，在时间间隔T1′期间，第十一读取使能信号RD_EN1A和第十二读取使能信号RD_EN1B的激活间隔间隔可以与第二十三读取使能信号D_EN2A和第二十四读取使能信号RRD_EN2B的激活间隔部分地(不完全地)重叠，因此，第一数字信号CNT1的第十一位CNT1A和第十二位CNT1B的输出定时可以与第二数字信号CNT2的第十一位CNT2A和第十二位CNT2B的输出定时部分地不同。

[0091] 类似地，第九读取使能信号RD_EN18、第十读取使能信号RD_EN19、第二十一读取使能信号RD_EN28和第二十二读取使能信号RD_EN29在时间间隔T2′期间被激活，第七读取使能信号RD_EN16、第八读取使能信号RD_EN17、第十九读取使能信号RD_EN26和第二十读取使能信号RD_EN27在时间间隔T3′期间被激活，第五读取使能信号RD_EN14、第六读取使能信号RD_EN15、第十七读取使能信号RD_EN24和第十八读取使能信号RD_EN25在时间间隔T4’期间被激活，第三读取使能信号RD_EN12、第四读取使能信号RD_EN13、第十五读取使能信号RD_EN22和第十六读取使能信号RD_EN23在时间间隔T5′期间被激活，第一读取使能信号RD_EN10、第二读取使能信号RD_EN11、第十三读取使能信号RD_EN20和第十四读取使能信号RD_EN21在时间间隔T6′期间被激活，并且在每个时间间隔期间，施加于第一输出电路155a的读取使能信号的激活间隔的起点和终点可以与施加于第二输出电路155b的读取使能信号的激活间隔的起点和终点不同。

[0092] 图10中的时间间隔T1′～T6′和数据传输间隔TRD_EN′可以分别与图3和图8中的时间间隔T1～T6和数据传输间隔TRD_EN基本相同。

[0093] 图11是示出在根据本发明构思的示例性实施例的图像传感器中包括的输出块的框图。图12是用于描述根据本发明构思的示例性实施例的图11的输出块的操作的时序图。

[0094] 与图2和图3的输出电路相比，在图11和图12的输出电路中，输出线的数量可以改变。可以省略重复的描述。

[0095] 参考图1、图11和图12，第一输出电路157a可以包括第一存储器至第十二存储器M10、M11、M12、......、M19、M1A和M1B、第一输出线至第三输出线OL11、OL12和OL13、以及第一开关至第十二开关SW10、SW11、SW12、......、SW19、SW1A和SW1B，并且还可以包括第一输出缓冲器至第三输出缓冲器OB11、OB12和OB13。图11中的第一输出电路157a可以是图1中的第一输出电路150a的又一示例。

[0096] 第一存储器至第十二存储器M10～M1B可以存储第一数字信号CNT1的第一位至第十二位CNT10、CNT11、CNT12、......、CNT19、CNT1A和CNT1B。第一输出线至第三输出线OL11～OL13可以同时输出第一数字信号CNT1的第一位至第十二位CNT10～CNT1B之中的三个位。第一开关至第十二开关SW10～SW1B可以响应于第一读取使能信号至第十二读取使能信号RD_EN0、RD_EN1、RD_EN2、......、RD_EN9、RD_ENA和RD_ENB来控制第一存储器至第十二存储器M10～M1B与第一输出线至第三输出线OL11～OL13之间的连接。例如，第一开关SW10可以响应于第一读取使能信号RD_EN0选择性地将第一存储器M10与第一输出线OL11连接，第二开关SW11可以响应于第二读取使能信号RD_EN1选择性地将第二存储器M11与第二输出线OL12连接，并且第三开关SW12可以响应于第三读取使能信号RD_EN2选择性地将第三存储器M12与第三输出线OL13连接。第一输出缓冲器至第三输出缓冲器OB11～OB13可以分别连接到第一输出线至第三输出线OL11～OL13，并且可以三个位三个位地输出第一数字信号CNT1(例如，第一输出信号OS1)。

[0097] 第二输出电路157b可以包括第十三存储器至第二十四存储器M20、M21、M22、......、M29、M2A和M2B、第四输出线至第六输出线OL21、OL22和OL23、以及第十三开关至第二十四开关SW20。SW21、SW22、......、SW29、SW2A和SW2B，并且第二输出电路157b还可以包括第四输出缓冲器至第六输出缓冲器OB21、OB22和OB23。图11中的第二输出电路157b可以是图1中的第二输出电路150b的又一示例。

[0098] 第十三存储器至第二十四存储器M20～M2B可以存储第二数字信号CNT2的第一位至第十二位CNT20、CNT21、CNT22、......、CNT29、CNT2A和CNT2B。第四输出线至第六输出线OL21～OL23可以同时输出第二数字信号CNT2的第一位至第十二位CNT20～CNT2B之中的三个位。第十三开关至第二十四开关SW20～SW2B可以响应于第一读取使能信号至第十二读取使能信号RD_EN0～RD_ENB来控制第十三存储器至第二十四存储器M20～M2B与第四输出线至第六输出线OL21～OL23之间的连接。第四输出缓冲器至第六输出缓冲器OB21～OB23可以分别连接到第四输出线至第六输出线OL21～OL23，并且可以三个位三个位地输出第二数字信号CNT2(例如，第二输出信号OS2)。

[0099] 响应于第一输出电路157a中的第一开关至第十二开关SW10～SW1B的控制，第一存储器至第十二存储器M10～M1B之中的(3K-2)编号的存储器M10、......、M19可以选择性地连接到第一输出线OL11，第一存储器至第十二存储器M10～M1B之中的(3K-1)编号的存储器M11、......、M1A可以选择性地连接到第二输出线OL12，并且第一存储器至第十二存储器M10～M1B之中的3K编号的存储器M12、......、M1B可以选择性地连接到第三输出线OL13，其中K是自然数。类似地，响应于第二输出电路157b中的第十三开关至第二十四开关SW20～SW2B的控制，第十三存储器至第二十四存储器M20～M2B之中的(3K-2)编号的存储器M20、......、M29可以选择性地连接到第四输出线OL21，第十三存储器到第二十四存储器M20～M2B之中的(3K-1)编号的存储器M21、......、M2A可以选择性地连接到第五输出线OL22，并且第十三存储器至第二十四存储器M20～M2B之中的3K编号的存储器M22、......、M2B可以选择性地连接到第六输出线OL23。

[0100] 例如，在时间间隔T1″期间，第十读取使能信号至第十二读取使能信号RD_EN9～RD_ENB被激活，存储在第十存储器至第十二存储器M19～M1B中的第一数字信号CNT1的第十位至第十二位CNT19～CNT1B被同时输出，并且存储在第二十二存储器至第二十四存储器M29～M2B中的第二数字信号CNT2的第十位至第十二位CNT29～CNT2B被同时输出。类似地，第七读取使能信号到第九读取使能信号RD_EN6～RD_EN8在时间间隔T2″期间被激活，第四读取使能信号到第六读取使能信号RD_EN3～RD_EN5在时间间隔T3″期间被激活，第一读取使能信号到第三读取使能信号RD_EN0～RD_EN2在时间间隔T4″期间被激活，并且第一数字信号CNT1的相应三个位和第二数字信号CNT2的相应三个位在每个时间间隔期间被同时输出。

[0101] 图12中的时间间隔T1″～T4″可以分别与图3和图8中的时间间隔T1～T4基本相同，并且图12中的数据传输间隔TRD_EN″可以比图3和图8中的数据传输间隔TRD_EN短。在图11和图12的示例中，三个读取使能信号(例如，读取使能信号RD_EN0～RD_EN2)可以同时(例如，一次)激活，并且数字信号的三个位(例如，第一数字信号CNT1的位CNT10～CNT12可以从每个列被同时(例如，一次)输出。与其中从每个列一次输出单个位的常规图像传感器相比，在根据本发明构思的示例性实施例的图像传感器100中，数据传输间隔TRD_EN″可以减少为约三分之一(例如，1/3)。

[0102] 在本发明构思的示例性实施例中，图11和图12的输出电路可以根据图7和图8的输出电路或图9和图10的输出电路来修改。例如，与图7和图8的输出电路一样，响应于第一输出电路157a中的第一开关至第十二开关SW10～SW1B的控制，第一存储器至第十二存储器M10～M1B之中的第一存储器至第四存储器可以选择性地连接到第一输出线OL11，第一存储器至第十二存储器M10～M1B之中的第五存储器至第八存储器可以选择性地连接到第二输出线OL12，并且第一存储器至第十二存储器M10～M1B之中的第九存储器至第十二存储器可以选择性地连接到第三输出线OL13。作为另一示例，与图9和图10的输出电路一样，第一输出电路和第二输出电路157a和157b可以独立地接收不同的读取使能信号。

[0103] 尽管基于特定数量(例如，两条或三条)的输出线和特定数量(例如，十二个)的存储器描述了示例性实施例，但是本发明构思不限于此。例如，本发明构思可以应用于各种示例性实施例，其中一个输出电路连接到任何多个数量的输出线以同时(例如，一次)输出一个数字信号的任何多个位。

[0104] 图13是示出在根据本发明构思的示例性实施例的图像传感器中包括的单位像素的电路图。

[0105] 参考图13，单位像素600可以包括光电转换单元610和信号发生单元612。

[0106] 光电转换单元610可以执行光电转换操作。例如，光电转换单元610可以在积分(integration)模式期间将入射光转换为光电荷。如果包括单位像素600在内的图像传感器是CMOS图像传感器，则在积分模式期间，可以通过收集光电转换单元610中的电荷载流子(例如，电子空穴对)来获得关于要捕获的对象的图像信息，电荷载流子与通过CMOS图像传感器的打开快门的入射光的强度成比例。

[0107] 信号发生单元612可以基于在读出模式期间由光电转换操作生成的光电荷来生成电信号(例如，模拟像素信号VP)。如果包括单位像素600的图像传感器是CMOS图像传感器，则可以关闭快门，并且可以在积分模式之后的读出模式期间，基于电荷载流子的形式的图像信息来生成模拟像素信号VP。例如，如图13所示，单位像素600可以具有包括四个晶体管的四晶体管结构。

[0108] 例如，信号发生单元612可以包括传输晶体管620、复位晶体管640、驱动晶体管650、选择晶体管660和浮动扩散节点630。传输晶体管620可以连接在光电转换单元610和浮动扩散节点630之间，并且可以包括接收传输信号TX的栅电极。复位晶体管640可以连接在电源电压VDD和浮动扩散节点630之间，并且可以包括接收复位信号RX的栅电极。驱动晶体管650可以连接在电源电压VDD和选择晶体管660之间，并且可以包括连接到浮动扩散节点
630的栅电极。选择晶体管660可以连接在驱动晶体管650和输出模拟像素信号VP的输出端子之间，并且可以包括接收选择信号SEL的栅电极。

[0109] 在下文中，将详细描述生成模拟像素信号VP的操作。当在积分模式期间外部光入射到光电转换单元610上时，与入射光的量成比例地收集或生成光电荷。在积分模式之后的读出模式期间，激活选择信号SEL，并且响应于选择信号SEL来选择信号发生单元612。之后，复位信号RX被激活，复位晶体管640响应于复位信号RX而导通，并且作为感测节点的浮动扩散节点630的电位被复位为电源电压VDD。当复位信号RX被去激活并且复位操作完成时，模拟像素信号VP具有与浮动扩散节点630的复位状态对应的复位电平。之后，传输信号TX被激活，传输晶体管620响应于传输信号TX而导通，并且累积在光电转换单元610中的光电荷经由传输晶体管620传输到浮动扩散节点630。当传输信号TX被去激活并且电荷转移操作完成时，模拟像素信号VP具有与入射光相对应(例如，与在光电转换单元610中累积的光电荷对应)的图像电平。复位电平可以对应于参考图4描述的复位分量R，并且图像电平可以对应于参考图4描述的图像分量S1。

[0110] 一个信号发生单元可以由多个光电转换单元共享。例如，在一个信号发生单元由两个光电转换单元共享的示例中，模拟像素信号可以在复位操作完成之后具有复位电平，可以在第一电荷转移操作完成之后具有第一图像电平，以及可以在第二电荷转移操作完成之后具有第二图像电平。第一电荷转移操作可以表示在第一光电转换单元中累积的光电荷被转移到浮动扩散节点的操作，并且第二电荷转移操作可以表示在第一电荷转移操作之后在第二光电转换单元中累积的光电荷被转移到浮动扩散节点的操作。复位电平可以对应于参考图5描述的复位分量R，第一图像电平可以对应于参考图5描述的第一图像分量S1，并且第二图像电平可以对应于参考图5描述的第二图像分量S2。

[0111] 图14是示出根据本发明构思的示例性实施例的操作图像传感器的方法的流程图。

[0112] 参考图1和图14，在根据本发明构思的示例性实施例的操作图像传感器100的方法中，通过像素阵列110基于入射光来生成多个模拟像素信号VP1～VPY(操作S100)。通过模数转换块140将多个模拟像素信号VP1～VPY转换为多个数字信号CNT1～CNTY(操作S200)。响应于多个读取使能信号RD_EN，输出块150控制多个数字信号CNT1～CNTY的输出定时，使得多个数字信号CNT1～CNTY之中的要输出的数字信号(例如，数字信号CNT1)的两个或更多个位经由连接到一个列(例如，列CL1)的两条或更多条输出线(例如，输出线OL1)被同时输出(操作S300)。

[0113] 在本发明构思的示例性实施例中，当每个列连接到如参考图2到图10所述的两条输出线时，第一数字信号CNT1的两个位(例如，位CNT1A和CNT1B)可以在第一时间间隔(例如，时间间隔T1)期间响应于两个读取使能信号(例如，读取使能信号RD_ENA和RD_ENB)的激活通过第一输出电路150a而被同时输出，并且第一数字信号CNT1的另两个位可以在第一时间间隔之后的第二时间间隔(例如，时间间隔T2)期间响应于另两个读取使能信号(例如，读取使能信号RD_EN8和RD_EN9)的激活通过第一输出电路150a而被同时输出。

[0114] 在本发明构思的示例性实施例中，当每个列如参考图11和图12所述连接到三条输出线时，第一数字信号CNT1的三个位(例如，位CNT19～CNT1B)可以在第一时间间隔(例如，时间间隔T1″)期间响应于三个读取使能信号(例如，读取使能信号RD_EN9～RD_ENB)的激活通过第一输出电路157a而被同时输出，并且第一数字信号CNT1的另三个位可以在第一时间间隔之后的第二时间间隔(例如，时间间隔T2″)响应于另三个读取使能信号(例如，读取使能信号RD_EN6～RD_EN8)的激活通过第一输出电路157a而被同时输出。

[0115] 在本发明构思的示例性实施例中，如参考图4和图5所述，由模数转换块140执行的模拟操作和由输出块150执行的数据传输操作可以在根据本发明构思的示例性实施例的图像传感器100中彼此不重叠。

[0116] 图15是示出包括根据本发明构思的示例性实施例的图像传感器的电子系统的框图。

[0117] 参考图15，电子系统1000可以实现为数据处理设备，其使用或支持移动行业处理器接口(MIPI)接口。电子系统1000可以包括应用处理器1110、图像传感器1140和显示设备1150等。例如，电子系统1000还可以包括射频(RF)芯片1160、全球定位系统(GPS)1120、存储设备1170、麦克风(MIC)1180、动态随机存取存储器(DRAM)1185和扬声器1190。另外，电子系统1000可以使用超宽带(UWB)1210、无线局域网(WLAN)1220、全球微波接入互操作性(WIMAX)1230等来执行通信。

[0118] 应用处理器1110可以是控制图像传感器1140的操作的控制器或处理器。图像传感器1140可以是根据本发明构思的示例性实施例的上述图像传感器。

[0119] 应用处理器1110可以包括：与显示设备1150的显示器串行接口(DSI)设备1151执行串行通信的DSI主机1111、与图像传感器1140的相机串行接口(CSI)设备1141执行串行通信的CSI主机1112、基于MIPI DigRF与RF芯片1160的PHY 1161执行数据通信的物理层(PHY)1113、以及控制PHY 1161的数据通信的DigRF主设备1114。可以通过DigRF主设备1114控制RF芯片1160的DigRF从设备1162。

[0120] 在本发明构思的示例性实施例中，DSI主机1111可以包括串行器(SER)，并且DSI设备1151可以包括解串器(DES)。在本发明构思的示例性实施例中，CSI主机1112可以包括解串器(DES)，并且CSI设备1141可以包括串行器(SER)。

[0121] 本发明构思可以应用于包括图像传感器的各种电子设备和电子系统。例如，本发明构思可以应用于诸如以下各项的系统：移动电话、智能电话、平板电脑、膝上型计算机，个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式游戏机、音乐播放器、摄像机、视频播放器、导航设备、可穿戴设备、物联网(IoT)设备、万物联网(IoE)设备、电子书阅读器、虚拟现实(VR)设备、增强现实(AR)设备、机器人设备等。

[0122] 在根据本发明构思的示例性实施例的图像传感器中，包括在输出块中的多个输出电路中的每一个可以连接到两条或更多条输出线以同时(例如，一次)输出数字信号的两个或更多个位，因此可以减少输出所有数字信号位所需的时间(例如，数据传输间隔或数据输出间隔)。

[0123] 另外，由于数据传输间隔减小，数据传输操作可以不与模拟操作重叠，因此可以防止深色阴影或黑色阴影特性的劣化。

[0124] 尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解，在不脱离所附权利要求所阐述的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的多种改变。

标题	发布/更新时间	阅读量
缺陷检测方法以及缺陷检测装置	2020-05-08	328
空调器控制方法、空调器及计算机可读存储介质	2020-05-13	518
液晶电视及其数据处理装置	2020-05-11	361
一种磁刺激穴位的中医诊疗装置	2020-05-08	707
有机发光显示装置	2020-05-08	920
用于紧急响应和路边操作的网络和连接设备	2020-05-12	929
一种基于OCC系统的二维星座辅助CSK传输系统	2020-05-12	368
利用声波的位置信息提供系统	2020-05-12	695
基于铁路机车综合无线通信设备运行数据模拟验证的方法	2020-05-12	612
叶尖定时测振系统标定装置	2020-05-14	607

图像传感器、包括其的电子系统及其操作方法

图像传感器、包括其的电子系统及其操作方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：